JP2011249575A - 配線基板および電子装置 - Google Patents

配線基板および電子装置 Download PDF

Info

Publication number
JP2011249575A
JP2011249575A JP2010121522A JP2010121522A JP2011249575A JP 2011249575 A JP2011249575 A JP 2011249575A JP 2010121522 A JP2010121522 A JP 2010121522A JP 2010121522 A JP2010121522 A JP 2010121522A JP 2011249575 A JP2011249575 A JP 2011249575A
Authority
JP
Japan
Prior art keywords
terminal block
lead terminals
wiring
wiring board
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010121522A
Other languages
English (en)
Inventor
Yukio Ninomiya
幸夫 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010121522A priority Critical patent/JP2011249575A/ja
Publication of JP2011249575A publication Critical patent/JP2011249575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】端子台にリード端子を固定する際に、リード端子の間の間隔が小さくても、端子台の表面を伝ってこれらのリード端子の間で短絡が生じない手段を提供する。
【解決手段】主面に電子部品5が載置される載置領域を有する基体7と、該基体の主面に配設された複数の配線導体9と、一方の端部が前記複数の配線導体に電気的に接続された、外部配線に電気的に接続される複数のリード端子11と、該複数のリード端子の他方の端部がそれぞれ固定された複数の配設領域を上面に有し、前記複数の配設領域間にこれら配設領域を区分する溝部15をそれぞれ有した端子台13Aと、を備えた配線基板。
【選択図】図1

Description

本発明は、外部配線に接続されるリード端子を複数有する配線基板およびこれを用いた電子装置に関するものである。複数のリード端子を有する配線基板は、産業用電子機器および民生用電気製品に代表される多種多様な電子機器に用いることができる。
複数のリード端子を有する配線基板としては、例えば、特許文献1に記載された半導体パッケージが知られている。特許文献1に記載された半導体パッケージは、複数の外部リードと、これらの外部リードが接続されて互いに連結されたフレーム枠とを備えている。このように、フレーム枠で外部リードを固定していることにより、外部リードの変形を防ぐとともに、この変形による外部リード間での電気的な短絡を防いでいる。
特開平3−196555号公報
しかしながら、特許文献1に記載された半導体パッケージのように従来の配線基板では、フレーム枠(端子台)に外部リード(リード端子)を固定する際に、外部リード間の間隔が小さいと、フレーム枠の表面を伝ってこれらの外部リード間で短絡が生じる可能性があった。また、一般的にロウ材のような部材を用いてフレーム枠に外部リードを固定するが、外部リード間の間隔が小さいと、ロウ材間の間隔もまた小さくなるので、フレーム枠の表面を伝ってこれらのロウ材間で短絡が生じる可能性があった。
本発明は、従来技術に鑑みてなされたものであり、リード端子間で電気的な短絡が生じる可能性を低減することができる配線基板および電子装置を提供することを目的とする。
本発明の一つの態様に基づく配線基板は、主面に電子部品が載置される載置領域を有する基体と、該基体の主面に配設された複数の配線導体と、一方の端部が前記複数の配線導体に電気的に接続された、外部配線に電気的に接続される複数のリード端子と、該複数のリード端子の他方の端部がそれぞれ固定された複数の配設領域を上面に有し、前記複数の配設領域間にこれら配設領域を区分する溝部をそれぞれ有した端子台と、を備えている。
上記の態様に基づく配線基板は、複数のリード端子がそれぞれ固定された複数の配設領域を上面に有する端子台を備えている。そして、この端子台が、複数の配設領域間にこれらの配設領域を区分する溝部をそれぞれ有している。そのため、端子台自体を大きくすることなく複数の配設領域の間での端子台の表面長さを長くすることができるので、端子台の表面を伝ってのリード端子間での電気的な短絡を抑制することができる。
第1の実施形態の配線基板および電子装置を示す分解斜視図である。 (a)は、図1に示す配線基板のX−X断面図である。(b)は、図2(a)における領域Xの拡大断面図である。 (a)は、図1に示す配線基板の第1の変形例を示す拡大断面図である。(b)は、図1に示す配線基板の第2の変形例を示す拡大断面図である。(c)は、図1に示す配線基板の第3の変形例を示す拡大断面図である。 第2の実施形態の配線基板および電子装置を示す分解斜視図である。 (a)は、図4に示す配線基板のY−Y断面図である。(b)は、図5(a)における領域Yの拡大断面図である。 図1に示す実施形態の配線基板を用いた場合の電気導通試験を示す拡大概略図である。 図1に示す実施形態の配線基板にかかる回路の一部を示す回路図である。
以下、本発明の実施形態の配線基板および電子装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る回路基板は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
図1〜2に示すように、第1の実施形態の配線基板1および電子装置3は、主面に電子部品5が載置される載置領域7aを有する基体7と、基体7の主面に配設された複数の配線導体9と、一方の端部が複数の配線導体9に電気的に接続された複数のリード端子11と、複数のリード端子11の他方の端部がそれぞれ固定された複数の配設領域13aを上面に有し、これら複数の配設領域13a間にそれぞれ溝部15を有した端子台13と、を備えている。
このように、端子台13が、複数の配設領域13a間にそれぞれ溝部15を有していることから、端子台13自体を大きくすることなく複数の配設領域13aの間での端子台13の表面長さを長くすることができる。従って、端子台13の表面を伝ってのリード端子11間での電気的な短絡を抑制することができる。
本実施形態における基体7は、四角板形状であって、主面上に電子部品5が載置される載置領域7aを有している。なお、本実施形態において載置領域7aとは、基体7を平面視した場合に電子部品5と重なり合う領域を意味している。
本実施形態においては載置領域7aが主面の中央部分に形成されているが、電子部品5が載置される領域を載置領域7aとしていることから、例えば、基体7の主面の周縁部分に載置領域7aが形成されていても何ら問題ない。また、本実施形態の基体7は一つの載置領域7aを有しているが、基体7が複数の載置領域7aを有し、それぞれの載置領域7aに電子部品5が載置されていてもよい。
基体7の主面には複数の配線導体9が配設されている。このように、配線導体9が配設されることから、基体7としては、少なくとも配線導体9が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体7は、複数の絶縁性基板を積層することにより作製される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
なお、基体7としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体7が構成されていてもよい。また、基体7として、少なくとも配線導体9が配設される部分に高い絶縁性を有していることが求められることから、例えば、金属基板上に絶縁性基板を積層した構成としてもよい。特に、基体7に対して高い
放熱性が求められる場合、基体7が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属基板上に絶縁性基板を積層した構成とすることで、基体7の放熱性を高めることができる。
複数の配線導体9は、それぞれ載置領域7aから基体7の主面の周縁部分に向かって延設されている。これら複数の配線導体9は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。配線導体9としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線導体9として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
配線導体9は、リード端子11などを介して外部配線(不図示)と電子部品5とを電気的に接続するための部材である。そのため、本実施形態における配線導体9は基体7の主面上のみに配設されているが、特にこれに限られるものではない。例えば、配線導体9の一部が基体7に埋設されていてもよい。特に、配線導体9の一部が基体7に埋設されている場合、この埋設されている部分においては、複数の配線導体9の間に絶縁性部材からなる基体7が存在することとなる。そのため、複数の配線導体9の間における絶縁性を高めることができる。また、配線導体9の一部が基体7に埋設されている場合、基体7の側面から配線導体9を引き出して、この基体7の側面において露出している部分でリード端子11と電気的に接続してもよい。
本実施形態の配線基板1は、複数のリード端子11を備えている。これら複数のリード端子11は、それぞれ一方の端部が複数の配線導体9と電気的に接続されるとともに他方の端部が基体7から外方に向かって形成されている。また、これら複数のリード端子11は、配線導体9と同様に、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。
リード端子11は、配線導体9を介して電子部品5に電力を供給する、又は、電子部品5と外部配線との間で入出力信号の伝達を行うための部材である。そのため、リード端子11としては、配線導体9と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子11として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
本実施形態にかかるリード端子11は、図1に示すように、棒状の導電部材であるが特にこれに限られるものではない。例えば、平板形状の部材、或いは、線形状の部材を用いてもよい。
本実施形態の配線基板1は、基体7の側方に位置し、複数のリード端子11におけるそれぞれの他方の端部の位置を固定する端子台13(タイバー)を備えている。端子台13の上面には、複数のリード端子11がそれぞれ接合される複数の配設領域13aが形成されている。これら複数の配設領域13aには、複数のリード端子11の他方の端部がそれぞれ接合されている。なお、本実施形態において配設領域13aとは、端子台13を平面視した場合にリード端子11と重なり合う領域を意味している。
複数のリード端子11におけるそれぞれの一方の端部が配線導体9に接続されているため、複数のリード端子11におけるそれぞれの他方の端部が端子台13に固定されることにより、複数のリード端子11が変形する可能性が低減される。これにより、複数のリード端子11の間隔が保たれるので、リード端子11同士の接触による、これらのリード端子11の間での電気的な短絡の発生が抑制される。
なお、リード端子11の間での電気的な短絡が抑制できる程度に複数のリード端子11それぞれの他方の端部の位置が固定できればよいことから、「複数のリード端子11の他方の端部がそれぞれ接合されている」とは、厳密にリード端子11の他方の端部が端子台13に固定されていることを要求するものではない。図1に示すように、複数のリード端子11それぞれにおいて他方の端部に近い部分が端子台13に固定されていてもよい。
複数のリード端子11間における電気的な短絡を抑制するため、端子台13としては基体7と同様に高い絶縁性を有していることが求められる。そのため、端子台13として、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることが好ましい。
複数のリード端子11は、それぞれロウ材17を介して端子台13に接合されている。複数のリード端子11がそれぞれ端子台13に固定されればよいことから、ロウ材17を用いてリード端子11を端子台13に接合する以外にも、配設領域13aに凹部を設けて、この凹部にリード端子11を嵌め込むことにより機械的に固定してもよい。また、上記の端子台13を第1の端子台13とするとともに、リード端子11の上方に位置する第2の端子台13を別途用いて、第1の端子台13および第2の端子台13によってリード端子11を挟むことにより、リード端子11の位置を固定してもよい。
複数の配設領域13a間には、それぞれ溝部15が形成されている。上述の通り、端子台13が複数の配設領域13a間にこれらの配設領域13aを区分する溝部をそれぞれ有していることから、端子台13自体を大きくすることなく複数の配設領域13aの間での端子台13(13A)の表面長さを長くすることができる。そのため、端子台13の表面、具体的には端子台13の上面および溝部15、を伝ってのリード端子11の間での電気的な短絡を抑制することができる。
本実施形態における溝部15は、図2に示すように、リード端子11の長手方向に対して垂直な断面における断面視形状が、開口部分から底部分に向かって溝の幅が漸次小さくなるV字形状である。このように、V字形状の溝部15を有していることにより、複数の配設領域13aの間での端子台13の表面長さを長くすることができる。
溝部15としては、リード部材の長手方向に対して垂直な断面における断面視形状が、上記の開口部分から底部分に向かって溝の幅が漸次小さくなるV字形状である構造以外にも、図3(a)に示すようなU字形状の構造、或いは、図3(b)に示すような側面と底面を具備する凹形状の構造であってもよい。
特に、上記のV字形状の溝部15を有している場合には、複数の配設領域13aの間での端子台13Aの表面長さを長くすることができるだけでなく、後述する第2の実施形態の配線基板1のように、複数の端子台13Bを備え、それぞれの端子台13Bにリード端子11が固定された配線基板1を容易に作製することができる。具体的には、リード端子11を端子台13に固定する際に、複数の端子台13Bを用いる場合と比較して、複数の配設領域13aを有する端子台13Aを用いることにより、部品点数が少なくて済むので、リード端子11を端子台13に固定する工程が簡易となる。また、端子台13Aが有する溝部15の形状がV字形状であることにより、この溝部15で端子台13Aを容易に切断させることができる。そのため、溝部15において端子台13Aを切断させて複数の端子台13Bを容易に作製することができる。
また、端子台13を平面視したとき、端子台13の上面におけるリード部材の長手方向
に対して平行な方向の一方端から他方端にかけて溝部15が形成されていることが好ましい。このように溝部15が形成されていることにより、互いに隣接する配設領域13aの任意個所を結ぶ直線をどのようにとっても、この直線上に溝部15が存在するので、端子台13の表面を伝ってのリード端子11間での電気的な短絡をより確実に抑制することができる。
また、端子台13を平面視したとき、溝部15は複数のリード端子11と平行に形成されていることが好ましい。このように溝部15が形成されていることにより、複数の配設領域13aの間の間隔を小さくすることができるので、配線基板1を小型化することができる。
端子台13は、図3(c)に示すように、上面の溝部15と対応する位置の下面に第2の溝部15aを有していることが好ましい。端子台13における応力のバランスを良好なものとすることができるからである。このように端子台13の上面および下面の互いに対応する位置にそれぞれ溝部15が形成されていることにより、端子台13に熱応力、或いは外部応力が加わった場合においても、端子台13の上面側に加わる応力の分布と下面側に加わる応力の分布の釣り合いが取れやすくなるので、端子台13に大きな反りが生じる可能性を低減することができる。なお、上面および下面の互いに対応する位置にそれぞれ溝部15が形成される、とは、端子台13を平面透視した場合に、端子台13の上面に形成された溝部15と下面に形成された第2の溝部15aの少なくとも一部が重なり合うことを意味している。
また、既に示したように、端子台13Aの上面に形成された溝部15において端子台13Aを切断させることにより複数の端子台13Bを作製する場合においては、端子台13Aの上面および下面にそれぞれ溝部15が互いに対応する位置に形成されていることによって、端子台13Aをさらに切断しやすくなるので、複数の端子台13Bをさらに作製しやすくなる。
本実施形態の電子装置3においては、基体7の載置領域7aに電子部品5が載置されている。また、電子部品5と配線導体9とが導線19を介して電気的に接続されている。この電子部品5に外部配線、配線導体9および導線19を介して外部信号を入力することにより、電子部品5から所望の出力を得ることができる。電子部品5としては、例えば、コンデンサー、半導体素子および集積回路を用いることができる。
なお、本実施形態においては、電子部品5と配線導体9とが導線19を介して、いわゆるワイヤーボンディングにより電気的に接続されているが、これに限られるものではない。電子部品5の直下まで配線導体9を延設して、ロウ材のような導電性接着剤を介して電子部品5と配線導体9とを接合する、いわゆるフリップチップにより電子部品5と配線導体9とが電気的に接続されていてもよい。
枠体21は、平面視した場合に載置領域7aを囲むように基体7の主面に設けられている。枠体21としては、本実施形態にかかる電子装置3のように金属部材を用いることができる。より具体的には、Fe−Ni−Co合金,Fe−Ni合金,Cu,Fe,Cu−W合金,Cu−Mo合金,Cu−Cr合金,ステンレス鋼(SUS)のような金属部材を用いることができる。また、枠体21としてセラミック部材を用いてもよい。また、枠体21は、一つの部材からなっていてもよいが、図1に示すように、上部枠体21aを含む複数の枠体21の積層構造であってもよい。
なお、金属部材からなる枠体21を備えている場合、この枠体21と配線導体9との絶縁性を確保するため、枠体21に貫通孔を設けるとともにこの貫通孔内において配線導体
9と枠体21との間に絶縁部材が配設されていることが好ましい。
蓋体23は、枠体21と接合され、電子部品5を封止するように設けられている。蓋体23としては、例えば鉄−ニッケル−コバルト合金を含む材料を用いることができる。蓋体23は、枠体21の上面に接合されている。そして、基体7、枠体21および蓋体23で囲まれた空間において電子部品5を封止している。基体7、枠体21および蓋体23で囲まれた空間において電子部品5を封止することによって、長期間の電子装置3の使用による電子部品5の劣化を抑制することができる。蓋体23としては、Fe−Ni−Co合金,Fe−Ni合金,Cu,Mo,Fe,ステンレス鋼(SUS)のような金属部材を用いることができる。また、枠体21と蓋体23との接合は、例えばロウ材によって行われる。例示的なロウ材は、銀ロウである。
次に、第2の実施形態の配線基板1および電子装置3について図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第1の実施形態と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
図4〜5に示すように、第2の実施形態の配線基板1および電子装置3は、主面に電子部品5が載置される載置領域7aを有する基体7と、基体7の主面に配設された複数の配線導体9と、一方の端部が複数の配線導体9に電気的に接続された、外部配線に電気的に接続される複数のリード端子11と、複数のリード端子11の一つがそれぞれの上面に固定された配設領域13aを有するとともに上面の面積よりも下面の面積が大きい複数の端子台13Bと、を備えている。
このように複数の端子台13Bを備え、それぞれの端子台13Bの上面にリード端子11が固定されており、それぞれの端子台13Bにおいて上面の面積よりも下面の面積が大きいことから、隣り合う端子台13Bの間隔を大きくすることなく、隣り合う端子台13Bの上面の間隔を大きくすることができる。そのため、端子台13Bの表面を伝ってのリード端子11間での電気的な短絡を抑制することができる。
より具体的には、図4〜5に示すように、本実施形態における端子台13Bは、上面を挟むように位置する2つの傾斜面を有している。これら2つの傾斜面を有していることから、上面の面積よりも下面の面積を大きくしている。
複数の端子台13を別々に作製した後に、それぞれの端子台13にリード端子11を固定してもよいが、既に示したように、上面に複数の配設領域13aを有する端子台13を用いて、この端子台13の複数の配設領域13aにそれぞれリード端子11を固定した後に、端子台13を切断することにより、複数の端子台13を形成することが好ましい。リード端子11を端子台13Bに固定する工程において、部品点数が少なく済むことから、配線基板1を容易に作製することができるからである。
次に、上記実施形態にかかる配線基板および電子装置の製造方法について説明する。
まず、ガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。原料粉末としては、例えば、アルミナ(Al)、ジルコニア(ZrO)、酸化珪素(SiO)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)を用いることができる。混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約1600度の温度で一体焼成することにより基体7、絶縁部材、端子台13および蓋体23が作製される。
基体7となるセラミックグリーンシートを積層する際に、最上部に位置するセラミックグリーンシート上に金属ペーストを配設する。これにより、配線導体9を形成することができる。セラミックグリーンシート上に金属ペーストを配設する方法としては、例えば、スクリーン印刷法を用いればよい。
端子台13における複数の配設領域13a間にそれぞれ溝部15を形成する。溝部15の形成方法としては、複数のセラミックグリーンシートを積層する際に、溝部15を除く領域の形状に打ち抜かれたセラミックグリーンシートを最上部に積層する方法が挙げられる。この最上部にセラミックグリーンシートが積層されなかった部分が溝部15となる。また、焼成前のセラミックグリーンシートの積層体に切刃のような型部材を押し当てることにより溝部15を形成してもよい。
次に、リード端子11の一方の端部を配線導体9に接続するとともに他方の端部を端子台13に固定する。この工程は、例えば、ロウ材を用いてリード端子11の一方の端部を配線導体9に接合するとともにリード端子11の他方の端部を端子台13に接合すればよい。
また、複数の配設領域13aを上面に有する端子台13が、内部に配設され、隣接するリード端子11を電気的に接続する抵抗部材25をさらに備えていることが好ましい。リード端子11の一方の端部を配線導体9に接続するとともに他方の端部を端子台13に固定した後に、これら複数のリード端子11および複数の配線導体9が電気的に短絡しているか否かを確認するための電気導通試験を容易に行うことができるからである。
具体的には、図6に示すように、隣接する配線導体9における一方の配線導体9の一端と他方の配線導体9の他端とを抵抗測定器の2つのプローブで当接する。そして、2つのプローブ間に電流を流し、隣接する配線導体9間における抵抗値を読み取ることで隣接する配線導体9における電気的短絡の有無を検出することができる。
図7に上記の電気導通試験における回路図を示す。図7において、電気的短絡がない場合、電流は起点Iから終点OまではA部(配線導体9,10Ω)とB部(抵抗部材25,20Ω)を通過することから、電気抵抗値は30Ωである。
図6,7において、S1の電気的短絡が生じていれば、起点Iから終点Oまでは抵抗はA部のみを通過するだけなので、電気抵抗値は10Ωである。また、S2の電気的短絡が生じていれば、起点Iから終点Oまでは抵抗はC部のみを通過するだけなので、電気抵抗値は10Ωである。従って、端子台13に電気抵抗を設けることにより、電気的短絡がない場合と、S1,S2等の電気的短絡がある場合とを判別することができる。
抵抗部材25としては、リード端子11および配線導体9よりも電気抵抗の高い材料で形成することが好ましい。また、本実施形態のように端子台13を絶縁体で形成し、この絶縁体から成る端子台13の内部に抵抗部材25を配設して、この抵抗部材25を電気抵抗として機能させるのがよい。この構成によれば、端子台13の内部に配設された抵抗部材25は端子台13の表面に露出していないので、配線基板1の表面に腐食防止用の金メッキのようなメッキ部材を被着させる際においても、抵抗部材25にメッキ部材が被着される可能性を小さくできる。その結果、抵抗部材25の抵抗が高い状態を保持することができる。また、抵抗部材25は端子台13の表面に露出していないので、電気導通試験を行うまでに間における、腐食等による劣化が生じる可能性を小さくできる。
なお、電子部品5への入出力信号の混線を抑制するために、上述の電気導通試験を行っ
た後であって電子装置3として使用する前に、隣接するリード端子11が互いに電気的に絶縁されるように抵抗部材25を切断することが好ましい。なお、複数の配設領域13aを有する端子台13Aを切断することによって複数の端子台13Bを形成する場合には、この端子台13Aを切断する工程において、隣接するリード端子11が電気的に絶縁されるように抵抗部材25を同時に切断することもできる。
抵抗部材25を切断した後においては、各端子台13Bにおける抵抗部材25間で絶縁性が確保されるように複数の端子台13Bの間隔を広げる、或いは、各端子台13Bにおける抵抗部材25間に別途絶縁部材を配設すればよい。
上述の通り、複数の配設領域13a間にそれぞれ溝部15を有するとともに、隣接するリード端子11を電気的に接続する抵抗部材25が内部に配設された端子台13Aを準備する工程と、隣接する配線導体9およびこれらを電気的に接続する抵抗部材25に電流を流し、隣接する配線導体9間における電気的短絡の有無を検出する電気導通試験を行う工程と、複数の配設領域13a間において端子台13Aを切断する工程と、を備えることにより、隣接する配線導体9における電気的短絡の有無を検出することができる。
次に、平面視した場合に載置領域7aを囲むように枠体21を基体7の主面に配設する。枠体21として金属部材を用いる場合には、ロウ材のような接合部材を介して基体7と枠体21とを接合させることができる。また、枠体21としてセラミック材料を用いる場合には、基体7となるセラミックグリーンシートの上に枠体21となるセラミックグリーンシートを積層して一体焼成してもよい。
次に、基体7の載置領域7aの上に電子部品5を実装する。具体的には、例えば、基体7の載置領域7aに電子部品5を配置するとともに、電子部品5と配線導体9とを導線19を介して電気的に接続すればよい。そして、蓋体23を枠体21に接合することにより、基体7、枠体21および蓋体23で囲まれた空間に電子部品5を封止する。蓋体23と枠体21の接合は、ロウ材のような接合部材を用いればよい。以上により、本実施形態の配線基板1および電子装置3が作製される。
上述の通り、本発明の各実施形態にかかる配線基板1および電子装置3について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。
1・・・配線基板
3・・・電子装置
5・・・電子部品
7・・・基体
7a・・・載置領域
9・・・配線導体
11・・・リード端子
13A,B・・・端子台
13a・・・配設領域
15・・・溝部
15a・・・下面の溝部
17・・・ロウ材
19・・・導線
21・・・枠体
23・・・蓋体
25・・・抵抗部材

Claims (7)

  1. 主面に電子部品が載置される載置領域を有する基体と、
    該基体の主面に配設された複数の配線導体と、
    一方の端部が前記複数の配線導体に電気的に接続された、外部配線に電気的に接続される複数のリード端子と、
    該複数のリード端子の他方の端部がそれぞれ固定された複数の配設領域を上面に有し、前記複数の配設領域間にこれら配設領域を区分する溝部をそれぞれ有した端子台と、を備えた配線基板。
  2. 前記端子台の内部に配設された、隣接する前記リード端子同士を電気的に接続する抵抗部材をさらに備えたことを特徴とする請求項1に記載の配線基板。
  3. 前記溝部は、前記リード端子の長手方向に対して垂直な断面における断面形状がV字形状であることを特徴とする請求項1に記載の配線基板。
  4. 前記端子台を平面視したとき、前記溝部は前記複数のリード端子と平行に形成されていることを特徴とする請求項1に記載の配線基板。
  5. 前記端子台は、上面の前記溝部と対応する位置の下面に第2の溝部を有していることを特徴とする請求項1に記載の配線基板。
  6. 主面に電子部品が載置される載置領域を有する基体と、
    該基体の主面に配設された複数の配線導体と、
    一方の端部が前記複数の配線導体に電気的に接続された、外部配線と電気的に接続される複数のリード端子と、
    前記複数のリード端子の他方の端部の一つがそれぞれの上面に固定された配設領域を有するとともに上面の面積よりも下面の面積が大きい複数の端子台と、を備えた配線基板。
  7. 請求項1に記載の配線基板と、
    前記基体の主面に接合された、前記載置領域を囲む枠体と、
    前記載置領域に載置された電子部品と、
    前記枠体と接合された、前記電子部品を封止する蓋体と、を備えた電子装置。
JP2010121522A 2010-05-27 2010-05-27 配線基板および電子装置 Pending JP2011249575A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010121522A JP2011249575A (ja) 2010-05-27 2010-05-27 配線基板および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010121522A JP2011249575A (ja) 2010-05-27 2010-05-27 配線基板および電子装置

Publications (1)

Publication Number Publication Date
JP2011249575A true JP2011249575A (ja) 2011-12-08

Family

ID=45414471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010121522A Pending JP2011249575A (ja) 2010-05-27 2010-05-27 配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP2011249575A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084378A (ja) * 2013-10-25 2015-04-30 キヤノン株式会社 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
CN113838826A (zh) * 2020-06-23 2021-12-24 华邦电子股份有限公司 封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114661A (ja) * 1991-10-23 1993-05-07 Toshiba Chem Corp Icキヤリア
JPH11214608A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 半導体素子収納用パッケージ
JP2003258186A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2005203487A (ja) * 2004-01-14 2005-07-28 Denso Corp 電子装置およびその製造方法
JP2008294283A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114661A (ja) * 1991-10-23 1993-05-07 Toshiba Chem Corp Icキヤリア
JPH11214608A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 半導体素子収納用パッケージ
JP2003258186A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2005203487A (ja) * 2004-01-14 2005-07-28 Denso Corp 電子装置およびその製造方法
JP2008294283A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015084378A (ja) * 2013-10-25 2015-04-30 キヤノン株式会社 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
CN113838826A (zh) * 2020-06-23 2021-12-24 华邦电子股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
EP3176817B1 (en) Package for housing an electronic component and electronic device comprising such a package
US10334740B2 (en) Electronic-component mount substrate, electronic device, and electronic module
JP6140834B2 (ja) 配線基板および電子装置
WO2013141013A1 (ja) 素子収納用パッケージ
JP2016146439A (ja) 高周波用半導体素子収納用パッケージ
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
CN105471405B (zh) 布线基板及多连片式布线基板
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2015115471A (ja) 電力用半導体装置
JP2011249575A (ja) 配線基板および電子装置
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2016207886A (ja) パッケージおよび電子装置
JP6336898B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP6258677B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2012073141A (ja) 圧力検出用パッケージおよび圧力検出装置
JP4969522B2 (ja) 電子素子キャリア
JP6622583B2 (ja) 配線基板および電子装置
JP5078441B2 (ja) 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
JP2015146383A (ja) 配線基板、電子装置および電子モジュール
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP5597484B2 (ja) 圧力検出用部品および圧力検出用装置
JP6001464B2 (ja) 配線基板および電子装置
JP5306497B2 (ja) 電子素子キャリア
JP2015026725A (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2018200987A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909