JPH11214608A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH11214608A
JPH11214608A JP972698A JP972698A JPH11214608A JP H11214608 A JPH11214608 A JP H11214608A JP 972698 A JP972698 A JP 972698A JP 972698 A JP972698 A JP 972698A JP H11214608 A JPH11214608 A JP H11214608A
Authority
JP
Japan
Prior art keywords
semiconductor element
connecting member
external lead
package
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP972698A
Other languages
English (en)
Other versions
JP3404277B2 (ja
Inventor
Yukie Matsumoto
幸恵 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP00972698A priority Critical patent/JP3404277B2/ja
Publication of JPH11214608A publication Critical patent/JPH11214608A/ja
Application granted granted Critical
Publication of JP3404277B2 publication Critical patent/JP3404277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 外部リード端子を連結する連結部材と連結部
材を結合する結合金具を有する半導体素子収納用パッケ
ージは、連結部材と結合金具との接合部の近傍で連結部
材にクラックを生じ易い欠点があった。 【解決手段】 半導体素子3を収容する四角形の絶縁容
器4と、絶縁容器4の側辺より突出する複数個の外部リ
ード端子7と、外部リード端子7を側辺毎に連結する電
気絶縁材料から成る帯状の連結部材8と、隣接する連結
部材8の端部を結合する帯状の結合金具9とを具備する
半導体素子収納用パッケージであって、結合金具9はそ
の両側辺の各々に少なくとも1個の切欠き部10が形成さ
れている。連結部材8に外部リード端子7および結合金
具9を接合する際の熱応力が切欠き部10によって吸収さ
れるので、連結部材8にクラックが生じにくい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関し、特に複数
の外部リード端子が連結部材により連結された半導体素
子収納用パッケージに関するものである。
【0002】
【従来の技術】従来、LSI(大規模集積回路素子)等
の半導体素子を収容する半導体素子収納用パッケージは
一般に、図3に断面図で、および図4に平面図で示すよ
うに、酸化アルミニウム焼結体等から成り、上面に半導
体素子13を収容するための凹部11aおよびこの凹部11a
の周辺から外周縁にかけて導出するタングステン・モリ
ブデン・マンガン等の高融点金属から成る複数個のメタ
ライズ配線層15を有する絶縁基体11と、半導体素子13の
各電極を外部電気回路に接続するためのメタライズ配線
層15にその一端を絶縁基体11の側辺より外側に突出する
ようにして銀ろう等のろう材を介して取着された鉄−ニ
ッケル−コバルト合金や鉄−ニッケル合金等から成る複
数個の外部リード端子17と、蓋体12とから構成されてお
り、絶縁基体11の凹部11aの底面に半導体素子13をガラ
ス・樹脂・ろう材等の接着材を介して接着固定するとと
もに半導体素子13の各電極をメタライズ配線層15にボン
ディングワイヤ16を介して電気的に接続し、しかる後、
絶縁基体11の上部に蓋体12をガラス・樹脂・ろう材等の
封止材を介して接合させ、絶縁基体11と蓋体12とから成
る絶縁容器14の内部に半導体素子13を気密に収容するこ
とによって最終製品としての半導体装置となる。
【0003】なお、上記の半導体素子収納用パッケージ
においては、各外部リード端子17の絶縁容器14の側辺よ
り外側に突出する部位が側辺毎に酸化アルミニウム焼結
体等の電気絶縁性材料より成る帯状の連結部材18に連結
されており、この連結部材18で隣接する外部リード端子
17間の間隔を一定に維持するとともに、外力の印加によ
る外部リード端子17の大きな変形を防止することによっ
て隣接する外部リード端子17間の電気的短絡を阻止して
いる。そうして連結部材18は各外部リード端子17を電気
的に独立した状態で支持し、各外部リード端子17に電気
的検査装置のプローブを接触させて絶縁容器14の内部に
収容する半導体素子13の電気特性をチェックする際に、
その特性チェックの作業性を良好なものにしている。
【0004】また、帯状の各連結部材18はその端部に接
合された鉄−ニッケル−コバルト合金や鉄−ニッケル合
金等から成る帯状の結合金具19によって隣接する端部同
士が結合されて外部リード端子17を支持する支持枠体を
形成しており、この結合金具19によって外力の印加によ
る外部リード端子17の変形をより有効に防止している。
【0005】これら外部リード端子17および結合金具19
の連結部材18への接合は、外部リード端子17および結合
金具19の各々の接合部の形状に対応した形状のメタライ
ズ金属層18a・18bを連結部材18の表面に互いに絶縁し
て形成しておくとともに、このメタライズ金属層18a・
18b上に銀ろう等のろう材と外部リード端子17・結合金
具19を所定の順序で所定の位置に位置合わせして載置し
て、これらを加熱装置内に通し、ろう材を加熱溶融して
ろう付けすることによって行なわれる。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
半導体素子収納用パッケージにおいては、絶縁容器14お
よび連結部材18を構成する酸化アルミニウム焼結体の熱
膨張率が7×10-6/℃程度であるのに対して鉄−ニッケ
ル−コバルト合金や鉄−ニッケル合金等から成る外部リ
ード端子17および結合金具19の熱膨張率が12×10-6/℃
程度であり、これらの部材間に熱膨張率の差があること
から、外部リード端子17および結合金具19を連結部材18
にろう付け接合する際にこれらの部材の熱膨張率の差に
起因して連結部材18と結合金具19の接合部の近傍で大き
な熱応力が生じて、この熱応力により連結部材18にクラ
ックを生じてしまう欠点を有していた。
【0007】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、外部リード端子および結合金具を
連結部材に接合する際にこれらの部材の熱膨張率の差に
起因して大きな熱応力が生じても連結部材にクラックが
生じにくい、優れた信頼性を有する半導体素子収納用パ
ッケージを提供することにある。
【0008】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、半導体素子を収容する四角形の絶縁容
器と、該絶縁容器の各側辺より突出する複数個の外部リ
ード端子と、該外部リード端子を側辺毎に連結する電気
絶縁材料から成る帯状の連結部材と、隣接する連結部材
の端部を結合する帯状の結合金具とを具備する半導体素
子収納用パッケージであって、前記結合金具はその両側
辺の各々に少なくとも1個の切欠き部を有していること
を特徴としている。
【0009】本発明の半導体素子収納用パッケージによ
れば、隣接する連結部材の端部同士を結合する帯状の結
合金具がその両側辺の各々に少なくとも1個の切欠き部
を有していることから、外部リード端子および結合金具
を連結部材に接合する際にこれらの部材の熱膨張率の差
に起因して結合金具と連結部材との接合部の近傍で大き
な熱応力が生じても、この熱応力は結合金具の切欠き部
が変形することによって吸収されるので、連結部材にク
ラックが生じにくくなる。
【0010】
【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図1は本発明の半導体素子収納用パッ
ケージの実施の形態の一例を示す断面図であり、図2は
図1に示す半導体素子収納用パッケージの平面図であ
る。
【0011】これらの図において、1は四角形の絶縁基
体、2は蓋体、3は半導体素子、4は絶縁基体1と蓋体
2とにより構成される四角形の絶縁容器、5はメタライ
ズ配線層、6はボンディングワイヤ、7は外部リード端
子、8は連結部材、9は結合金具、10は切欠き部であ
る。絶縁基体1と蓋体2とで内部に半導体素子3を収容
するための絶縁容器4が構成され、連結部材8と結合金
具9とで絶縁容器4に取着される複数個の外部リード端
子7を支持する支持枠体が構成される。なお、図2にお
いては蓋体2を取り除いた状態を示している。
【0012】絶縁容器4を構成する絶縁基体1は、酸化
アルミニウム質焼結体・窒化アルミニウム質焼結体・ム
ライト質焼結体・炭化珪素質焼結体等のセラミックスや
ガラスセラミックス等の電気絶縁材料から成り、その上
面に凹部1aを有し、この凹部1aの底面には半導体素
子3がガラス・樹脂・ろう材等の接着材を介して接着固
定される。
【0013】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化マグネシウム・酸化カルシウム等の原料粉末
に適当な有機溶剤・バインダ・溶剤を添加混合して泥漿
状となすとともに、これを従来周知のドクターブレード
法やカレンダーロール法等を採用することによってセラ
ミックグリーンシートを得、しかる後、これらのセラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
に複数枚積層し、高温で焼成することによって製作され
る。
【0014】また、絶縁基体1は凹部1aの周辺から外
周縁にかけて複数個のメタライズ配線層5が被着形成さ
れており、これらメタライズ配線層5の凹部1aの周辺
部位には半導体素子3の各電極がボンディングワイヤ6
を介して電気的に接続され、また絶縁基体1の外周縁に
導出された部位には外部電気回路と接続される外部リー
ド端子7がその一端を絶縁基体1の側辺より外側に突出
するようにして銀ろう等のろう材を介して取着されてい
る。
【0015】メタライズ配線層5は、例えばタングステ
ン・モリブデン・マンガン等の高融点金属から成り、こ
れらタングステン等の高融点金属粉末に適当な有機溶剤
や溶媒を添加混合して得た金属ペーストを絶縁基体1と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法により所定パターンに印刷塗布しておくこと
によって絶縁基体1の凹部1aの周辺から外周縁にかけ
て被着される。
【0016】なお、メタライズ配線層5は、その露出表
面にニッケル・金等の耐蝕性に優れ、かつろう材との濡
れ性の良い金属をめっき法により1〜20μmの厚みに被
着させておくと、メタライズ配線層5とボンディングワ
イヤ6との接続およびメタライズ配線層5への外部リー
ド端子7の取着を強固となすことができる。従って、メ
タライズ配線層5の酸化腐食を防止し、メタライズ配線
層5とボンディングワイヤ6および外部リード端子7と
の取着を強固とするには、メタライズ配線層5の露出表
面にニッケル・金等を1〜20μmの厚みに層着させてお
くことが好ましい。
【0017】また、メタライズ配線層5に銀ろう等のろ
う材を介して取着される外部リード端子7は鉄−ニッケ
ル−コバルト合金や鉄−ニッケル合金等の金属材料から
成り、外部リード端子7を外部電気回路に接続すること
によって、絶縁基体1の凹部1aに載置されて絶縁容器
4の内部に収容される半導体素子3の各電極はメタライ
ズ配線層5および外部リード端子7を介して外部電気回
路に電気的に接続されることとなる。
【0018】外部リード端子7は、例えば鉄−ニッケル
−コバルト合金等のインゴット(塊)を圧延加工法や打
ち抜き加工法等の従来周知の金属加工法を採用すること
によって所定の形状に形成される。
【0019】外部リード端子7はまたその露出表面にニ
ッケル・金等の耐蝕性に優れ、かつろう材との濡れ性の
良い金属をめっき法により1〜20μmの厚みに層着させ
ておくと、外部リード端子7の酸化腐食を有効に防止す
ることができるとともに外部リード端子7を半田等のろ
う材を介し外部電気回路に強固に接続することが可能に
なる。従って、外部リード端子7はその露出表面にニッ
ケル・金等を1〜20μmの厚みに層着させておくことが
好ましい。
【0020】さらに、複数個の外部リード端子7は電気
絶縁材料から成る連結部材8に各々電気的に独立した状
態で絶縁容器4の各側辺毎に連結されており、これによ
って各外部リード端子7は隣接する外部リード端子7同
士の間隔が常に一定に維持され、かつ外力の印加による
外部リード端子7の大きな変形が有効に防止されて、隣
接する外部リード端子7間の電気的短絡を有効に阻止す
ることができる。そうして連結部材8は各外部リード端
子7を電気的に独立した状態で支持し、各外部リード端
子7に電気的検査装置のプローブを接触させて絶縁容器
4内部に収容される半導体素子3の電気特性をチェック
する際に、その特性チェックの作業性を良好なものにし
ている。
【0021】外部リード端子7が連結される連結部材8
は、例えば酸化アルミニウム質焼結体等の電気絶縁材料
から成り、従来周知のドクターブレード法等を採用する
ことによって得られたセラミックグリーンシートに適当
な打ち抜き加工または切断加工を施して所定の形状と成
し、高温で焼成することによって製作される。
【0022】なお、連結部材8はその表面に後述する複
数個のメタライズ金属層8a・8bが被着形成されてお
り、このメタライズ金属層8a・8bはタングステン・
モリブデン等の高融点金属粉末から成る金属ペーストを
連結部材8となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法により所定パターンに印刷して
おくことによってその表面に被着されている連結部材8
の表面には、外部リード端子7の接合部の形状に対応し
た形状のメタライズ金属層8aが互いに絶縁して被着形
成されており、このメタライズ金属層8aに外部リード
端子7がろう付けされている。
【0023】また、連結部材8の各々の両端部には結合
金具9が接合されており、隣接する連結部材8同士が結
合金具9で結合されて連結部材8と結合金具9とから構
成される外部リード端子7を支持する支持枠体が形成さ
れ、これによって外力の印加による外部リード端子7の
変形がさらに有効に防止されている。
【0024】なお、連結部材8の両端部には結合金具9
の接合部の形状に対応した形状のメタライズ金属層8b
がその表面に被着形成されており、このメタライズ金属
層8bに結合金具9がろう付けされている。
【0025】連結部材8への外部リード端子7の連結
は、絶縁容器4の側辺より突出する各外部リード端子7
の一端を連結部材8のメタライズ金属層8aに銀ろう等
のろう材を介してろう付け固定することによって行なわ
れる。
【0026】結合金具9は、例えば鉄−ニッケル−コバ
ルト合金や鉄−ニッケル合金等の金属材料から成り、連
結部材8への結合金具9の接合は各結合金具9の両端部
を各連結部材8の端部のメタライズ金属層8bに銀ろう
等のろう材を介してろう付け固定することによって行な
われる。
【0027】また、結合金具9には、その帯状の両側辺
の各々に、すなわち支持枠体の内周辺に相当する側辺と
外周辺に相当する側辺とに、少なくとも1個の切欠き部
10が形成されている。このように切欠き部10を設けたこ
とにより、外部リード端子7および結合金具9を連結部
材8に接合する際にこれらの部材の熱膨張率の差に起因
して結合金具9と連結部材8との接合部の近傍等で大き
な熱応力が生じても、この熱応力が結合金具9の切欠き
部10が変形することによって吸収されるので、連結部材
8がクラックが生じにくくなる。
【0028】なお、切欠き部10は、例えば円弧状やかぎ
形等の結合金具9に対して通常はその両側辺の各々に少
なくとも1個設ければよいが、図2に示すように、略か
ぎ形の結合金具であれば、その角部と連結部材8との接
合部との間の両側辺にそれぞれ1個ずつの切欠き部10を
設けると、熱応力をより効果的に吸収できるものとなっ
て好ましいものとなる。また、結合金具9の両側辺に切
欠き部10を設けるに当たっては、互いに対向する位置に
切欠き部10を形成すると切欠き部10を形成した部分で結
合金具9の機械的強度が弱くなって応力を吸収しにくく
なる傾向にあるので、互いに対向する位置からずらせた
位置に設けることが好ましい。
【0029】さらに、図2に示すような略かぎ形の結合
金具9の場合は、内側の側辺については連結部材8と結
合金具9との接合部に近接して切欠き部10を形成し、外
側の側辺については内側の切欠き部10と対向する位置か
ら結合金具9の角部側にずらして切欠き部10を形成する
と応力を吸収し易くなる傾向にあるので、内側の側辺に
ついては連結部材8と結合金具9との接合部に近接して
切欠き部10を形成し、外側の側辺については内側の切欠
き部10と対向する位置から結合金具9の角部側にずらし
て切欠き部10を形成することが好ましい。
【0030】また、切欠き部10の深さDは、結合金具9
の幅Wの3分の1を超えると切欠き部10の部分で結合金
具9の機械的強度が弱くなりすぎる傾向にあり、また結
合金具9の幅Wの6分の1より浅くなると切欠き部10に
おいて応力を吸収しにくくなる傾向にあるので、結合金
具9の幅Wの6分の1〜3分の1程度とすることが好ま
しい。
【0031】さらに、切欠き部10の幅Lは、結合金具の
幅Wの3分の1を超えると切欠き部10の部分で結合金具
の機械的強度が弱くなりすぎる傾向にあり、また結合金
具9の幅Wの100 分の1以下になると切欠き部10におい
て応力を吸収しにくくなる傾向にあるので、結合金具9
の幅Wの100 分の1〜3分の1程度とすることが好まし
い。
【0032】なお、結合金具9は、例えば鉄−ニッケル
−コバルト合金等のインゴット(塊)に圧延加工法や打
ち抜き加工法等の従来周知の金属加工法を採用すること
によって所定の形状に形成される。
【0033】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基体1の凹部1aの底面に半導体
素子3をガラス・樹脂・ろう材等の接着材を介して接着
固定するとともに半導体素子3の各電極をメタライズ配
線層5にボンディングワイヤ6を介して電気的に接続
し、しかる後、絶縁基体1の上面に蓋体2をガラス・樹
脂・ろう材等から成る封止材を介して接合させ、絶縁基
体1と蓋体2とから成る絶縁容器4の内部に半導体素子
3を気密に収容することによって製品としての半導体装
置となる。
【0034】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、隣接する連結部材の端部同士を結合する帯状の
結合金具がその両側辺の各々に少なくとも1個の切欠き
部を有していることから、外部リード端子および結合金
具を連結部材に接合する際にこれらの部材の熱膨張率の
差に起因して結合金具と連結部材との接合部の近傍で大
きな熱応力が生じても、この熱応力は結合金具の切欠き
部が変形することによって吸収されるので、連結部材に
クラックが生じにくくなる。
【0035】以上により、本発明によれば、外部リード
端子および結合金具を連結部材に接合する際にこれらの
部材の熱膨張率の差に起因して大きな熱応力が生じても
連結部材にクラックが生じにくい、優れた信頼性を有す
る半導体素子収納用パッケージを提供することができ
た。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの平面
図である。
【図3】従来の半導体素子収納用パッケージの断面図で
ある。
【図4】図3に示す半導体素子収納用パッケージの平面
図である。
【符号の説明】
1……絶縁基体 2……蓋体 3……半導体素子 4……絶縁容器 7……外部リード端子 8……連結部材 9……結合金具 10……切欠き部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を収容する四角形の絶縁容器
    と、該絶縁容器の各側辺より突出する複数個の外部リー
    ド端子と、該外部リード端子を側辺毎に連結する電気絶
    縁材料から成る帯状の連結部材と、隣接する連結部材の
    端部を結合する帯状の結合金具とを具備する半導体素子
    収納用パッケージであって、前記結合金具はその両側辺
    の各々に少なくとも1個の切欠き部を有していることを
    特徴とする半導体素子収納用パッケージ。
JP00972698A 1998-01-21 1998-01-21 半導体素子収納用パッケージ Expired - Fee Related JP3404277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00972698A JP3404277B2 (ja) 1998-01-21 1998-01-21 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00972698A JP3404277B2 (ja) 1998-01-21 1998-01-21 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11214608A true JPH11214608A (ja) 1999-08-06
JP3404277B2 JP3404277B2 (ja) 2003-05-06

Family

ID=11728324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00972698A Expired - Fee Related JP3404277B2 (ja) 1998-01-21 1998-01-21 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3404277B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541670B2 (en) 2006-06-29 2009-06-02 Mitsubishi Electric Corporation Semiconductor device having terminals
JP2010010336A (ja) * 2008-06-26 2010-01-14 Kyocera Corp 電子素子キャリア
JP2010177409A (ja) * 2009-01-29 2010-08-12 Ngk Spark Plug Co Ltd リード付き配線基板
JP2011249575A (ja) * 2010-05-27 2011-12-08 Kyocera Corp 配線基板および電子装置
JP2012089897A (ja) * 2012-02-07 2012-05-10 Kyocera Corp 電子素子キャリア
JP2015225949A (ja) * 2014-05-28 2015-12-14 日本特殊陶業株式会社 配線基板
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541670B2 (en) 2006-06-29 2009-06-02 Mitsubishi Electric Corporation Semiconductor device having terminals
JP2010010336A (ja) * 2008-06-26 2010-01-14 Kyocera Corp 電子素子キャリア
JP2010177409A (ja) * 2009-01-29 2010-08-12 Ngk Spark Plug Co Ltd リード付き配線基板
JP2011249575A (ja) * 2010-05-27 2011-12-08 Kyocera Corp 配線基板および電子装置
JP2012089897A (ja) * 2012-02-07 2012-05-10 Kyocera Corp 電子素子キャリア
JP2015225949A (ja) * 2014-05-28 2015-12-14 日本特殊陶業株式会社 配線基板
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP3404277B2 (ja) 2003-05-06

Similar Documents

Publication Publication Date Title
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2883235B2 (ja) 半導体素子収納用パッケージ
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JPH05144956A (ja) 半導体素子収納用パツケージ
JP3297577B2 (ja) 半導体素子収納用パッケージ
JP3318453B2 (ja) 電子部品収納用パッケージ
JP3814429B2 (ja) 半導体素子収納用パッケージ
JPH08316352A (ja) 半導体素子収納用パッケージ
JP2710893B2 (ja) リード付き電子部品
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3464137B2 (ja) 電子部品収納用パッケージ
JP3236836B2 (ja) 電子装置
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP3318452B2 (ja) 電子部品収納用パッケージ
JP2006128183A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0669364A (ja) 半導体素子収納用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP4593802B2 (ja) 半導体素子収納基板
JPH1167950A (ja) 電子部品収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP2002170908A (ja) 半導体素子収納基板
JPH08115990A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees