JP2015225949A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015225949A
JP2015225949A JP2014109823A JP2014109823A JP2015225949A JP 2015225949 A JP2015225949 A JP 2015225949A JP 2014109823 A JP2014109823 A JP 2014109823A JP 2014109823 A JP2014109823 A JP 2014109823A JP 2015225949 A JP2015225949 A JP 2015225949A
Authority
JP
Japan
Prior art keywords
lead
metal frame
frame
wiring board
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014109823A
Other languages
English (en)
Other versions
JP6291354B2 (ja
Inventor
貞浩 西村
Teiko Nishimura
貞浩 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014109823A priority Critical patent/JP6291354B2/ja
Publication of JP2015225949A publication Critical patent/JP2015225949A/ja
Application granted granted Critical
Publication of JP6291354B2 publication Critical patent/JP6291354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】セラミックからなる基板本体の表面に金属枠を有し、該金属枠に囲まれた基板本体の表面上に追って実装される電子部品などに対して該金属枠を介して大電流を供給するためのリードを強固に接合でき、前記電子部品に信号電流を給電するための別のリードをも基板本体の表面に容易に配置できる配線基板を提供する。【解決手段】セラミック層c1〜c3からなり、表面3および裏面4を有する基板本体2aと、該基板本体2aの表面3に形成され且つ平面視が矩形状のメタライズ層11と、該メタライズ層11の上方に配置され且つ平面視が矩形状の金属枠14と、該金属枠14と電気的に一端部が接続される複数のリード23と、を含み、前記リード23の一端部22は、上記メタライズ層11と金属枠14との間に挟まれて接合されている、配線基板1a。【選択図】 図2

Description

本発明は、セラミックからなる基板本体の表面に平面視が矩形状の金属枠を有し、該金属枠に囲まれ、且つ上記基板本体の表面上に追って実装される電子部品に対して大電流を給電するためのリードを併有する配線基板に関する。
例えば、上面に半導体素子の搭載部を有する基体の表面に前記搭載部を囲むように比較的厚肉の枠体を取着し、該枠体の上面における内外方向の中央部に比較的薄肉で且つ枠形状の側部を形成すると共に、前記枠体における比較的広い上面の内外方向に沿って形成した入出力電極の表面で且つ上記側部よりも外周側の位置に、先端側が円弧形状で且つ下方に折り返したリード端子をロウ付けした半導体素子収納用パッケージが提案されている(例えば、特許文献1参照)。
上記半導体素子収納用パッケージによれば、前記リード端子を上方に引っ張る外力が加えられても、円弧状の折り返し部が変形して、前記外力を吸収ないし緩和できるので、前記枠体や入出力端子にクラックの発生を防ぐことができる。
しかし、前記のような構造の半導体素子収納用パッケージでは、仮に、前記枠体および側部が金属製であっても、前記搭載部に搭載される半導体素子に対して大電流を給電する場合、前記入出力電極の表面上で且つ上記側部よりも外周側の範囲でのみリード端子をロウ付けしている。そのため、該リード端子に対して外周側向きの外力が加わると、当該リード端子と枠体および側部との接合強度が不十分になるおそれがあった。しかも、前記半導体素子に対して、別途に信号電流を供給するためのパッドを、前記基体の表面における周辺側や枠体の上面における外周側に形成することもスペース的に困難であった。
特開2003−188299号公報(第1〜7頁、図1〜3)
本発明は、背景技術において説明した問題点を解決し、セラミックからなる基板本体の表面に金属枠を有し、該金属枠に囲まれた基板本体の表面上に追って実装される電子部品などに対して該金属枠を介して大電流を供給するためのリードを強固に接合できると共に、前記電子部品に信号電流を給電するための別のリードをも基板本体の表面に容易に配置できる配線基板を提供する、を課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、リードの一端部をセラミック基板の表面に形成したメタライズ層とその上に配設される金属枠との間に挟んで接合するか、あるいは、上下に2分割した金属枠同士の間に挟んで接合する、ことに着想して成されたものである。
即ち、本発明による第1の配線基板(請求項1)は、セラミックからなり、表面および裏面を有する基板本体と、該基板本体の表面に形成され且つ平面視が矩形状のメタライズ層と、該メタライズ層の上方に配置され且つ平面視が矩形状の金属枠と、該金属枠と電気的に一端部が接続される単数または複数のリードと、を含む配線基板であって、前記リードの一端部は、上記メタライズ層と金属枠との間に挟まれて接合されている、ことを特徴とする。
これによれば、前記金属枠に囲まれ、且つ基板本体の表面上に追って実装される電子部品などに対して大電流を供給するための電源用の前記リードは、その一端部が基板本体の表面に形成されたメタライズ層と上記金属枠との間に挟まれて接合されている。そのため、上記リードは、上記金属枠と同じ電位とされ、且つ内外方向、垂直方向、および任意の斜め方向の何れに対しても、強固に接合されている。しかも、上記基板本体の表面上において、上記リードが配置されない位置で且つ上記メタライズ層の外周側には、上記電子部品に信号電流を給電するための別のリードの一端部を接合するための接続端子を最小限のスペースで形成することもできる。
従って、従来の配線基板よりも比較的狭い表面の基板本体であっても、該表面に設けた金属枠と同電位のリードを強固に接合できる配線基板を提供することができる。
尚、前記セラミックは、アルミナ、ムライト、窒化アルミニウムなどの高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックである。
また、前記メタライズ層や接続端子(パッド)には、前記セラミックが高温焼成セラミックの場合には、WまたはMoあるいはこれらの何れかえ一方をベースとする合金などが適用され、前記セラミックが低温焼成セラミックの場合には、AgまたはCuなどが適用される。
更に、前記金属枠に囲まれた基板本体の表面は、平坦面であるほか、該表面に開口するキャビティを含む形態であっても良く、該キャビティの底面に追って所望の電子部品が実装される。
また、前記金属枠(金属リング)や前記リード、は、例えば、コバール(Fe−29%Ni−17%Co)、42アロイ(42%Ni−Fe)、194合金(Cu−2.3%Fe−0.03%P)、あるいは、ステンレス鋼などからなる。
更に、前記接合は、予め、所定の矩形状に成形されたAgロウなどからなるシート状のロウ材を、前記メタライズ層とリードの一端部との間、該リードの一端部と金属枠との間、または、下部金属枠とリードの一端部との間、該リードの一端部と上部金属枠との間に挟持した状態で加熱するロウ付けにより行われる。あるいは、上記リードの一端部をメタライズ層と金属枠との間、または、該リードの一端部を下部金属枠と上部金属枠との間に挟持した状態で、金属枠または上部金属枠の上面に沿ってローラ電極を転動させて抵抗溶接するシーム溶接によって前記接合を行っても良い。
また、前記金属枠の厚みとメタライズ層の幅とロウ材の上面(頂面)の幅とは、ほぼ同じである。
加えて、前記メタライズ層および金属枠の内側には、前記基板本体の表面に開口するキャビティが位置しており、該キャビティの底面側には、前記接続端子と導通可能とされ且つ追って実装される半導体素子などの電子部品を実装する任意数の素子接続端子(パッド)が配置されている。
また、本発明による第2の配線基板(請求項2)は、セラミックからなり、表面および裏面を有する基板本体と、該基板本体の表面に形成され且つ平面視が矩形状のメタライズ層と、該メタライズ層の上方に配置され且つ平面視が矩形状の金属枠と、該金属枠と電気的に一端部が接続される単数または複数のリードと、を含む配線基板であって、上記金属枠は、下部金属枠と上部金属枠とからなり、上記リードの一端部は、上記下部金属枠と上部金属枠との間に挟まれて接合されている、ことを特徴とする。
これによれば、前記第1の配線基板による効果に加え、前記基板本体の表面に対する前記リードの一端部の高さを所望の位置に容易に調整することができる。
更に、本発明には、前記リードの一端部は、平面視で前記金属枠と同じか相似形である矩形状の内枠である、配線基板(請求項3)も含まれる。
これによれば、単数または複数の前記リードが前記メタライズ層と金属枠との間、あるいは下部金属枠と上部金属枠との間に接合されていても、金属枠または上部金属枠の上面を同じ高さにできる。そのため、これらの金属枠に囲まれた基板本体の表面に追って電子部品を実装した後、金属枠の上面に金属製の蓋板などを接合する際に、気密で且つ強固に接合することが容易となる。
尚、上記内枠も、前記同様のコバールなどからなる。
また、本発明には、前記基板本体の表面における前記メタライズ層の外側で且つ前記リードが配設されない周辺部には、別のリードの一端部を接合するための単数または複数の接続端子が形成されている、配線基板(請求項4)も含まれる。
これによれば、金属枠に囲まれた基板本体の表面に追って実装される電子部品に対し、信号用の電流を給電するための別のリードの一端部を、上記接続端子に接合することで、基板本体表面全体の面積を過度に大きくすることなく、最小限にして上記信号用の電流を給電することができる。
尚、上記別のリードも、前記同様のコバールなどからなり、前記接続端子と共に、前記リードや金属枠とは、異なる電位で使用される。
また、上記接続端子は、その底面に接続され且つ基板本体の内部に形成されるビア導体および内部配線を介して前記メタライズ層を回避しつつ、前記金属枠に囲まれた基板本体の表面に形成された素子実装端子と電気的に接続されている。
更に、本発明には、前記リードの他端部、あるいは該リードおよび前記別のリードの他端部には、平面視で矩形状の外枠が接続されている、配線基板(請求項5)も含まれる。
これによれば、前記リード、別のリード、および内枠を一体に接続した外枠を備えた単一のリードフレームが前記基板本体に接合されているので、搬送時における上記リードおよび別のリードの不用意な変形を防止できる。しかも、かかるリードおよび別のリードの中間位置でこれらを切断することによって、本来の電気的な使用に供することができる。
加えて、本発明には、前記リードの幅は、前記別のリードの幅よりも大である、配線基板(請求項6)も含まれる。
これによれば、前記リードに対し、例えば、電源用などの大電流を流せると共に、上記のように線幅の異なる2種類のリードを併用することによって、前記基板本体の表面において上記リードおよび別のリードが占めるスペースを比較的少なくすることも可能となる。
尚、前記外枠も、前記同様のコバールなどからなり、前記リード、別のリード、および内枠を含めた単一のリードフレームを構成している。
また、前記リード、別のリード、内枠、および外枠は、平面視が矩形状で且つ相似形状である内枠と外枠との間を接続する単数または複数のリードと、前記外枠の内側縁から延出し且つ内枠の外側縁に延びる任意数の他のリードとを一体に有するリードフレームを形成する。該リードフレームは、前記コバールなどからなる金属薄板をエッチング加工あるいは打ち抜き加工することで形成されている。
本発明による第1の配線基板の一形態を示す平面図。 図1中のX−X線の矢視に沿った垂直断面図。 図1中のY−Y線の矢視に沿った垂直断面図。 上記配線基板における金属枠の付近を示す斜視図。 上記配線基板における金属枠の付近を示す部分垂直断面図。 本発明による第2の配線基板を示す図5と同様な部分垂直断面図。 異なる形態の第1の配線基板を示す平面図。 図7中のZ−Z線の矢視に沿った垂直断面図。 更に異なる形態の第1の配線基板を示す平面図。 図9中のV−V線の矢視に沿った垂直断面図。
以下において、本発明を実施するための形態について説明する。
図1は、本発明による第1の配線基板1aを示す平面図、図2は、図1中のX−X線の矢視に沿った断面図、図3は、図1中のY−Y線の矢視に沿った断面図、図4は、上記配線基板1aにおける金属枠14の付近を示す部分斜視図、図5は、かかる金属枠14の付近を示す部分断面図である。
第1の配線基板1aは、図1〜図5に示すように、平面視が正方形(矩形)状で且つ全体が板形状の基板本体2aと、該基板本体2aの中央側に形成され且つ平面視が正方形状のメタライズ層11と、該メタライズ層11の上方に配置され平面視が正方形状で且つ全体が四角筒状の金属枠14と、該金属枠14と上記メタライズ層11との間に挟まれて接合されたリード23の一端部(内枠)22、金属枠14の四辺における中央部から外周側に水平に延び、且つ両側に位置する別のリード24よりも線幅の広いリード23、およびこれらの他端部を接続し且つ上記基板本体2の外周を囲む平面視が正方形状の外枠21を含むリードフレーム20aと、を備えている。
前記基板本体2aは、図2,図3に示すように、セラミック層c1〜c3を一体に積層したもので、平面視が正方形状の表面3および裏面4と、これらの周辺間に位置する四辺の側面5と、前記表面3の中央側で且つ前記メタライズ層11の内側に開口するキャビティ6とを備えている。該キャビティ6は、平面視が正方形状の底面7と、その周辺から立設した四辺の内側面9と、該内側面9の深さ方向における中間に位置し且つ平面視が矩形枠状の段部8とを有している。
尚、前記セラミック層c1〜c3は、アルミナなどの高温焼成セラミック、あるいはガラス−セラミックなどの低温焼成セラミックからなる。また、前記メタライズ層11は、上記セラミック層c1〜c3がアルミナなどからなる場合には、WまたはMoあるいはこれらの何れか一方をベースとする合金などが適用され、ガラス−セラミックなどからなる場合には、CuまたはAgなどが適用される。更に、前記リードフレーム20aは、例えば、コバールあるいは42アロイなどからなる。
また、図1〜図3に示すように、前記キャビティ6の底面7には、平面視が正方形状の素子実装用パッド10が形成され、該パッド10の上面には、追って半導体素子などの電子部品18が接着剤(図示せず)を介して実装される。更に、該キャビティ6内の段部8の表面には、複数の素子接続端子16の一端部が形成されている。該素子接続端子16の他端部は、図3,図5に示すように、セラミック層c2,c3間を、基板本体2の側面5側に向かって水平に延びている。
また、基板本体2aの表面3における周辺側には、各側面5に一辺が近接する平面視が正方形状である複数の外部接続端子(接続端子)15が形成されている。図1,図3に示すように、前記接続端子15ごとの表面には、前記リードフレーム20aの外枠21の各内辺から中心側に直角に延び、且つ前記リード23よりも線幅の小さい複数の別のリード24の先端部が個別に接合されている。かかる接合は、例えば、後述するAgロウからなるロウ材層を介して成されている。
尚、前記素子実装用パッド10、接続端子15、および素子接続端子16も、前記メタライズ層11と同様に、W、Mo、Cu、またはAgなどからなる。
更に、図4,図5に示すように、前記メタライズ層11の上面(頂面)には、該上面と相似形のロウ材層12を介して、前記リードフレーム20aにおける平面視が正方形枠状の内枠22の下面が接合され、該内枠22の上面には、上記同様のロウ材層13を介して金属枠14の下面が接合されている。即ち、上記リードフレーム20aは、その内枠22の上面および下面をロウ材層12,13の間に挟まれていると共に、該ロウ材層12,13を介して前記メタライズ層11と金属枠14との間に接合されている。
尚、前記リードフレーム20aの内枠22は、平面視でメタライズ層11の上面、ロウ材層12,13、および金属枠14の下面と互いに同じか、または相似形の正方形状の枠形に予め成形されている。また、上記ロウ材層12,13は、予め、平面視が正方形枠状で且つシート状に成形されたAgロウなどからなる。
加えて、図3に示すように、前記段部8上の複数の素子接続端子16は、セラミック層c3を貫通するビア導体17を介して、前記複数の接続端子15と個別に導通可能とされている。そのため、追ってキャビティ6の底面7上の前記素子実装用パッド10上に実装される電子部品18と、前記複数の素子接続端子16とは、ボンディングワイヤ19を介して、例えば、信号電流が通電される。即ち、接続端子15および前記別のリード24は、前記金属枠14およびリード23とは、異なる電位とにして使用される。
更に、図5に示すように、前記複数の素子接続端子16のうち、少なくとも1つの素子接続端子16aは、セラミック層c3を貫通するビア導体17を介して、前記メタライズ層11の下面に接続されている。即ち、該素子接続端子16aは、前記4個のリード23、金属枠14、およびメタライズ層11と同電位とされ、前記電子部品18に対し、上記ワイヤ19を介して電源用の大電流が流される。
尚、前記ロウ付けは、予め、前記メタライズ層11の上面、リードフレーム20aの内枠22の上・下面、および金属枠14の下面にNiメッキ膜を被覆した後で行われ、該ロウ付け後に、外部に露出するリードフレーム20aや金属枠14の表面に対し、例えば、Niメッキ膜およびAuメッキ膜が更に被覆される。
また、前記金属枠14の内側に位置するキャビティ6内に前記電子部品18が実装され且つ前記ボンディングワイヤ19が配線された後では、当該金属枠14の上面に対し、その内側を外部から封止するための金属製の蓋板が接合される。
以上のような第1の配線基板1aによれば、前記金属枠11に囲まれた基板本体2aの表面3に開口するキャビティ6内に追って実装される電子部品18に対し、前記リードフレーム20aを構成している大電流供給用で且つ幅広の4個のリード23は、それらの一端側に位置する前記内枠22が、基板本体2aの表面3に形成されたメタライズ層11と上記金属枠14との間に挟まれてロウ付け(接合)されている。そのため、上記4個のリード23は、上記金属枠14と同じ電位とされていると共に、内外方向、垂直方向、および任意の斜め方向の何れに対しても、強固に接合されている。従って、前記複数のリード23を介して、リードフレーム20aを基板本体2の表面3の上方に強固に接合した配線基板1aとされている。
しかも、前記基板本体2aの表面3上において、前記リード23が配置されない位置で且つメタライズ層11の外周側には、前記電子部品18に信号電流を給電するためのリード24の一端部を接合するための接続端子15を最小限のスペースで形成できる。その結果、従来よりも比較的小さい表面3の基板本体2であっても、該表面3に設けた金属枠14と同電位のリード23を強固に接合できる。
更に、同じ前記リードフレーム20aの外枠21の各内辺から水平に且つ基板本体2側に延びた複数の別のリード24は、それらの先端部が前記外部接続端子14に個別に接合され、複数組の前記ビア導体17および素子接続端子16を介して、所要の信号電流を前記電子部品18に対して送信することができる。
加えて、線幅の異なる2種類のリード23,24を併用するので、基板本体2の表面3を比較的少ないスペースとすることもできる。
尚、前記内枠22とメタライズ層11および金属枠14との接合は、前記と同じ配置をした後、該金属枠14の上面ごとに沿って電極ローラ(図示せず)を転動させることにより、上記3者間の界面をシーム溶接する方法としても良い。
また、第1の配線基板1aは、リードフレーム20aのうち、前記リード23,24ごとの中間位置で切断した形態としても良い。
図6は、前記第1の配線基板1aの応用形態であり且つ本発明による第2の配線基板1dを示す図5と同様な部分垂直断面図である。
第2の配線基板1dは、図6に示すように、前記基板本体2a、キャビティ6、メタライズ層11、およびリードフレーム20aなどを備えている。該配線基板1dでは、単一の前記金属枠14を下部金属枠14aと上部金属枠14bとに上下に2分割し、これらの間にリードフレーム20aの内枠22を、2層のロウ材層13a,13bを介して接合したものである。
上記のような配線基板1dによれば、前記配線基板1aによる効果に加え、前記内枠22に連なる4個のリード23の高さを容易に調整することができる。
尚、上記各リード23と同じリードフレーム20aにおける複数の前記別のリード24の先端部は、前記外部接続端子15の表面に接合できるように、例えば、該接続端子15ごとの厚みを増大させるか、あるいは、該リード24ごとの中間を下側(表面3側)に変位するように曲げ加工されている。
尚、第2の配線基板1dも、リードフレーム20aのうち、前記リード23,24ごとの中間で切断した形態としても良い。
図7は、異なる形態の第1の配線基板1bを示す平面図、図8は、図7中のZ−Z線の矢視に沿った垂直断面図である。
上記第1の配線基板1bは、図7,図8に示すように、前記同様の基板本体2bおよびキャビティ6と、該基板本体b2の表面3における各側面5側に沿って形成された前記同様のメタライズ層11と、該メタライズ層11の上方に前記同様のロウ材層12,13およびリードフレーム20bの内枠22を介して接合された金属枠14と、を備えている。
上記基板本体2bの表面3における各側面5側には、複数の外部接続端子15が形成されず、上記メタライズ層11が各側面5に近い位置に形成されている。
また、リードフレーム20bは、図7に示すように、前記同様の外枠21と、該外枠21の内辺ごとの中央部から側に延びた幅広い4つのリード23と、該リード23が各外辺に接続している内枠22とを備えているが、前記線幅の狭い別のリード24は有していない。
更に、図8中の左側に示すように、前記キャビティ6の段部8に形成された複数の素子接続端子16は、それらの他端部がセラミック層c2,c3間に沿って水平に延び、セラミックc1,c2間に形成された配線層25およびセラミックc1,c2を個別に貫通する上下2個のビア導体17を介して、基板本体2bの裏面4に形成された複数の裏面(外部)接続端子26と導通可能とされている。上記素子接続端子16は、ボンディングワイヤ19を介して、追ってキャビティ6内に実装される電子部品18に対し、所要の信号電流を送信可能としている。
加えて、図8中の右側に示すように、前記複数の素子接続端子16のうち、少なくとも1つの素子接続端子16bは、セラミック層c3を貫通するビア導体17を介して、前記メタライズ層11の下面に接続されている。即ち、該素子接続端子16bも、前記4個のリード23、金属枠14、およびメタライズ層11と同電位とされ、前記電子部品18に対し、前記ワイヤ19を介して電源用の大電流を給電可能としている。
以上のような配線基板1bによれば、前記配線基板1a,1dによる効果に加えて、基板本体2bの表面3は、ほとんどをメタライズ層11だけで占めているので、該基板本体2の表面3および裏面4の面積を最少した小型化が容易となる。
尚、前記第1の配線基板1bは、前記第2の配線基板1dと同様に、前記金属枠14を下部金属枠14aと上部金属枠14bとに2分割し、これらの間にリードフレーム20bの内枠22を、上下2層のロウ材層13a,13bを介して接合した第2の配線基板としても良い。
また、前記配線基板1bは、リードフレーム20bのうち、前記リード23ごとの中間で切断した形態としても良い。
図9は、更に異なる形態の第1の配線基板1cを示す平面図、図10は、図9中のV−V線の矢視に沿った垂直断面図である。
第1の配線基板1cは、図9,図10に示すように、前記同様の基板本体2cおよびキャビティ6と、基板本体2cの表面3における3つの側面5に近接して形成されたメタライズ層11と、該メタライズ層11の上方に前記同様のロウ材層12,13およびリードフレーム20cの内枠22を介して接合された金属枠14と、を備えている。
上記基板本体2cの表面3における3辺の側面5側には、複数の外部接続端子14が形成されておらず、上記メタライズ11が各側面5に間近の位置に形成されている。また、図9に示すように、上記表面3における右辺の側面5に沿って複数の外部接続端子15が形成されている。そのため、基板本体2cの表面3および裏面4は、平面視で長方形状を呈している。
更に、前記リードフレーム20cは、図9に示すように、前記同様の外枠21と、該外枠21における3つの内辺ごとの中央部から側に延びた幅広い3つのリード23と、該リード23が外辺に個別に接続している内枠22と、図9で外枠21における右側の内片から基板本体2の側面5側に水平に延びた複数の別のリード24とを備えている。
加えて、図10中の左側に示すように、前記キャビティ6の段部8に形成された複数の素子接続端子16のうち、少なくとも1つ素子接続端子16cは、その他端部がセラミック層c2,c3間に沿って延び、該他端部がセラミックc3を貫通する前記ビア導体17を介して、前記メタライズ層11の下面に接続されている。即ち、上記素子接続端子16cも、前記3つのリード23、金属枠14、およびメタライズ層11と同電位とされ、前記電子部品18に対し、前記ワイヤ19を介して電源用の大電流を給電可能とされている。
加えて、図10中の右側に示すように、前記複数の素子接続端子16は、セラミック層c3を貫通するビア導体17を介して、その他端部が基板本体2の表面3に形成された複数の外部接続端子15と導通可能とされている。かかる素子接続端子16も、ボンディングワイヤ19を介して、追ってキャビティ6内に実装される電子部品18に対し、所要の信号電流を送信可能とされている。
以上のような配線基板1cによれば、前記配線基板1a,1dによる効果に加えて、基板本体2cの表面3は、1辺側を除いてメタライズ層11が占めているので、該基板本体2cの表面3および裏面4の面積を比較的小さくした小型化が容易となる。
尚、第1の配線基板1cも、前記第2の配線基板1dと同様に、前記金属枠14を下部金属枠14aと上部金属枠14bとに2分割し、これらの間にリードフレーム20cの内枠22を、上下2層のロウ材層13a,13bを介して接合した第2の配線基板としても良い。
また、前記配線基板1cも、リードフレーム20cのうち、前記リード23,24ごとの中間で切断した形態としても良い。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記配線基板の表面は、平坦面であっても良く、該平坦な表面のうち、前記金属枠に囲まれた領域に追って電子部品を実装する形態としても良い。
また、前記基板本体は、平面視が正方形状の表面および裏面を有し、該表面における隣接する二辺の側面に沿った周辺側ごとに、前記複数の外部接続端子を形成したり、あるいは、平面視が長方形状の表面および裏面を有し、該表面において対向する一対の短辺ごとの周辺側に沿って、前記複数の外部接続端子を形成した形態としても良い。
更に、前記金属枠は、平面視が長方形の枠形状を呈する形態としても良く、この場合、前記メタライズ層も平面視で上記枠形状と相似形とされる。
加えて、前記リードフレーム20a〜20cは、それらの内枠22を平面視で長方形状の形態としたり、あるいは、外枠21も平面視で長方形状とし且つ該外枠21の内辺ごとから中心側に延びる前記リード23,24ごとの長さを、前記内辺ごとに互いに相違させた形態としても良い。
本発明によれば、セラミックからなる基板本体の表面に金属枠を有し、該金属枠に囲まれた基板本体の表面上に追って実装される電子部品などに対して該金属枠を介して大電流を供給するためのリードを強固に接合できると共に、前記電子部品に信号電流を給電するための別のリードをも基板本体の表面に容易に配置できる配線基板を提供できる。
1a〜1d………配線基板
2a〜2c………基板本体
3…………………表面
4…………………裏面
11………………メタライズ層
14………………金属枠
14a……………下部金属枠
14b……………上部金属枠
15………………外部接続端子(接続端子)
20a〜20c…リードフレーム
21………………外枠
22………………内枠
23………………リード
24………………別のリード
c1〜c3………セラミック層(セラミック)

Claims (6)

  1. セラミックからなり、表面および裏面を有する基板本体と、
    上記基板本体の表面に形成され且つ平面視が矩形状のメタライズ層と、
    上記メタライズ層の上方に配置され且つ平面視が矩形状の金属枠と、
    上記金属枠と電気的に一端部が接続される単数または複数のリードと、を含む配線基板であって、
    上記リードの一端部は、上記メタライズ層と金属枠との間に挟まれて接合されている、
    ことを特徴とする配線基板。
  2. セラミックからなり、表面および裏面を有する基板本体と、
    上記基板本体の表面に形成され且つ平面視が矩形状のメタライズ層と、
    上記メタライズ層の上方に配置され且つ平面視が矩形状の金属枠と、
    上記金属枠と電気的に一端部が接続される単数または複数のリードと、を含む配線基板であって、
    上記金属枠は、下部金属枠と上部金属枠とからなり、上記リードの一端部は、前記下部金属枠と上部金属枠との間に挟まれて接合されている、
    ことを特徴とする配線基板。
  3. 前記リードの一端部は、平面視で前記金属枠と同じか相似形である矩形状の内枠である、
    ことを特徴とする請求項1または2に記載の配線基板。
  4. 前記基板本体の表面における前記メタライズ層の外側で且つ前記リードが配設されない周辺部には、別のリードの一端部を接合するための単数または複数の接続端子が形成されている、
    ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。
  5. 前記リードの他端部、あるいは該リードおよび前記別のリードの他端部には、平面視で矩形状の外枠が接続されている、
    ことを特徴とする請求項1乃至4の何れか一項に記載の配線基板。
  6. 前記リードの幅は、前記別のリードの幅よりも大である、
    ことを特徴とする請求項4または5に記載の配線基板。
JP2014109823A 2014-05-28 2014-05-28 配線基板 Active JP6291354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014109823A JP6291354B2 (ja) 2014-05-28 2014-05-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014109823A JP6291354B2 (ja) 2014-05-28 2014-05-28 配線基板

Publications (2)

Publication Number Publication Date
JP2015225949A true JP2015225949A (ja) 2015-12-14
JP6291354B2 JP6291354B2 (ja) 2018-03-14

Family

ID=54842508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014109823A Active JP6291354B2 (ja) 2014-05-28 2014-05-28 配線基板

Country Status (1)

Country Link
JP (1) JP6291354B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174747A (ja) * 1985-01-30 1986-08-06 Fujitsu Ltd 半導体装置用パツケ−ジ
US4698661A (en) * 1982-12-28 1987-10-06 Thomson-Csf Encapsulating box for a power semiconductor with improved input-output insulator
JPH0339852U (ja) * 1989-08-28 1991-04-17
JPH05235186A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体容器
JPH05335433A (ja) * 1992-05-27 1993-12-17 Kyocera Corp 半導体素子収納用パッケージ
JPH11214608A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 半導体素子収納用パッケージ
JP2002353360A (ja) * 2001-05-29 2002-12-06 Kyocera Corp 電子部品収納用容器
JP2007227456A (ja) * 2006-02-21 2007-09-06 Mitsubishi Electric Corp 半導体素子用パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698661A (en) * 1982-12-28 1987-10-06 Thomson-Csf Encapsulating box for a power semiconductor with improved input-output insulator
JPS61174747A (ja) * 1985-01-30 1986-08-06 Fujitsu Ltd 半導体装置用パツケ−ジ
JPH0339852U (ja) * 1989-08-28 1991-04-17
JPH05235186A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体容器
JPH05335433A (ja) * 1992-05-27 1993-12-17 Kyocera Corp 半導体素子収納用パッケージ
JPH11214608A (ja) * 1998-01-21 1999-08-06 Kyocera Corp 半導体素子収納用パッケージ
JP2002353360A (ja) * 2001-05-29 2002-12-06 Kyocera Corp 電子部品収納用容器
JP2007227456A (ja) * 2006-02-21 2007-09-06 Mitsubishi Electric Corp 半導体素子用パッケージ

Also Published As

Publication number Publication date
JP6291354B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
JP5176507B2 (ja) 半導体装置
JP5967836B2 (ja) セラミック基板およびその製造方法
JP5898332B2 (ja) 電子部品収納用容器および電子装置
JPWO2015046292A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
EP3644358B1 (en) Power semiconductor module arrangement including a contact element
JP2008130946A (ja) 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP2012094701A (ja) 半導体素子収納用パッケージおよびこれを備えたモジュール
JP6408423B2 (ja) パッケージおよび電子装置
JP6291354B2 (ja) 配線基板
JP5533983B2 (ja) 半導体装置
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP2017199897A (ja) 半導体装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP4969522B2 (ja) 電子素子キャリア
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2018181995A (ja) 配線基板
JP2017126648A (ja) 電子モジュール
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP5306497B2 (ja) 電子素子キャリア
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP6254807B2 (ja) 半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180209

R150 Certificate of patent or registration of utility model

Ref document number: 6291354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250