JP2017126648A - 電子モジュール - Google Patents

Abstract

【課題】放熱性を向上するとともに、熱応力に対する耐性の向上をはかることの可能な電子モジュールを得ること。【解決手段】半導体チップ３０が実装される素子搭載領域を有する回路基板１０と、素子搭載領域に搭載された半導体チップ３０とを有する電子モジュールであって、半導体チップ３０と素子搭載領域との接合部を構成するはんだ層１５は、半導体チップ３０裏面に突出する金めっき層３３により、薄くなっている。接合部を構成するはんだ層１５は、半導体チップ３０の発熱領域３２で、他の領域よりも、回路基板１０に対して垂直方向の熱伝導率が高い。【選択図】図２

Description

本発明は、電子モジュールに係り、特に電子部品の放熱構造に関する。

通信機器、人工衛星、レーダー等の機器に使われる高周波デバイスは、高信頼性を有することが不可欠であるが、適用製品の拡大に伴い、低コスト化も重要な要素となっている。

通信信号の増幅に用いられる電界効果トランジスタ（ＦＥＴ）、さらにはＦＥＴを含むモノリシックマイクロ波集積回路（ＭＭＩＣ）には、ガリウムヒ素（ＧａＡｓ）あるいはガリウムナイトライド（ＧａＮ）などの化合物半導体が使用される。

これら化合物半導体をはじめとする、高周波用の半導体素子は、一般に湿気に弱いため、高温高湿下で使用すると水分の浸入によって部品が劣化し特性が低下することから、通常は気密パッケージに収納することによって水分の浸入を防ぐ措置がとられる。半導体素子のみならず、抵抗素子、コンデンサなどの電子部品も合わせて収納することもある。以下、半導体素子、抵抗素子、コンデンサ等の電子部品を収納するパッケージを半導体パッケージという。

高周波デバイスは、高周波用の半導体素子を半導体ベアチップ部品の状態で搭載して気密封止する構成が一般的であり、半導体素子を搭載する回路基板には、高周波性能の確保が可能で、温度変化による線膨張率が半導体素子に近いセラミック基板が用いられる。以下半導体ベアチップ部品の状態の半導体素子を半導体チップという。

特に、化合物半導体を実装する半導体パッケージには気密性が要求され、半導体素子搭載面には低い線膨張率が要求される。そのため通信分野の半導体パッケージは、ベース材料にコバール（ＫＶ）、銅タングステン（ＣｕＷ）あるいは銅モリブデン（ＣｕＭｏ）のような低線膨張材料を用いて、金属製のシールリングをロウ付けしたメタルパッケージ、さらにはベース材料にセラミック基板を用いてシールリングをロウ付けしたセラミックパッケージが使用されることが多い。

セラミック基板の材料としては、一般的に焼成温度が異なる２種類の基材があり、ＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ-ｆｉｒｅｄ Ｃｅｒａｍｉｃ：高温焼成積層セラミック基板）とＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ-ｆｉｒｅｄ Ｃｅｒａｍｉｃ：低温焼成積層セラミック基板）が使用される。

各々のセラミック基板の特徴として、ＨＴＣＣは焼成温度が１６００℃程度と高いため、セラミック基板自体の強度は高いが焼成設備の負担が大きくなり、また焼成温度が高いために収縮が大きくなり、焼き上がり後の精度確保も難しい。以上の理由から、ＨＴＣＣの基板製造は、セラミックの専門メーカで行われている。

一方、ＬＴＣＣの場合は、焼成温度が９００℃以下と低いために、焼成設備の負担が少なくなり、また焼成後の精度も比較的確保し易いために、ＬＴＣＣは、セラミックの専門メーカ以外でも生産が可能である。さらに、焼成温度が低いために使用できる導体材料が多い等、種々のメリットがあるため、ＬＴＣＣを用いたセラミック基板が広く使われている。反面、ＬＴＣＣの基材にはガラス入り材料が用いられるため、一般的に知られる強固なＨＴＣＣのようなセラミック材とは違って、ＬＴＣＣ基板は、脆くて、壊れ易い性質をもつ基板である。このため、パッケージのような立体的な形状を形成することは難しい。そのため、ＬＴＣＣ基板を用いたパッケージ構造としては、平坦なＬＴＣＣ基板と、金属のシールリングなどの枠部品とをはんだなどの接合材で接合し、パッケージとして必要な空間を形成する方法が用いられている。

近年、半導体素子の高出力化が進んでおり、それに伴い高発熱化も進んでいる。しかしながらＬＴＣＣパッケージは熱抵抗が高く、本構造のままでは十分な放熱ができず、高放熱化が大きな課題となっている。

通常、はんだの金属粒とフラックスが混ざった状態のはんだペーストを印刷でＬＴＣＣ基板の表面に供給し、その上に、半導体チップおよびシールリングを搭載した状態で、リフロー炉で加熱し溶融することで、半導体チップとシールリングとＬＴＣＣ基板とを接合する工法が用いられる。

上記構造では、半導体チップ−ＬＴＣＣ基板間の接合材においては、全熱抵抗のおよそ２０％から３０％を占めている。熱抵抗Ｋ(Ｋ／Ｗ）は、材料の厚みｄ(ｍ）／材料の熱伝導率λ(Ｗ／ｍ・Ｋ)で算出されるため、接合材の厚みが薄くなるほど熱抵抗を低くすることができるが、現状２０μｍから３０μｍの接合材厚みを薄くすることが実装上困難であること、また接合材を薄くすることで熱応力に対して弱くなり、半導体チップが割れる可能性が高くなることが問題となっている。

上記課題を解決するために特許文献１のように、半導体チップにおいて放熱部裏面に凹部を形成し、その凹部に金属めっきを充填することで熱を拡散し、半導体チップからＬＴＣＣ間までの熱抵抗を下げる技術が提案されている。

上記技術においては、トータル厚みとしては変わらなくともＡｕの熱伝導率が半導体の熱伝導率に比べて十分に大きいため、熱抵抗を下げることができる。

特開昭５９−４０５７４号公報

しかしながら、薄い半導体チップの一部を更に薄くすることとなるため、半導体チップ自体の製造において困難が伴う場合がある。また、接合後の半導体チップにおいても、チップが薄い分熱応力に対して弱くなり、壊れやすい場合があるという問題がある。

本発明は、上記に鑑みてなされたものであり、放熱性を向上するとともに、熱応力に対する耐性の向上をはかることの可能な電子モジュールを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、素子搭載領域を有する回路基板と、素子搭載領域に搭載された前記半導体チップとを備えた電子モジュールであって、半導体チップと前記素子搭載領域との間を接合する接合部は、半導体チップの発熱領域で、他の領域よりも、回路基板に対して垂直方向の熱伝導率が高いことを特徴とする。

本発明によれば、放熱性を向上するとともに、熱応力に対する耐性の向上をはかることの可能な電子モジュールを得ることができる。

実施の形態１の電子モジュールを示す断面図 実施の形態１の電子モジュールの要部拡大断面図 実施の形態１の半導体チップを示す上面図 （ａ）は、電子部品としての半導体チップを搭載した回路基板の上面図であり、（ｂ）は、（ａ）におけるIＶｂ−IＶｂ断面図 実施の形態２の電子モジュールを示す上面図 実施の形態３の電子モジュールを示す要部拡大断面図 実施の形態３の電子モジュールに搭載される半導体チップの上面図 実施の形態４の電子モジュールを示す要部拡大断面図 実施の形態４の電子モジュールに搭載される半導体チップの上面図 実施の形態５の電子モジュールを示す要部拡大断面図 実施の形態５の電子モジュールに搭載される半導体チップの上面図 実施の形態６の電子モジュールに搭載される半導体チップの上面図

以下に、本発明に係る電子モジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。

実施の形態１．
図１は、実施の形態１の電子モジュールを示す断面図であり、キャリア基板５０上に電子モジュールを搭載した状態を示す。図２は、実施の形態１の電子モジュールの要部拡大断面図である。図３は、実施の形態１の半導体チップを示す上面図である。図４（ａ）は、電子部品としての半導体チップを搭載した回路基板の上面図であり、図４（ｂ）は、図４（ａ）におけるIＶｂ−IＶｂ断面図である。実施の形態１の電子モジュールにおける半導体チップ３０と素子搭載領域であるダイパッド１２ｄとの接合部では、半導体チップ３０の発熱領域において、ＬＴＣＣセラミックを用いた回路基板１０側に向けて突出するめっき層３３を具備している。その結果、接合部を構成するはんだ層１５は、発熱領域３２で他の領域よりも薄くなっており、他の領域よりも、回路基板１０に対して垂直方向の熱伝導率が高い。なお回路基板１０は、はんだボール５１を介してキャリア基板５０上に搭載されている。実施の形態１の電子モジュールでは、回路基板１０と金属製のシールリング２０とを、はんだ層１５で固定したセラミックパッケージに、半導体チップ３０とワイヤ配線部であるボンディングワイヤ３１とを配置し、カバー４０で気密封止したデバイス構造をとるものである。はんだ層１５は金属粒とフラックスとが混合されたペーストで構成される。

なお、実施の形態１の半導体チップ３０は、２個の電界効果トランジスタＦＥＴからなる発熱領域３２を含むモノリシックマイクロ波集積回路装置を構成するシリコンチップで構成される。半導体チップ３０は通例の製造プロセスを経て製造されるが、裏面は全面めっきにより全面を図示しない金めっき層で被覆されており、その上層に表面側の発熱領域３２に対応する領域に金めっき層からなるめっき層３３が配されている。めっき層３３の膜厚は、はんだ層１５の厚さの２分の１以上とするのが望ましい。めっき層３３の膜厚を、はんだ層１５の厚さの２分の１以上とすることで、はんだ層１５の熱抵抗に起因する熱抵抗の増大を抑制し、放熱性の向上をはかることができる。なお、はんだ層１５の厚さは２０μｍから３０μｍである。

実施の形態１の電子モジュールに使用される回路基板１０としては、ガラス、エポキシ樹脂などを主成分とする低温焼成用のセラミック材料基体であるセラミックグリーンシートに厚膜印刷により銀を主成分とする回路パターンおよびビアホールを形成し、５層程度積層したシートを、９００℃程度で焼成して得られる、いわゆるＬＴＣＣ基板を用いる。つまり回路基板１０はセラミック基材１１と厚膜印刷および焼成を経て形成された回路パターン１２とで構成されている。回路パターン１２は、セラミック基材１１間に形成される中間層パターン１２ｉ、半導体チップ搭載用の凹部１３に形成されるダイパッド１２ｄおよびボンディングワイヤを接続するボンディングパッド１２ｐを含む回路形成部と、シールリング搭載領域である回路基板１０の周縁部に形成される環状のシールリング接合パターン１２ｓとを具備している。これらのパターンは、焼成前に厚膜印刷で形成され、積層後、焼成によりＬＴＣＣ基板を形成した後、はんだめっきを行うことで得られる。なお半導体チップ３０を搭載する素子搭載領域は、凹部とすることが望ましく、最上層の１層あるいは２層のセラミックグリーンシートに貫通穴を形成しておくことで、枠状にくり抜かれて素子搭載領域の凹部１３が形成される。以上のようにして形成され、周囲に枠状部をもつ、凹部１３を備えており、凹部１３の底面には全面にダイパッド１２ｄが配置されているものとする。

また、実施の形態１の電子モジュールでは、シールリング２０は、回路基板１０との接合面である下面２０Ａで、回路基板１０上の接合パターン１２ｓとはんだ層１５によって接合されている。

実施の形態１の電子モジュールの製造方法について簡単に説明する。まず、半導体チップ３０については、回路基板１０の素子搭載領域に搭載される面と、裏面側に金層からなる金めっき層３３を積層しておく。実装に際しては、回路基板１０の素子搭載領域である凹部１３に形成されたダイパッド１２ｄ上にはんだをディップし、半導体チップ３０を位置合わせして、半導体チップ３０を回路基板１０の素子搭載領域である凹部１３にセットする。そして、リフロー炉に投入し、はんだの溶融温度以上に加熱することで、はんだ層１５が半導体チップ３０と回路基板１０のダイパッド１２ｄとの接合部を形成する。なお、はんだ接合を行う工程は、リフローを用いてもよいし、はんだを供給しながら加熱する手はんだ法で行なってもよい。

図４（ａ）および（ｂ）に、回路基板１０に電子部品としての半導体チップ３０を搭載した状態を示す。回路基板１０上のダイパッド１２ｄに半導体チップ３０を搭載し、はんだ層１５によって接合される。このとき、半導体チップ３０の表面の発熱領域３２に対向する裏面側の領域に金めっき層３３が突出するように形成される。金めっき層３３は、半導体チップ３０の裏面全体を被覆するグランド導体としてのめっき層の３倍以上の膜厚を有する。さらに、金ワイヤからなるボンディングワイヤ３１で半導体チップ３０と回路基板１０上のボンディングパッド１２ｐとが接続されている。

ここで、ボンディングワイヤ３１の接続については、一般的には超音波接合が用いられるが、これは超音波によって接合面の部材同士が拡散する作用を用いて接合する手法であるため、接合性の観点から両部材の表面がともに金であることが必要となる。そのため、ボンディングワイヤ３１を接続するボンディングパッド１２ｐは金めっきされている必要があり、回路基板１０に施す金めっき処理によって、ダイパッド１２ｄ、シールリング接合パターン１２ｓとしての導体パターンとともに、同時に金めっきが施された状態としている。例えば、はんだ付けパターンとしてのシールリング接合パターン１２ｓは、導電性銀ペーストの焼結体に金めっき層３３を形成して構成される。必要に応じて金めっき層３３表面にはプリコートが形成されるがここでは図示しない。なお、シールリング接合パターン１２ｓは、接地されている。回路基板１０の半導体チップ３０が実装される面は、ボンディングパッド１２ｐ、ダイパッド１２ｄ、あるいはシールリング搭載領域のシールリング接合パターン１２ｓが形成されている領域以外の部分にはんだレジストであるソルダレジストが施されており、フラックスレスはんだに濡れない方策が施されている。

図１は、図４（ａ）および（ｂ）に示した、回路基板１０に電子部品としての半導体チップ３０を搭載した状態の組立品に、シールリング２０をはんだ接合した電子モジュールを示す。なおシールリング２０の上面２０Ｂにはカバー４０がシーム溶着されており、回路基板１０とシールリング２０およびカバー４０とで形成されたキャビティＳ内に半導体チップ３０が収容された状態となっている。シールリングの下面２０Ａ側に形成したはんだプリコートと回路基板１０側に形成したはんだ付けパターンである回路パターン１２とを当接させた状態ではんだプリコートを溶融させ、シールリング接合パターン１２ｓに溶融したはんだが濡れ広がることで、回路基板１０とニッケルめっきが施されたシールリング２０との間にはんだ層１５である接合部が形成されて接合された状態となる。

シールリング２０は、鉄Ｆｅ、ニッケルＮｉ、コバルトＣｏの合金であるコバール合金で構成され、表面にニッケルめっきが施されている。シールリング２０の成形は、鋳造または切削成形により形成される。ニッケルめっき層は、表面が酸化して酸化膜が形成されているが、回路基板１０上に形成したシールリング接合パターン１２ｓ表面のはんだめっき層およびはんだめっき層上に形成されたプリコートが溶融して、ニッケルめっき表面の酸化膜を破壊し、ニッケルめっき面を活性化する。そして、接合がなされる。

カバー４０は、シールリング２０と同様コバール合金で構成され、表面にニッケルめっきが施されている。カバー４０はあらかじめ、シールリング２０の上面２０Ｂに銀ろうとよばれる銀Ａｇ−銅Ｃｕ合金を用いてシーム溶着される。なお、カバー４０は、シールリング２０の接合と同時にリフローにより接合されるようにしてもよい。あるいは、カバー４０は、シールリング２０の接合後に接合されるようにしてもよい。

金めっき層３３の膜厚は、半導体チップ３０の裏面全体を被覆するグランド導体としての金属めっき層の３倍以上とすることで、十分な熱抵抗の低減をはかることができる。

上記の構成により、半導体チップ３０の強度を維持しつつ、放熱性に優れ、信頼性の高い電子モジュールを得ることが可能となる。放熱寄与部となる発熱領域３２に対向する裏面側の回路基板１０側に突出する金めっき層３３を設けているため、裏面側におけるはんだ層である接合部の厚みを薄くすることが可能となる。このため、従来の接合方法を変更することなく半導体チップ３０から回路基板１０までの、高温領域における垂直方向の熱抵抗を低くすることができ、放熱効率が向上する。また、全体としての半導体チップ３０と回路基板１０とのはんだ層１５を含む接合部の厚みが薄くなることはないため、熱応力に対しても通例の電子モジュールと同程度の強度を保つことが可能である。

実施の形態２．
図５は、実施の形態２の電子モジュールを示す上面図である。実施の形態２の電子モジュールは、半導体チップ裏面に突出して形成される金めっき層３３を、発熱領域に対向する裏面の領域を含む環状めっき層３３Ｑとしたことを特徴とするものである。金めっき層を環状めっき層３３Ｑとした点以外の構成については、前記実施の形態１の電子モジュールと同様であるため、ここでは説明を省略する。

上記の構成を用いることにより、実施の形態１の電子モジュールによる効果に加えて、裏面に突出するめっき層が、環状めっき層３３Ｑとなっている分だけ、効率よく放熱を実施することができる。また、かかる構成をとることにより、手はんだ接合による方法を用いなくても、突出領域が半導体チップ３０の周縁部に均等に存在することになり、半導体チップ３０が安定した状態となるため、リフロー法による接合によっても信頼性の高いはんだ接合が実現される。

実施の形態３．
図６は、実施の形態３の電子モジュールを示す要部拡大断面図であり、図７は、実施の形態３の電子モジュールに搭載される半導体チップの上面図である。実施の形態１では、半導体チップ３０の発熱領域３２に対向する半導体チップ３０の裏面に回路基板１０に向けて突出する金めっき層３３を用いたのに対し、本実施の形態では、回路基板１０表面に、半導体チップ３０側に向けて突出する基板側めっき層１４を具備し、接合部であるはんだ層１５は、発熱領域３２で他の領域よりも薄くなっている。他部の構成については前記実施の形態１の電子モジュールと同様であるためここでは説明を省略する。

実施の形態３の電子モジュールの製造方法について簡単に説明する。まず、半導体チップ３０については、通例の方法で形成しておく。一方、回路基板１０については、セラミックグリーンシートを積層し、焼成した後、素子搭載領域のダイパッド１２ｄ上に、金層からなる基板側めっき層１４を積層しておく。実装に際しては、ダイパッド１２ｄ上にはんだをディップし、半導体チップ３０を位置合わせして、半導体チップ３０側の金めっき層３３が半導体チップ３０の発熱領域３２に符合するように半導体チップ３０を回路基板１０の素子搭載領域である凹部１３にセットする。そして、リフロー炉に投入し、はんだの溶融温度以上に加熱することで、はんだ層１５が半導体チップ３０と回路基板１０のダイパッド１２ｄとの接合部を形成する。

上記の構成を用いることにより、放熱特性については、実施の形態１と同等の特性を得ることができる。また回路基板１０上に基板側めっき層１４を形成することで、製造が容易でかつ、プロセス汚染の影響を受け易い半導体チップに加工を施すのではなく、回路基板１０側に加工を施すことで、信頼性の低下を抑制することができる。また製造が容易である。

また、製造に際しても、別途基板側めっき層１４を形成するのではなく、セラミック基体を積層して焼成に先立ち、厚膜印刷により、回路パターンを発熱領域に対向する領域あるいは発熱領域の周辺部を２層構造にして突出部を形成しておくだけで同様の効果を得ることも可能である。また、厚膜印刷により形成された回路パターン表面をめっき層で被覆する場合には、当該めっき層のみでもよい。

なお、回路パターン表面に形成される基板側めっき層１４についても、裏面の全面めっきされた層の膜厚の３倍以上であるのが望ましいが、めっき層に代えて低抵抗の導体ペーストを用いて厚膜による突出部を用いてもよい。あるいは最表面をめっき被覆してもよい。

実施の形態４．
図８は、実施の形態４の電子モジュールを示す要部拡大断面図であり、図９は、実施の形態４の電子モジュールに搭載される半導体チップの上面図である。実施の形態１では、半導体チップの発熱領域３２に対向する半導体チップ３０の裏面に回路基板１０に向けて突出する金めっき層３３を用いたのに対し、実施の形態３では、回路基板１０のダイパッド１２ｄ表面に、半導体チップ３０側に向けて突出する基板側めっき層１４を具備するものとした。これに対し本実施の形態では、半導体チップ３０の裏面に回路基板１０に向けて突出する金めっき層３３と、回路基板１０に半導体チップ３０側に向けて突出する基板側めっき層１４との両方を備えた構造とし、はんだ層１５は、発熱領域３２で他の領域よりもさらに薄くなっている。他部の構成については、前記実施の形態１の電子モジュールと同様であるため、ここでは説明を省略する。

実施の形態４の電子モジュールの製造方法について簡単に説明する。まず、半導体チップ３０については、実施の形態１と同様に、裏面側に金層からなる金めっき層３３を積層しておく。一方、回路基板についても実施の形態３と同様に、金層からなる基板側めっき層１４を積層しておく。実装に際しては、ダイパッド１２ｄ上にはんだをディップし、半導体チップ３０を位置合わせして、基板側めっき層１４と、半導体チップ３０側の金めっき層３３とが符合するように半導体チップ３０を回路基板１０の素子搭載領域である凹部１３にセットする。なお、位置合わせを容易にするために、ダイパッド１２ｄのパッドサイズは、半導体チップ３０のチップサイズに比べて大きくしておくのが望ましい。そして、リフロー炉に投入し、はんだの溶融温度以上に加熱することで、はんだ層１５が半導体チップ３０と回路基板１０のダイパッド１２ｄとの接合部を形成する。

上記の構成を用いることにより、放熱特性については、金めっき層３３および基板側めっき層１４の存在により、さらに、回路基板１０に対して垂直方向の熱抵抗が小さくなるため、実施の形態１あるいは３よりもさらに良好なものとなる。

なお、接合時に半導体チップ３０側の金めっき層３３と、回路基板１０側の基板側めっき層１４とが当接するように、加圧する工程を付加してもよい。加圧しつつ接合することで、半導体チップ３０側の金めっき層３３と、回路基板１０側の基板側めっき層１４とが接触性良く当接することで、回路基板１０表面に垂直な方向でのさらなる熱抵抗の低減を図ることができる。さらに、基板側めっき層１４と、半導体チップ３０側の金めっき層３３とが接合されるように、少なくとも一方の表面にはんだめっき層を形成しておくことで、基板側めっき層１４と半導体チップ３０側の金めっき層３３とが接合し、さらなる放熱性および電気的接続性の向上をはかることができる。

実施の形態５．
図１０は、実施の形態５の電子モジュールを示す要部拡大断面図であり、図１１は、実施の形態５の電子モジュールに搭載される半導体チップの上面図である。実施の形態５の電子モジュールは、発熱温度が異なる複数の発熱領域を有する場合の放熱構造をもつものである。実施の形態５では、半導体チップが、互いに発熱温度の異なる第１および第２の発熱領域３２Ａ，３２Ｂを有する。第１および第２の発熱領域３２Ａ，３２Ｂに対向する裏面側で、回路基板１０側に向けて突出し、互いに離間して配された金めっき層からなる第１および第２のめっき層３３Ａ，３３Ｂを具備し、はんだ層１５は、第１および第２の発熱領域３２Ａ，３２Ｂの直下で他の領域よりも薄くなっている。

上記の構成を用いることにより、温度の異なる発熱領域を持つ半導体チップを用いる場合にも、チップ表面に対して垂直方向に独立して放熱することで、他の発熱領域による影響を低減することが可能となる。

また、回路基板１０は、はんだボール５１を介してキャリア基板５０に接続されるが、はんだボール５１の形成領域を第１および第２のめっき層３３Ａ，３３Ｂのパターンに合わせて形成することで、２種の温度領域で独立した放熱パスを形成することができる。

実施の形態６．
図１２は、実施の形態６の電子モジュールに搭載される半導体チップの上面図である。実施の形態６の電子モジュールは、実施の形態５の電子モジュールと同様、発熱温度が異なる複数の発熱領域を有する場合の放熱構造をもつものである。断面構造については実施の形態５と同様であるため説明および図示を省略する。実施の形態６では、半導体チップ３０が、高温発熱領域３２Ｈと低温発熱領域３２Ｌとを有する。高温発熱領域３２Ｈと低温発熱領域３２Ｌと対向する裏面側で、回路基板１０側に向けて突出し、互いに離間して配された２重環構造の高温側めっき層３３Ｈと低温側めっき層３３Ｌを具備し、はんだ層１５は、高温発熱領域３２Ｈと低温発熱領域３２Ｌの直下を含む高温側めっき層３３Ｈと低温側めっき層３３Ｌで他の領域よりも薄くなっている。

上記の構成を用いることにより、発熱温度の異なる複数の発熱領域を持つ半導体チップを用いる場合にも、回路基板１０の表面に対して垂直方向に独立して効率よく放熱することで、他の発熱領域による影響を低減することが可能となる。

また、本実施の形態においても、回路基板１０は、はんだボール５１を介してキャリア基板５０に接続されるが、はんだボール５１の形成領域を第１および第２のめっき層３３Ａ，３３Ｂのパターンに合わせて形成することで、２種の温度領域で独立した放熱パスを形成することができる。

なお、実施の形態１，２，４から６については、半導体チップ３０の裏面には金めっき層を形成したが、金めっき層に限定されることなく、パラジウム、アルミニウムなどはんだ接合に用いられるはんだ材よりも熱伝導率の高い材料であればよい。

また、実施の形態１から６については、半導体チップ裏面の金めっき層３３の膜厚あるいは回路パターン上のめっき層１４の厚さは、通常のめっき厚さより厚くしておくのがよい。特にはんだ層１５の厚さの２分の１以上とするのが望ましい。金めっき層３３の膜厚を、はんだ層１５の厚さの２分の１以上とすることで、はんだ層の熱抵抗に起因する熱抵抗の増大を抑制し、放熱性の向上をはかることができる。

また、実施の形態１から６については、半導体チップ３０の回路基板１０への実装は、手はんだによるものであっても、リフローによるものであっても良く、作業性の観点で選択可能である。

加えて、実施の形態１から６では、気密パッケージを用いた電子モジュールについて説明したが、気密パッケージに限定されることなく、電力用など、一部の領域が高温となりやすい半導体チップに対し、垂直方向の放熱性が求められる電子モジュールの全てに適用可能であることはいうまでもない。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１０ 回路基板、１１ セラミック基材、１２ 回路パターン、１２ｐ ボンディングパッド、１２ｄ ダイパッド、１２ｓ シールリング接合パターン、１３ 凹部、１４ 基板側めっき層、１５ はんだ層、２０ シールリング、２０Ａ 下面、２０Ｂ 上面、３０ 半導体チップ、３１ ボンディングワイヤ、３２ 発熱領域、３３Ａ 第１の発熱領域、３３Ｂ 第２の発熱領域、３２Ｈ 高温発熱領域、３２Ｌ 低温発熱領域、３３ 金めっき層、３３Ｈ 高温側めっき層、３３Ｌ 低温側めっき層、４０ カバー、５０ キャリア基板、５１ はんだボール。

Claims (8)

1. 素子搭載領域を有する回路基板と、
   前記素子搭載領域に搭載された前記半導体チップとを備えた電子モジュールであって、
   前記半導体チップと前記素子搭載領域との間を接合する接合部は、前記半導体チップの発熱領域で、他の領域よりも、前記回路基板に対して垂直方向の熱伝導率が高いことを特徴とする電子モジュール。
2. 前記接合部は、フラックスを含有するはんだ層であり、
   前記半導体チップの前記発熱領域は、前記回路基板側に向けて突出するめっき層を具備し、
   前記はんだ層は、前記発熱領域で他の領域よりも薄いことを特徴とする請求項１に記載の電子モジュール。
3. 前記半導体チップの素子搭載面側は、全面を金属めっき層で被覆されており、
   前記めっき層が、前記金属めっき層上に配されたことを特徴とする請求項２に記載の電子モジュール。
4. 前記接合部は、はんだ層であり、
   前記半導体チップの前記発熱領域に対向する前記回路基板表面に、前記半導体チップ側に向けて突出する基板側めっき層を具備し、
   前記はんだ層は、前記発熱領域で他の領域よりも薄くなっていることを特徴とする請求項１から３のいずれか１項に記載の電子モジュール。
5. 前記接合部は、はんだ層であり、
   前記半導体チップが、互いに発熱温度の異なる第１および第２の発熱領域を有し、前記第１および第２の発熱領域は、前記回路基板側に向けて突出し、互いに離間して、配された第１および第２のめっき層を具備し、
   前記はんだ層は、前記発熱領域で他の領域よりも薄くなっていることを特徴とする請求項１に記載の電子モジュール。
6. 前記めっき層は、前記発熱領域を含む、環状パターン形状を有することを特徴とする請求項２に記載の電子モジュール。
7. 前記第１および第２のめっき層は、前記発熱領域を含む、環状パターン形状を有することを特徴とする請求項５に記載の電子モジュール。
8. 前記半導体チップは、マイクロ波集積回路チップであり、素子搭載面側が全面めっきされた層であり、前記めっき層は前記はんだ層の膜厚の２分の１以上であることを特徴とする請求項２に記載の電子モジュール。

Images