JP2015170684A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2015170684A
JP2015170684A JP2014043661A JP2014043661A JP2015170684A JP 2015170684 A JP2015170684 A JP 2015170684A JP 2014043661 A JP2014043661 A JP 2014043661A JP 2014043661 A JP2014043661 A JP 2014043661A JP 2015170684 A JP2015170684 A JP 2015170684A
Authority
JP
Japan
Prior art keywords
heat
semiconductor element
semiconductor package
substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014043661A
Other languages
English (en)
Inventor
倉田 功
Isao Kurata
功 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014043661A priority Critical patent/JP2015170684A/ja
Publication of JP2015170684A publication Critical patent/JP2015170684A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 BGA実装構造を有する半導体パッケージにおいて、気密信頼性が高く半導体素子からの放熱性を確保できる半導体パッケージを提供する。
【解決手段】 半導体素子と、上記半導体素子の実装されたヒートスプレッダと、上記ヒートスプレッダの搭載された凹部、当該サーマルビアに接続された放熱基板、及び当該放熱基板に接続されたはんだボールを有した多層セラミック基板と、多層セラミック基板の上面を気密封止する封止蓋を備える。
【選択図】 図1

Description

本発明は、半導体素子を実装したセラミック基板を、別の回路基板にBGA(Ball Grid Array)実装した半導体パッケージに関するものである。
近年の半導体素子の高集積化、高機能化に伴い、半導体パッケージは接続端子数が増加する傾向にある。一方で、電子機器の小型化により、1つの半導体パッケージの占有できる面積は減少の一途である。これら相反する2つの要求を満たす実装方法の一つとして、BGA(Ball Grid Array)を用いた表面実装が用いられる。
BGAは、半導体パッケージと回路基板との接点に複数のはんだボールを用いたものであり、接点の狭ピッチ化、多ピン化が容易であり、パッケージの小型化、接点における半導体パッケージと回路基板の接続距離の短縮化及び接続距離のばらつき低減による電気的特性の向上という利点を持っている。
通信信号の増幅に用いられるFET(電界効果トランジスタ)、さらにはFETを含むMMIC(モノリシックマイクロ波集積回路)には、GaAs(ガリウムヒ素)、GaN(ガリウムナイトライド)等の化合物半導体が使用される。
これら化合物半導体を実装する半導体パッケージには気密性が要求され、半導体素子搭載面には低い線膨張率が要求される。そのため通信分野の半導体パッケージは、メタルパッケージ、セラミックパッケージが用いられることが多い。メタルパッケージは、ベース材料に鉄ニッケルコバルト合金,CuW(銅タングステン)合金,CuMo(銅モリブデン)合金のような低線膨張材料を用いて、金属リングをろう付けして形成される。セラミックパッケージは、ベース材料にHTCC,LTCCのようなセラミック多層基板を用いて、金属リングをろう付けして形成される。
メタルパッケージ及びセラミックパッケージは、窒素(N2)雰囲気化において、金属リング上に金属またはセラミックの蓋(リッド)をAuSnはんだ付けにより密着させるか、金属の蓋(リッド)をシーム溶接により金属リングと溶接するかして気密性を確保し、パッケージ内部を水分や反応性ガスから保護することができる。また、BGAを用いる実装方式では、パッケージ下面にパッケージの導体端子を設ける必要があるため、セラミック多層基板をベース材に使用したセラミックパッケージからなるセラミックBGAパッケージを用いる。
また、半導体素子の高集積化、高出力化に伴い、増幅素子のような高発熱素子は発熱量の増大、発熱密度の増大が顕著となる。このため温度上昇による半導体素子の破壊,素子出力の低下、寿命の低下を招く可能性があり、半導体パッケージの放熱特性の改善が望まれている。
従来、このセラミックBGAパッケージの熱抵抗を低減する方法として、セラミック多層基板の中央部を枠状にくり貫き、くり抜いた貫通部分に金属ブロックを配置して、その上に半導体素子を搭載した半導体パッケージが開示されている(例えば特許文献1参照)。
特開2012−222331号公報
しかしながら、特許文献1に示す半導体パッケージは、セラミック多層基板を枠状にくり貫いて金属ブロックを嵌め込み、ろう付けする。この嵌め込み部分の構造は複雑であり、またこの嵌め込み部分において、半導体パッケージに必要となる気密構造を実現することは困難を要し、かつその製造に費用を要するという問題があった。
この発明は係る課題を解決するためになされたものであり、半導体素子から半導体パッケージにおける外部装置の取り付け面までの熱抵抗を低減するとともに、気密構造を有した簡素な半導体パッケージを得ることを目的とする。
この発明による半導体パッケージは、半導体素子と、上記半導体素子の実装されたヒートスプレッダと、上記ヒートスプレッダの搭載された凹部、上記ヒートスプレッダに接続されて気密封止されたサーマルビア、当該サーマルビアに接続された放熱基板、及び当該放熱基板に接続されたはんだボールを有した多層セラミック基板と、多層セラミック基板の上面を気密封止する封止蓋とを備えたものである。
この発明によれば、気密構造を確保したまま、半導体素子から半導体パッケージにおける外部装置の取り付け面までの熱抵抗を低減することができ、より高い放熱性を有した半導体パッケージを得ることができる。
実施の形態1による半導体パッケージの構成を示す断面図である。 従来の半導体パッケージの構成を示す断面図である。
実施の形態1.
図1は、この発明に係る実施の形態1による半導体パッケージの構成を示す断面図である。実施の形態1による半導体パッケージ100は、多層セラミック基板1と、金属リング2と、蓋3と、ヒートスプレッダ4と、半導体素子5と、放熱基板17と、はんだボール9から構成される。半導体パッケージ100は、複数のはんだボール9を介してプリント基板10に接合され、BGA実装がなされる。半導体パッケージ100とプリント基板10の接合体は、冷却装置14の上面に載置される。プリント基板10は、内層導体13及びサーマルビア12が形成されている。また、冷却装置14は、外部雰囲気、外部空間または外部装置に熱的に接触する。または内部流路を有し、外部装置との間を流動する冷媒が封入されている。なお、金属リング2と蓋3を合せて封止蓋と称する。
多層セラミック基板1は、アルミナセラミックスを主成分とするHTCC(High Temperature Co-fired Ceramic)、ガラスセラミックスを主成分とするLTCC(Low Temperature Co-fired Ceramic)のように、複数のセラミック層が積層されて内層回路と表層回路及び内層に設けられた導体ビアにより、立体配線ができる積層セラミック基板である。多層セラミック基板1の上表面は、枠状かつ凹状に繰り抜いた凹部20が形成されている。多層セラミック基板1の凹部20の底面上に、ヒートスプレッダ4が載っている。凹部20の内側面寸法は、ヒートスプレッダ4の実装用にヒートスプレッダ4の外形寸法より僅かに大きい同等の寸法となっている。
複数の半導体素子5は、ヒートスプレッダ4の上に載せられて、実装されている。半導体素子5は増幅器を有し、動作の際、熱を発生する。ヒートスプレッダ4は、半導体素子5の直下の放熱性を向上する。ヒートスプレッダ4は、半導体素子5の搭載に適した半導体材料と線膨張が近接し、かつ熱伝導率の高い金属としており、例えば銅タングステン等が用いられる。半導体素子5は、ボンディングワイヤ6により多層セラミック基板1の上面に接続される。
多層セラミック基板1の最上表面に、枠形状の金属リング2が接合されている。蓋3は薄い金属で形成される。蓋3は、金属リング2の上面に接合されている。半導体素子5は、金属リング2の内側と蓋3の下面と多層セラミック基板1の上面により囲まれた空間40内で、気密を確保した気密封止済の状態で収納される。
放熱基板17は多層セラミック基板1の下層に接合される。放熱基板17は、多層セラミック基板1と電気的及び熱的に接続される。放熱基板17は、上面に多層セラミック基板1の下層パターンと電気的及び構造的な接続が可能なパターンを形成し、下面にははんだボールを実装することが可能なパターンを配置している。放熱基板17は、多層セラミック基板1と同等か、それより大きい線膨張係数を有して、熱伝導率が非常に高い基板材料であることが求められる。放熱基板17は、例えば窒化アルミ基板を用いると良い。
多層セラミック基板1は、ヒートスプレッダ4の直下領域の内層にサーマルビア8が形成されている。ヒートスプレッダ4は、サーマルビア8の上端に接続される。また、サーマルビア8の下端は、放熱基板17の上面に接続される。これにより、ヒートスプレッダ4と放熱基板17は、サーマルビア8により熱的に接続される。
多層セラミック基板1とヒートスプレッダ4の間、多層セラミック基板1と放熱基板17の間、及び金属リング2と多層セラミック基板1の間は、接合材16により接合される。接合材16は、高温はんだ、ろう材、またはサブミクロン貴金属材が用いられる。接合材16は、多層セラミック基板1、ヒートスプレッダ4、放熱基板17、及び金属リング2を第1の温度に昇温した後に、印刷、塗布、ヒートスプレッダ4へのプリコート等によって供給され、その供給形態の種類は問わない。ただし、多層セラミック基板1と放熱基板17を接合する際、多層セラミック基板1の下層パターンと放熱基板17の上層パターンの位置が整合し、かつそれぞれのパターンの導体端子が接触した状態で接合される。
BGA実装時の多層セラミック基板1へのはんだボール9の取り付けは、次のように行われる。
(1)まず、多層セラミック基板1と接合している放熱基板17上にフラックスを印刷後、はんだボール9を搭載する。
(2)次に、多層セラミック基板1と接合している放熱基板17を第2の温度に昇温し、はんだボール9の搭載面における放熱基板17の導体端子(導体パッド)に、はんだボール9が接合される。この昇温時の第2の温度は前回昇温した上記第1の温度よりも低いため、接合材は溶けずにはんだボールは溶ける。
(3)その後、多層セラミック基板1の上にヒートスプレッダ4及び半導体素子5を接着または接合し、蓋3をAuSn封止、シーム溶接等の手段を用いて金属リング2に接合する。このとき、真空下で封止もしくは窒素(N2)雰囲気で封止することで、気密パッケージとする。
プリント基板10は、はんだボール9の一部を接続する導体パッドが形成されている。また、プリント基板10は、はんだボール9の他部を接続するサーマルパッド11が形成されている。サーマルパッド11は、基板表面上における電気的な接続に制約された範囲において、放熱面積を拡大させる。サーマルパッド11は、プリント基板10の厚み方向の熱伝導を良くするため、その直下に可能な限りの複数のサーマルビア12が配置され、接続されている。プリント基板10上にはんだを印刷により供給し、前述した気密封止済の半導体パッケージ100を搭載した後、半導体パッケージ100の温度を上げることで、半導体パッケージ100がプリント基板上に実装される。プリント基板10は、ねじ結合、または熱伝導性接着剤による接着によって、冷却装置14に結合され、熱的に接続される。このとき、プリント基板10と冷却装置14の間には、熱伝導樹脂シート、熱伝導性接着剤等が介在して、熱伝導効率を高めている。
次に、実施の形態1による半導体パッケージ100の放熱作用を説明する。
ヒートスプレッダ4上に実装された半導体素子5は、ヒートスプレッダ4、サーマルビア8、放熱基板17、及びはんだボール9を介して熱的に接続され、プリント基板10上へ実装される。また、はんだボール9は、プリント基板10のサーマルパッド11及びサーマルビア12を介して冷却装置14に熱的に接続される。
半導体素子5が動作する際に発生した熱は、半導体素子下のヒートスプレッダ4に伝熱し、そこで伝熱面積が拡大する。ヒートスプレッダ4の熱は、サーマルビア8を主としてセラミック多層基板1に伝わる。その後、セラミック多層基板1、接合材16を経由し、放熱基板11に伝熱する。はんだボール9部分の熱抵抗は大きいため、放熱基板11層で伝熱面積は最大に拡大したのち、はんだボール9からプリント基板10へと伝熱される。
また、プリント基板10では、サーマルパッド11、サーマルビア12により冷却装置14へ伝熱することにより、半導体パッケージ100の半導体素子5から冷却装置14までの熱抵抗を低減することが可能となる。
かくして、実施の形態1による半導体パッケージは、半導体素子5が発熱すると、その熱が半導体素子5の発熱部からヒートスプレッダ4に伝熱し、伝熱面積を拡大する。その後、その熱はセラミック多層基板1及び放熱基板17を通じて、はんだボール部9に伝わることになる。その際、はんだボール部9は熱抵抗が高いため、はんだボール部9より冷却面から遠い箇所に熱伝導率の高いヒートスプレッダ4を設置することにより、半導体素子5の放熱面積を広げることができるので、全てのはんだボール9を放熱パスとして使用することが可能となる。これにより、半導体パッケージ全体での熱抵抗を下げることができ、半導体パッケージの放熱性を確保することが可能となる。
図2は、比較例として、特許文献1に示す従来の半導体パッケージ200の構造を示す断面図である。
図2において、半導体パッケージ200は、多層セラミック基板50と、金属リング2と、蓋3と、ヒートスプレッダ4と、半導体素子5と、はんだボール9と、金属ブロック15から構成されており、金属リング2と、蓋3と、ヒートスプレッダ4と、半導体素子5と、はんだボール9は図1で説明した半導体パッケージ100と同様の構成になっている。また、プリント基板10は、サーマルパッド11、内層導体13及びサーマルビア12が形成されており、図1で説明した半導体パッケージ100と同様の構成となっている。
図2において、半導体パッケージ200の金属ブロック15は、多層セラミック基板50の中央部の貫通穴30に挿入され、嵌め込まれている。ここで、貫通穴30の上部は、接合材16を介してヒートスプレッダ4に接続されている。ただし、貫通穴30の上部は、ヒートスプレッダ4に気密封止されていない。また、貫通穴30は径が大きく、外径部分の気密封止が困難な複雑な構造となっている。加えて、貫通穴30の加工、及び金属ブロック15の挿入加工が難しく、加工費用を要することとなる。
以上説明した通り、実施の形態1による半導体パッケージ100は、半導体素子5と、上記半導体素子5の実装されたヒートスプレッダ4と、上記ヒートスプレッダ4の搭載された凹部5、上記ヒートスプレッダ4に接続されて気密封止されたサーマルビア8、当該サーマルビア8に接続された放熱基板17、及び当該放熱基板17に接続されたはんだボール9を有した多層セラミック基板1と、当該多層セラミック基板1の上面を気密封止する封止蓋(金属リング2及び蓋3)とを備える。
これによって、半導体素子5から冷却装置14の取付け面までの熱抵抗を低減させることが可能となり、結果として半導体素子5のジャンクション温度を下げ、半導体素子5の出力低下を防ぎ、延いては半導体素子5の寿命低下を防ぐことができる。
また、高出力な半導体素子を搭載し、プリント基板にBGA実装される多層セラミック基板からなる半導体パッケージ100において、特に半導体素子の放熱特性を向上させることができる。
また、半導体パッケージ100の気密を確保しつつ、効率的に放熱することができるので、より高い信頼性を確保することが可能となる。
1 多層セラミック基板、2 金属リング、3 蓋、4 ヒートスプレッダ、5 半導体素子、6 ボンディングワイヤ、8 サーマルビア、9 はんだボール、10 プリント基板、11 サーマルパッド、12サーマルビア、13内層導体、14 冷却装置、16 接合材、17 放熱基板。

Claims (1)

  1. 半導体素子と、
    上記半導体素子の実装されたヒートスプレッダと、
    上記ヒートスプレッダの搭載された凹部、当該サーマルビアに接続された放熱基板、及び当該放熱基板に接続されたはんだボールを有した多層セラミック基板と、
    多層セラミック基板の上面を気密封止する封止蓋と、
    を備えた半導体パッケージ。
JP2014043661A 2014-03-06 2014-03-06 半導体パッケージ Pending JP2015170684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014043661A JP2015170684A (ja) 2014-03-06 2014-03-06 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043661A JP2015170684A (ja) 2014-03-06 2014-03-06 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2015170684A true JP2015170684A (ja) 2015-09-28

Family

ID=54203175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043661A Pending JP2015170684A (ja) 2014-03-06 2014-03-06 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2015170684A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018100898A (ja) * 2016-12-20 2018-06-28 セイコーNpc株式会社 センサモジュールの製造方法
CN108695276A (zh) * 2017-04-03 2018-10-23 富士电机株式会社 半导体装置及半导体装置的制造方法
KR20200028319A (ko) * 2018-09-06 2020-03-16 엘이디라이텍(주) 방열성능이 향상된 엘이디 모듈

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018100898A (ja) * 2016-12-20 2018-06-28 セイコーNpc株式会社 センサモジュールの製造方法
CN108695276A (zh) * 2017-04-03 2018-10-23 富士电机株式会社 半导体装置及半导体装置的制造方法
KR20200028319A (ko) * 2018-09-06 2020-03-16 엘이디라이텍(주) 방열성능이 향상된 엘이디 모듈
KR102375356B1 (ko) 2018-09-06 2022-03-17 엘이디라이텍(주) 방열성능이 향상된 엘이디 모듈

Similar Documents

Publication Publication Date Title
JP7105981B2 (ja) モノリシックマイクロ波集積回路(mmic)冷却構造
JP5858637B2 (ja) 半導体パッケージ
JPS6373650A (ja) 半導体装置
JP2014049700A (ja) 部材の接合構造およびその接合方法、パッケージ
TW201944550A (zh) 半導體裝置
JP2015204426A (ja) 電子部品収納用パッケージ
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2015170684A (ja) 半導体パッケージ
JP6079000B2 (ja) 半導体パッケージ
JP2009176839A (ja) 半導体素子の放熱構造
JP2018133382A (ja) 半導体パッケージ
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
US11721600B2 (en) Method for forming hermetic package for a power semiconductor
TWM625943U (zh) 封裝散熱結構及包含其的晶片
JP2016178163A (ja) 半導体パッケージ
CN112366183A (zh) 一体式金属管壳的微波功率放大芯片封装及其制备方法
CN112447615A (zh) 半导体器件封装组件及其制造方法
JP2008109126A (ja) 放熱部材およびこれを用いた電子部品収納用パッケージならびに電子装置
JP2007157801A (ja) 半導体モジュールとその製造方法
JP2009277794A (ja) 半導体素子収納用パッケージ
JP2017126648A (ja) 電子モジュール
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
TWI797845B (zh) 封裝散熱結構及包含其的晶片
CN113889441A (zh) 一种封装结构