TW201944550A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201944550A
TW201944550A TW108102476A TW108102476A TW201944550A TW 201944550 A TW201944550 A TW 201944550A TW 108102476 A TW108102476 A TW 108102476A TW 108102476 A TW108102476 A TW 108102476A TW 201944550 A TW201944550 A TW 201944550A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
semiconductor element
printed
opening
Prior art date
Application number
TW108102476A
Other languages
English (en)
Other versions
TWI670804B (zh
Inventor
宮脇勝巳
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Application granted granted Critical
Publication of TWI670804B publication Critical patent/TWI670804B/zh
Publication of TW201944550A publication Critical patent/TW201944550A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導體裝置(50)，包括引線框架(1)，具有引線(23)及晶片焊墊(24)；印刷基板(3)，備置分別連接引線(23)及晶片焊墊(24)的電極(25、26)、配線圖案(11)、露出晶片焊墊(24)的一部分表面的開口(22)；處理高頻信號的半導體元件(5)，安裝在從開口(22)露出的晶片焊墊(24)表面上，或者安裝在接合至從開口(22)露出的晶片焊墊(24)表面的金屬區塊(15)表面上，以金屬線(6)連接至配線圖案(11)；電子元件(4)，連接至配線圖案(11)的同時，安裝在印刷基板(3)的表面上；以及密封樹脂(2)，露出引線(23)及晶片焊墊(24)中的背面，密封印刷基板(3)、半導體元件(5)、電子元件(4)、金屬線(6)。印刷基板(3)，具有設置在未形成配線圖案(11)的外周側且引線(23)的周邊上的貫通穴(12)。

Description

半導體裝置
本申請發明，係關於半導體裝置的封裝構造。
行動電話基地台代表的無線通訊系統，預測興起第5代行動通訊系統(5G)作為今後下一世代通訊方式。本通訊系統比以往多的同時，也是可連接大容量的通訊方式，尤其考慮以高密度地區為中心在許多區域設置天線。又，行動電話基地台使用的半導體裝置中必須裝載輸出1W(瓦特)以上的電力之半導體元件，為了實現信號處理行動通訊系統使用的1GHz以上的高頻信號之半導體元件要求的高頻特性，必須維持充分的排熱性。為了達成這些要求，小型、低消耗電力且對於第4代行動通訊系統使用的半導體裝置不過度增大成本，即低成本的半導體裝置是必要的。
現在，行動通訊系統等的無線通訊使用的半導體裝置考慮顧客的使用容易性，印刷基板上形成高頻電路，在這些電路上同時安裝半導體元件的晶片(半導體晶片)與電子元件(電容器、電感器、電阻器等)，在印刷基板上採用整合高頻信號的模組構造。
一般模組構造的半導體裝置使用的印刷基板，利用以玻璃環氧樹脂(Glass Epoxy樹脂) 等作為基材的有機基板。但是，因為這些基材的熱傳導率本來就非常差，利用像GaN(氮化鎵)元件、GaAs(砷化鎵)元件的半導體晶片，進行高輸出的放大時，放大之際不能效率良好地排熱從晶片產生的發熱時，由於高頻特性惡化，不易達成高輸出化。又，例如，像文件1，印刷基板中有時也使用玻璃陶瓷、氧化鋁陶瓷等的陶瓷材。
[先行技術文件]
[專利文件]
[專利文件1]專利第2013-207070號公開公報(第1圖)
[發明所欲解決的課題]
專利文件1的積層模組，包括裝載複數的第1半導體晶片的金屬基底、積層配置在金屬基底表面上的複數的氧化鋁基板之第1多層基板、裝載複數的第2半導體晶片的第2多層基板、密封第1多層基板的表面、第2多層基板、複數的第1半導體晶片、複數的第2半導體晶片的金屬洞以及金屬製的蓋。但是，專利文件1的積層模組，因為裝載複數的第1半導體晶片在金屬基底上，維持來自複數的第1半導體晶片的排熱性，由於陶瓷材的多層基板，雖然高頻特性良好，但係利用陶瓷材的多層基板的大型又複雜的構造，而且因為材料高價，不易達成低成本化。
作為低成本的半導體裝置的封裝，有樹脂密封的封裝，即使是輸出1W以上的電力的半導體元件也要求樹脂密封的半導體裝置。專利文件1的積層模組，可裝載輸出1W以上的電力的半導體元件，但不是低成本的半導體元件。
本申請說明書揭示的技術，即使裝載輸出1W以上的電力的半導體元件也維持高排熱性的同時，得到可樹脂密封的半導體裝置。
[用以解決課題的手段]
本申請說明書揭示的一例的半導體裝置，包括引線框架，具有引線及晶片焊墊；印刷基板，備置分別連接引線及晶片焊墊的電極、配線圖案、露出晶片焊墊的一部分表面的開口；處理高頻信號的半導體元件，安裝在從開口露出的晶片焊墊表面上，或者安裝在接合至從開口露出的晶片焊墊表面的金屬區塊中的晶片焊墊的相反側的表面上，以金屬線連接至配線圖案；電子元件，連接至配線圖案的同時，安裝在印刷基板的引線框架的相反側的表面上；以及密封樹脂，露出與對向引線及晶片焊墊中的印刷基板的面相反側的背面，密封印刷基板、半導體元件、電子元件、金屬線。印刷基板，具有設置在未形成配線圖案的外周側且引線的周邊上的貫通穴。
[發明效果]
本申請說明書揭示的一實例半導體裝置，由印刷基板中形成的開口露出的晶片焊墊表面或金屬區塊表面上安裝半導體元件，因為包括密封印刷基板、半導體元件的密封樹脂，裝載輸出1W以上的電力的半導體元件，即使樹脂密封也可以維持高排熱性。
第一實施形態
第1圖係顯示根據第一實施形態的半導體裝置圖，第2圖係顯示第1圖的印刷基板背面的圖。第3圖係第1圖中的A-A剖面模式圖，第4圖係從第3圖省略環氧樹脂的模式圖。第一實施形態的半導體裝置50，包括引線框架1、印刷基板3、半導體晶片5、電子元件4、密封樹脂的環氧樹脂2。印刷基板3係一般使用的廣用印刷基板。印刷基板3，包括使用以FR-4(阻燃劑類型4)、FR-5(阻燃劑類型5)等的樹脂為基底的材料之樹脂基材27、在此樹脂基材27的表面或背面以配線圖案11形成的高頻電路(未圖示)、以及在印刷基板3的一部分貫通一處或複數處的穴之開口22。引線框架1，具有裝載半導體晶片5的晶片焊墊24、複數端子的引線23。印刷基板3的開口22，形成為露出晶片焊墊24的一部分表面。半導體晶片5，例如，處理頻率1GHz以上的高頻信號，輸出1W以上的電力的GaN元件、GaAs元件之半導體元件的晶片。
又，第1圖中，顯示印刷基板3的表面(與引線框架1相反側的面)形成不圖示的配線的電感器，配置電容器或電阻器的電子元件4，即，表面上形成高頻電路，印刷基板3的背面(與引線框架1對向的面)未形成高頻電路的例。又，第1圖中，為了了解內部構造，且不使圖變得複雜，以虛線顯示環氧樹脂2。印刷基板3的背面，如第2圖所示，設置接合引線框架1的晶片焊墊24之電極26、接合引線框架1的複數的引線23之電極25。又，第1、2圖中，省略印刷基板3中形成的配線圖案11(也包含形成高頻電路的配線)。第3、4圖中，印刷基板3中形成的配線圖案11與金屬線6連接的部分以外省略。第1圖所示的半導體裝置50，係以QFN(四方無引腳扁平封裝)型的封裝密封的例。印刷基板3的背面各邊，形成4個電極25，引線23連接至各電極25。各電極25經由導孔10與印刷基板3表面的配線圖案11(未圖示)連接。
印刷基板3，不限於只是在表面或背面形成高頻電路。印刷基板3，可以是利用Built-up(加高)工法，重複形成高頻電路的複數的印刷基板的積層、鑽孔、導孔填充、高頻電路形成加工製作的多層構造印刷基板(多層基板)。這些印刷基板3，為了電氣連接表面與背面，或者電氣連接多層基板的表面、背面、內層，形成介層洞(導孔10)。多層構造的印刷基板3，也如第2圖所示，至少印刷基板3的背面外周部，形成與引線框架1的引線23連接的電極25，經由導孔10、電極25電氣連接印刷基板3的各個高頻電路與引線23 。
說明半導體裝置50的組裝方法，印刷基板3的表面側，用焊錫印刷法等在必要處形成焊錫材7。將電子元件4，利用安裝器(mounter)，放置在焊錫材7上，以回焊(reflow)等熔融固定至印刷基板3(電子元件安裝步驟)。又，根據需要，為了除去焊錫材7內包含的助焊劑(flux)成分，有時候以洗淨液洗淨。
將安裝電子元件4的印刷基板3，利用焊錫材或導電性膏材的接合材9接合引線框架1 (QFN用引線框架)(引線框架接合步驟)。印刷基板3中形成的高頻電路的一端，經由導孔10與印刷基板3的背面側的電極25連接，藉由連接此電極25與引線框架1的電極端子的引線23，取出高頻電路的信號至外部。
接合安裝印刷基板3至引線框架1後，從開口22露出的晶片焊墊24的表面(與印刷基板3對向的面)，以焊錫材、Ag膏樹脂等所謂的焊晶接合材8焊晶安裝半導體晶片5(半導體晶片安裝步驟)。之後，利用金線等的金屬線6，連接印刷基板3中形成的高頻電路與半導體晶片5(金屬線連接步驟)。如第1圖所示，裝載複數的半導體晶片5時，半導體晶片5間根據需要以金屬線6連接。利用金屬線連接步驟，連接半導體晶片5與高頻電路，電氣信號在半導體晶片5與高頻電路之間流動。實行電子元件安裝步驟、引線框架接合步驟、半導體晶片安裝步驟、金屬線連接步驟的半導體裝置50的基本構造體，如第4圖所示。
接合印刷基板3的引線框架1，即半導體裝置50的基本構造體插入至轉移模具，以熔融的環氧樹脂2密封引線框架1、印刷基板3、電子元件4、半導體晶片5(樹脂密封步驟)。樹脂密封步驟後，利用切割機等分離引線框架1的引線23、晶片焊墊24製造半導體裝置50(分離步驟)。又，實行樹脂密封步驟的1 個引線框架，形成可以密封複數的半導體裝置50時，利用切割機單片化分離半導體裝置成單片。
第一實施形態的半導體裝置50使用的印刷基板3，係表面或背面形成高頻電路的兩面基板，或積層形成高頻電路的印刷基板之多層基板中，一部分的區域形成貫通的開口22的一般廣用的印刷基板。第一實施形態的半導體裝置50，係組合一般廣用的印刷基板的印刷基板3與半導體裝置且塑膠封裝中使用的廣用引線框架1(例如QFN用引線框架)之構造。第一實施形態的半導體裝置50，在印刷基板中形成用以整合高頻信號的高頻電路，即可以用印刷基板3進行高頻整合。又，第一實施形態的半導體裝置50，通過印刷基板3中形成的開口22在引線框架1的晶片焊墊24表面上直接焊晶安裝半導體晶片5。即，第一實施形態的半導體裝置50，在從開口22露出的引線框架1的晶片焊墊24表面上直接焊晶安裝半導體晶片5。第一實施形態的半導體裝置50，因為在引線框架1的晶片焊墊24表面上直接焊晶安裝半導體晶片5，半導體晶片5的發熱排熱至引線框架1。因此，第一實施形態的半導體裝置50，因為半導體晶片5的發熱排熱至引線框架1，不經由熱傳導率差的印刷基板3的樹脂基材27，可以有效排熱。又，第一實施形態的半導體裝置50，印刷基板3的表面或多層基板的各層經由導孔10連接的印刷基板3的背面電極25，因為連接至引線框架1的引線23，能夠容易取出高頻整合的電氣信號至外部。即，第一實施形態的半導體裝置50，在裝載行動通訊系統等的裝置基板上，利用印刷工法的焊錫材、焊錫材的回焊可以容易安裝。
第一實施形態的半導體裝置50，藉由組合廣用的印刷基板與廣用的引線框架，可以實現整合行動通訊系統等使用的半導體晶片5信號處理的1GHz以上的高頻信號的機能、排熱此半導體晶片5輸出的1W以上的電力產生的發熱的機能。第一實施形態的半導體裝置50，不同於大型且構造複雜的專利文件1的積層模組，小型且構造簡略，可以以低成本製造。第一實施形態的半導體裝置50，因為使用廣用的印刷基板與廣用的引線框架，不特別限制印刷基板製造商與引線框架製造商，使用哪個製造商的元件都可以製造，可以容易達成低成本化。又，即使新開發其他半導體裝置的情況下，第一實施形態的半導體裝置50不改變半導體裝置的端子設計時，因為只再設計內部的印刷基板3，就可以應付，也可以預估開發費用的削減及開發工期的縮短等。
如上述，第一實施形態的半導體裝置50，包括引線框架1，具有引線23及晶片焊墊24；印刷基板3，備置分別連接引線23及晶片焊墊24的電極25、26、配線圖案11、露出一部分引線框架1表面的開口22；處理高頻信號的半導體元件(半導體晶片5)，安裝在從開口22露出的晶片焊墊24表面上，以金屬線6連接至配線圖案11；電子元件4，連接至配線圖案11的同時，安裝在與印刷基板3的引線框架1相反側的表面上；以及密封樹脂(環氧樹脂2)，露出與對向引線23及晶片焊墊24中的印刷基板3的面相反側的背面，密封印刷基板3、半導體元件(半導體晶片5)、電子元件4、金屬線6。第一實施形態的半導體裝置50，根據如此的構成，裝載輸出1W以上的電力的半導體元件(半導體晶片5)，即使樹脂密封也可以維持高排熱性。
第二實施形態
第5圖係顯示根據第二實施形態的半導體裝置圖。根據第二實施形態的半導體裝置50，在印刷基板3的樹脂基材27的外周部未形成高頻電路的區域，形 成1個以上的貫通穴12方面，與根據第一實施形態的半導體裝置50不同。又，如第6圖所示，也可以是備置印刷基板3的半導體裝置，在印刷基板3的樹脂基材27的外周形成1個以上的凹形狀切口的凹部13。第6圖係顯示根據第二實施形態的其他半導體裝置圖。第5、6圖中與第一實施形態的半導體裝置50相同的構成要素附上相同的符號，省略重複的說明。又，第5、6圖中，省略印刷基板3中形成的配線圖案11(也包含形成高頻電路的配線)。
如第一實施形態中說明，樹脂密封的半導體裝置，接合印刷基板3至引線框架1後，使用熔融的環氧樹脂2以轉移模具成型進行密封。此時，熔融的環氧樹脂2密封的對象構造體中，有密閉的空間(角部等的樹脂難流動的空間)時，由於依製造條件空氣積存在此空間內，可能不填充環氧樹脂2而產生內部空隙。尤其在安裝印刷基板3在引線框架1中的構造物時，印刷基板3的背面與引線框架1的引線23容易成為具有密閉空間的構造，此部分在樹脂密封步驟中容易產生內部空隙。於是，第5圖所示的第二實施形態的印刷基板3，為了防止印刷基板3的外周部，即印刷基板3的背面與引線框架1的引線23之間產生密閉空間，在引線23的一部分周邊部，即印刷基板3的背面電極25的一部分周邊設置貫通的貫通穴12。第二實施形態的半導體裝置50，因為在印刷基板3設置1個以上的貫通穴12，樹脂密封步驟之際，通過貫通穴12，因為空氣效率良好地散去，不易發生空氣積存，能夠完全填充熔融的環氧樹脂2至模具內。
又，如第6圖所示，即使印刷基板3的外周形成凹部13的情況下，也與設置第5圖的貫通穴12的情況相同，不易發生空氣積存，能夠完全填充熔融的環氧樹脂2至模具內。又，第5圖中，例示對於1個引線23至少靠近配置1個貫通穴12 。第6圖中，例示對於1個引線23至少靠近配置1個凹部13。引線23是2個時，只設置1個貫通穴12或凹部13在印刷基板3中。
第二實施例的半導體裝置50，因為在印刷基板3的外周設置貫通穴12或凹部13，轉移模具成型之際，即樹脂密封步驟之際，因為不易發生空氣積存，能夠完全填充熔融的環氧樹脂2至模具內，可以抑制硬化的環氧樹脂2內產生內部空隙，可以高產量且提高品質。又，第二實施例的半導體裝置50，由於密封產量變高，能夠低成本化。
第三實施形態
第7圖係顯示根據第三實施形態的半導體裝置圖。第三實施形態的半導體裝置50，在印刷基板3的基材是陶瓷基材28方面，與第一實施形態的半導體裝置50不同。陶瓷基材28，例如是氧化鋁材、玻璃陶瓷材、氮化鋁材等的無機材。其他的基本構成，與第一實施形態的半導體裝置50相同。又，第三實施形態的半導體裝置50，在印刷基板3中設置第二實施形態中說明的貫通穴12或凹部13也可以。又，第7圖中，省略印刷基板3中形成的配線圖案11(也包含形成高頻電路的配線)。
使用樹脂基材27即有機系材料的樹脂基板的印刷基板3，加工容易且低成本。但是，以傳送性觀點考慮高頻信號時，因為樹脂基材27的介電常數以及介電損耗因數的特性不佳，高頻信號的頻率越高越有高頻信號的特性惡化問題。尤其關於介電損耗因數，使用有機材料時，因為特性不佳，有高頻信號的特性惡化問題。相對於此，使用陶瓷基材28即陶瓷材的印刷基板3，相較於有機卻料的印刷基板，介質損耗因數值較小，能夠抑制高頻信號的特性惡化。尤其是傳送線路長的情況下，因為介質損耗因數值顯著影響高頻信號，為了使這些高頻信號的特性惡化為最小限度，印刷基板中使用陶瓷材。
第三實施形態的半導體裝置50，因為包括陶瓷基材28的印刷基板3，能夠抑制高頻信號的特性惡化至最小限度。
第四實施形態
第8圖係顯示根據第四實施形態的半導體裝置的剖面模式圖，第9圖係從第8圖省略環氧樹脂的模式圖。第四實施形態的半導體裝置50，散熱良好的金屬區塊15介於引線框架1的晶片焊墊24與半導體晶片5之間方面，與第一實施形態的半導體裝置50不同。第四實施形態的半導體裝置50，由印刷基板3的開口22露出的引線框架1的晶片焊墊24表面上，使用焊錫材、Ag膏材(導電性膏材)等的接合材29固定例如Cu(銅)/Mo(鉬)合金等散熱性良好的金屬區塊15。第四實施形態的半導體裝置50，在金屬區塊15表面上以焊晶接合材8焊晶安裝半導體晶片5，半導體晶片5與印刷基板3表面上形成配線圖案(未圖示)，以金屬線6連接。其他的基本構成，與第一實施形態的半導體裝置50相同。又，第四實施形態的半導體裝置50，在印刷基板3中設置第二實施形態說明貫通穴12或凹部13也可以。第四實施形態的半導體裝置50，將印刷基板3的基材改變成陶瓷基材28也可以。又，第8、9圖中，在印刷基板3中形成的配線圖案11與金屬線6連接的部分以外省略。
半導體裝置中有時使用厚的印刷基板3。尤其是使用積層的多層基板的印刷基板3時，印刷基板3變厚。因為從印刷基板3的開口22露出的引線框架1的晶片焊墊24表面上焊晶安裝半導體晶片5，厚印刷基板3的情況下，半導體晶片5表面(與引線框架1相反側的面)與印刷基板3表面的高低差(高度差異)變大，這些以金屬線6等連接時，金屬線6的長度變長，有電氣特性，尤其是高頻信號的特性惡化的問題。於是，第四實施形態的半導體裝置50，從印刷基板3的開口22露出的引線框架1的晶片焊墊24表面，由於配置並固定散熱性良好的金屬區塊15，能夠使安裝半導體晶片5的面比引線框架1的晶片焊墊24高。第四實施形態的半導體裝置50，可以縮小印刷基板3的表面，即連接金屬線6的面與半導體晶片5的高低差，能夠縮短連接之際的金屬線6的線長。
第四實施形態的半導體裝置50，半導體晶片5與印刷基板3表面的高低差變小，這些以金屬線6的金屬線連接時，可以縮短金屬線6的線長，能夠抑制高頻信號的特性惡化至最小限度。例如，安裝金屬區塊15的半導體元件(半導體晶片5)的表面、與連接印刷基板3中的半導體元件(半導體晶片5)的金屬線6連接的金屬線連接面的高度差異(高低差)，最好在印刷基板3的1/2高度以下。
如上述，第四實施形態的半導體裝置50，包括引線框架1，具有引線23及晶片焊墊24；印刷基板3，備置分別連接引線23及晶片焊墊24的電極25、26、配線圖案11、露出一部分引線框架1表面的開口22；處理高頻信號的半導體元件(半導體晶片5)，安裝在接合至從開口22露出的晶片焊墊24表面的金屬區塊15中的晶片焊墊24的相反側的表面上，以金屬線6連接至配線圖案11；電子元件4，連接至配線圖案11的同時，安裝在與印刷基板3的引線框架1相反側的表面上；以及密封樹脂(環氧樹脂2)，露出與對向引線23及晶片焊墊24中的印刷基板3的面相反側的背面，密封印刷基板3、半導體元件(半導體晶片5)、電子元件4、金屬線6。第四實施形態的半導體裝置50，根據如此的構成，裝載輸出1W以上的電力的半導體元件(半導體晶片5)，即使樹脂密封也可以維持高排熱性。
第五實施形態
第10圖係顯示根據第五實施形態的半導體裝置的剖面模式圖，第11圖係從第10圖省略環氧樹脂的模式圖，第五實施形態的半導體裝置50，在印刷基板3係具有開口面積不同的複數的基板(基本基板)之多層基板，從形成階段狀的開口22露出的內層配線圖案與半導體晶片5以金屬線6連接方面，與第一實施形態的半導體裝置50不同。第10、11圖，例示印刷基板3是多層基板，積層設置第1開口32a的基本基板之第1基板31a以及設置比第1開口32a開口面積廣的第2開口32b的基本基板之第2基板31b。半導體晶片5，以金屬線6連接從形成階段狀的開口22露出的第1基板31a的配線圖案。其他的基本構成，與第一實施形態的半導體裝置50相同。又，第五實施形態的半導體裝置50，在印刷基板3中設置第二實施形態中說明的貫通穴12或凹部13也可以。第五實施形態的半導體裝置50，將印刷基板3的基材改變為陶瓷基材28也可以。第10、11圖中，第1基板31a係接近安裝半導體元件(半導體晶片5)的安裝面側的基本基板之最下層基本基板，第2基板31b係離半導體元件(半導體晶片5)最遠方的基本基板之最上層基本基板。第10、11圖中，印刷基板3中形成的配線圖案11與金屬線6連接的部分以外省略。
半導體裝置中有時使用多層基板的印刷基板3。使用積層的多層基板時，與第四實施形態的厚印刷基板3相同，印刷基板3表面與半導體晶片5的高低差變大，這些以金屬線6等連接時，金屬線6等的長度變長，有電氣特性，尤其是高頻信號的特性惡化問題。於是，第五實施形態的半導體裝置50，因為設置在多層基板中的開口22形成階段狀，能夠縮小從形成階段狀的開口22露出的下層的第1基板31a與半導體晶片5的表面的高低差，以金屬線6連接第1基板31a的配線圖案與半導體晶片5時，能夠縮短金屬線6的線長。準備不同開口徑即不同開口面積的基板，藉由配置積層開口徑不同即開口面積小的基板在下層，大基板在其上層，可以製造設置形成階段狀的開口22的印刷基板3。
第五實施形態的半導體裝置50，從印刷基板3中形成階段狀的開口22露出的下層基板(第1基板31a)表面與半導體晶片5的高低差變小，這些以金屬線6連接時，可以縮短金屬線6的線長，能夠抑制高頻信號的特性惡化至最小限度。
第六實施形態
第12圖係顯示根據第六實施形態的半導體裝置的剖面模式圖，第13圖係從第12圖省略環氧樹脂的模式圖。第六實施形態的半導體裝置50，以蓋17覆蓋開口22使半導體晶片5的周圍形成中空部18方面，不同於第五實施形態的半導體裝置50。其他的基本構成，與第五實施形態的半導體裝置50相同。第六實施形態的半導體裝置50，在具有第五實施形態所述的形成階段狀的開口22的多層基板中，在引線框架1的晶片焊墊24的表面上焊晶安裝半導體晶片5。之後，第六實施形態的半導體裝置50，以金屬線6進行連接(打線接合連接)從形成階段狀的開口22露出的下層基板(第1基板31a)的配線圖案與半導體晶片5，其開口22的表面(與引線框架1相反側的面)罩上金屬或樹脂等的蓋17，形成半導體晶片5的周邊為中空部18的中空構造。之後，第六實施形態的半導體裝置50，以轉移成型用的環氧樹脂2全體密封。又，第五實施形態的半導體裝置50，在印刷基板3中設置第二實施形態說明的貫通穴12或凹部13也可以。第五實施形態的半導體裝置50，將印刷基板3的基材改變成陶瓷基材28也可以。又，第11、13圖中，在印刷基板3中形成的配線圖案11與金屬線6連接的部分以外省略。
高頻元件中使用的半導體晶片5，金屬線6的線長變長時高頻信號的特性惡化。又，了解半導體晶片5的一例的電晶體的表面接觸高介電常數的介電體等，高頻信號特性也惡化。例如，一般的塑膠模具封裝，因為成為半導體晶片5的周圍以介電常數εr是 3.9的環氧樹脂圍繞的構造，一般有高頻特性惡化的傾向。作為此對策，裝載高頻元件的半導體裝置中常使用中空構造的封裝。這是因為，藉由形成中空構造，產生半導體晶片5的周邊為介電常數εr是 1的空氣。
於是，第六實施形態的半導體裝置50，在第五實施形態中所述具有形成階段狀的開口22的多層基板的印刷基板3中，在引線框架1的晶片焊墊24的表面上焊晶安裝半導體晶片5，以金屬線6打線接合連接半導體晶片5與印刷基板3後，此開口22中，裝上形狀比開口徑即開口面積大的蓋17，以接合材固定。此蓋17的材質是金屬、樹脂、陶瓷材等什麼都可以。之後，第六實施形態的半導體裝置50，在轉移成型中以環氧樹脂2密封多層基板的印刷基板3全體。第六實施形態的半導體裝置50，以環氧樹脂2填充也能夠使半導體晶片5的周邊形成中空構造。
第六實施形態的半導體裝置50，雖然是以環氧樹脂2密封的構造，但半導體晶片5的周邊是中空構造，能夠維持半導體晶片5的周邊為空氣的介電常數即介電常數εr 為1，能夠抑制高頻信號的特性惡化至最小限度。
又，第一～六實施形態的半導體裝置50，裝載輸出比1W小的電力的半導體元件也可以。裝載輸出比1W小的電力的半導體元件，樹脂密封也可以維持高排熱性。又，本申請，雖然記載各式各樣的例示實施形態以及實施例，但1個或複數的實施形態中記載的各種特徵、樣態以及機能不是只限於特定實施形態的應用，能夠以單獨或各式各樣的組合應用於實施形態。因此，假設未例示的無數變形例在本申請說明書揭示的技術範圍內。例如，包含至少將1個構成要素變形的情況、追加的情況或省略的情況，還有抽出1個構成要素並與其他的實施形態的構成要素組合的情況。
1‧‧‧引線框架
2‧‧‧環氧樹脂(密封樹脂)
3‧‧‧印刷基板
4‧‧‧電子元件
5‧‧‧半導體晶片
6‧‧‧金屬線
7‧‧‧焊錫材
8‧‧‧焊晶接合材
9‧‧‧接合材
10‧‧‧導孔
11‧‧‧配線圖案
12‧‧‧貫通穴
13‧‧‧凹部
15‧‧‧金屬區塊
17‧‧‧蓋
18‧‧‧中空部
22‧‧‧開口
23‧‧‧引線
24‧‧‧晶片焊墊
25、26‧‧‧電極
27‧‧‧樹脂基材
28‧‧‧陶瓷基材
31a‧‧‧第1基板(基本基板)
31b‧‧‧第2基板(基本基板)
32a‧‧‧第1開口
32b‧‧‧第2開口
50‧‧‧半導體裝置
[第1圖]係顯示根據第一實施形態的半導體裝置圖；
[第2圖]係顯示第1圖的印刷基板背面的圖；
[第3圖]係第1圖中的A-A剖面模式圖；
[第4圖]係從第3圖省略環氧樹脂的模式圖；
[第5圖] 係顯示根據第二實施形態的半導體裝置圖；
[第6圖] 係顯示根據第二實施形態的其他半導體裝置圖；
[第7圖] 係顯示根據第三實施形態的半導體裝置圖；
[第8圖] 係顯示根據第四實施形態的半導體裝置的剖面模式圖；
[第9圖] 係從第8圖省略環氧樹脂的模式圖；
[第10圖] 係顯示根據第五實施形態的半導體裝置的剖面模式圖；
[第11圖] 係從第10圖省略環氧樹脂的模式圖；
[第12圖] 係顯示根據第六實施形態的半導體裝置的剖面模式圖；以及
[第13圖] 係從第12圖省略環氧樹脂的模式圖。

Claims (10)

  1. 一種半導體裝置，裝載處理高頻信號的半導體元件， 其特徵在於： 上述半導體裝置，包括： 引線框架，具有引線及晶片焊墊； 印刷基板，備置分別連接上述引線及上述晶片焊墊的電極、配線圖案、露出上述晶片焊墊的一部分表面的開口； 上述半導體元件，安裝在從上述開口露出的晶片焊墊表面上，或者安裝在接合至從上述開口露出的上述晶片焊墊表面的金屬區塊中的上述晶片焊墊的相反側的表面上，以金屬線連接至上述配線圖案； 電子元件，連接至上述配線圖案的同時，安裝在與上述印刷基板的上述引線框架相反側的表面上；以及 密封樹脂，露出與對向上述引線及上述晶片焊墊中的上述印刷基板的面相反側的背面，密封上述印刷基板、上述半導體元件、上述電子元件、上述金屬線； 其中，上述印刷基板，具有設置在未形成上述配線圖案的外周側且上述引線的周邊上的貫通穴。
  2. 一種半導體裝置，裝載處理高頻信號的半導體元件， 其特徵在於： 上述半導體裝置，包括： 引線框架，具有引線及晶片焊墊； 印刷基板，備置分別連接上述引線及上述晶片焊墊的電極、配線圖案、露出上述晶片焊墊的一部分表面的開口； 上述半導體元件，安裝在從上述開口露出的上述晶片焊墊表面上，或者安裝在接合至從上述開口露出的上述晶片焊墊表面的金屬區塊中的上述晶片焊墊的相反側的表面上，以金屬線連接至上述配線圖案； 電子元件，連接至上述配線圖案的同時，安裝在與上述印刷基板的上述引線框架相反側的表面上；以及 密封樹脂，露出與對向上述引線及上述晶片焊墊中的上述印刷基板的面相反側的背面，密封上述印刷基板、上述半導體元件、上述電子元件、上述金屬線； 其中，上述印刷基板，具有設置在未形成上述配線圖案的外周側且上述引線的周邊上的凹部。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，上述半導體元件，安裝在從上述開口露出的上述金屬區塊中的上述晶片焊墊的相反側的表面上； 安裝上述金屬區塊的上述半導體元件的表面與連接上述印刷基板中的上述半導體元件的上述金屬線連接的金屬線連接面之間的高度差異，在上述印刷基板的1/2高度以下。
  4. 如申請專利範圍第2項所述的半導體裝置，其中，上述半導體元件，安裝在從上述開口露出的上述金屬區塊中的上述晶片焊墊的相反側的表面上； 安裝上述金屬區塊的上述半導體元件的表面與連接上述印刷基板中的上述半導體元件的上述金屬線連接的金屬線連接面之間的高度差異，在上述印刷基板的1/2高度以下。
  5. 如申請專利範圍第1項所述的半導體裝置，其中，上述印刷基板，係多層基板，積層形成上述配線圖案的複數的基本基板； 上述開口，形成在接近安裝上述半導體元件的安裝面側的上述基本基板之最下層基本基板中的開口面積，比離上述半導體元件最遠的上述基本基板之最上層基本基板中的開口面積小； 上述半導體元件，以上述金屬線與上述最上層基本基板以外的上述基本基板中的上述晶片焊墊的相反側的表面上形成的上述配線圖案連接。
  6. 如申請專利範圍第2項所述的半導體裝置，其中，上述印刷基板，係多層基板，積層形成上述配線圖案的複數的基本基板； 上述開口，形成在接近安裝上述半導體元件的安裝面側的上述基本基板之最下層基本基板中的開口面積，比離上述半導體元件最遠的上述基本基板之最上層基本基板中的開口面積小； 上述半導體元件，以上述金屬線與上述最上層基本基板以外的上述基本基板中的上述晶片焊墊的相反側的表面上形成的上述配線圖案連接。
  7. 如申請專利範圍第5項所述的半導體裝置，其中，上述印刷基板，在上述最上層基本基板中以蓋覆蓋上述開口； 上述半導體元件，配置在上述晶片焊墊、上述蓋、上述開口形成的中空部內。
  8. 如申請專利範圍第6項所述的半導體裝置，其中，上述印刷基板，在上述最上層基本基板中以蓋覆蓋上述開口； 上述半導體元件，配置在上述晶片焊墊、上述蓋、上述開口形成的中空部內。
  9. 如申請專利範圍第1至8項中任一項所述的半導體裝置，其中，上述印刷基板，其基材係陶瓷基材。
  10. 如申請專利範圍第1至8項中任一項所述的半導體裝置，其中，上述印刷基板，其基材係樹脂基材。
TW108102476A 2018-04-12 2019-01-23 半導體裝置 TWI670804B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/JP2018/015385 2018-04-12
PCT/JP2018/015385 WO2019198199A1 (ja) 2018-04-12 2018-04-12 半導体装置
WOPCT/JP2018/015385 2018-04-12

Publications (2)

Publication Number Publication Date
TWI670804B TWI670804B (zh) 2019-09-01
TW201944550A true TW201944550A (zh) 2019-11-16

Family

ID=64668498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102476A TWI670804B (zh) 2018-04-12 2019-01-23 半導體裝置

Country Status (6)

Country Link
US (1) US11508646B2 (zh)
JP (1) JP6440917B1 (zh)
CN (1) CN111937138A (zh)
DE (1) DE112018007457B4 (zh)
TW (1) TWI670804B (zh)
WO (1) WO2019198199A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768425B (zh) * 2019-10-21 2022-08-09 苏州能讯高能半导体有限公司 一种多芯片模块
CN112768426B (zh) * 2019-10-21 2022-07-26 苏州能讯高能半导体有限公司 一种多芯片模块
US11257740B2 (en) * 2020-02-21 2022-02-22 Wolfspeed, Inc. Device carrier configured for interconnects, a package implementing a device carrier having interconnects, and processes of making the same
CN112701107A (zh) * 2020-12-15 2021-04-23 杰群电子科技（东莞）有限公司 一种堆叠封装结构及其封装工艺及电子产品
USD984397S1 (en) * 2021-03-16 2023-04-25 Yidong Cai Circuit board
CN117397020A (zh) * 2021-05-27 2024-01-12 三菱电机株式会社 半导体装置
US20230047555A1 (en) * 2021-08-12 2023-02-16 Texas Instruments Incorporated Semiconductor devices and processes

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101701B2 (ja) * 1989-04-20 1995-11-01 トーワ株式会社 フィルムキャリアとこれを用いるモールド方法及びモールド金型
US4975761A (en) 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
US5379187A (en) 1993-03-25 1995-01-03 Vlsi Technology, Inc. Design for encapsulation of thermally enhanced integrated circuits
US5825623A (en) 1995-12-08 1998-10-20 Vlsi Technology, Inc. Packaging assemblies for encapsulated integrated circuit devices
JPH09307026A (ja) * 1996-05-13 1997-11-28 Niles Parts Co Ltd 電子モジュール構造
JP3500335B2 (ja) * 1999-09-17 2004-02-23 株式会社東芝 高周波回路装置
JP2003078098A (ja) * 2001-09-05 2003-03-14 Hitachi Cable Ltd 複合リードフレーム及びその製造方法
JP3935090B2 (ja) 2003-01-28 2007-06-20 京セラ株式会社 配線基板
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
JP2006328993A (ja) * 2005-05-24 2006-12-07 Kokusan Denki Co Ltd 防水形電子回路ユニット
TW200729429A (en) * 2006-01-16 2007-08-01 Siliconware Precision Industries Co Ltd Semiconductor package structure and fabrication method thereof
US8124461B2 (en) * 2006-12-27 2012-02-28 Mediatek Inc. Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product
WO2008108350A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US8354743B2 (en) * 2010-01-27 2013-01-15 Honeywell International Inc. Multi-tiered integrated circuit package
JP5550380B2 (ja) * 2010-02-25 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像装置
JP5672305B2 (ja) * 2010-08-27 2015-02-18 株式会社村田製作所 半導体装置
JP5870808B2 (ja) * 2012-03-28 2016-03-01 富士通株式会社 積層モジュール
US9754854B2 (en) * 2012-10-11 2017-09-05 Infineon Technologies Ag Semiconductor device having sensing functionality
JP6024759B2 (ja) * 2012-11-19 2016-11-16 富士電機株式会社 半導体装置
JP5851439B2 (ja) * 2013-03-07 2016-02-03 株式会社東芝 高周波半導体用パッケージ
US9596751B2 (en) 2014-04-23 2017-03-14 Kyocera Corporation Substrate for mounting electronic element and electronic device
US9731959B2 (en) * 2014-09-25 2017-08-15 Analog Devices, Inc. Integrated device packages having a MEMS die sealed in a cavity by a processor die and method of manufacturing the same
TWI584420B (zh) 2015-09-16 2017-05-21 旭德科技股份有限公司 封裝載板及其製作方法
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure

Also Published As

Publication number Publication date
JP6440917B1 (ja) 2018-12-19
CN111937138A (zh) 2020-11-13
TWI670804B (zh) 2019-09-01
US11508646B2 (en) 2022-11-22
DE112018007457B4 (de) 2024-02-08
US20210074612A1 (en) 2021-03-11
DE112018007457T5 (de) 2020-12-24
WO2019198199A1 (ja) 2019-10-17
JPWO2019198199A1 (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI670804B (zh) 半導體裝置
US8110915B2 (en) Open cavity leadless surface mountable package for high power RF applications
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US6972479B2 (en) Package with stacked substrates
US10096562B2 (en) Power module package
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
TWI725426B (zh) 半導體裝置
CN110556369B (zh) 具有磁性装置的电子模块
JPH0846085A (ja) 半導体装置及びその製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
WO2022063283A1 (zh) 半导体封装结构及其制造方法和半导体器件
JP2007207802A (ja) 電子回路モジュールとその製造方法
CN113540056A (zh) 半导体模块及其制造方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2006049602A (ja) 半導体装置およびその製造方法
WO2023221529A1 (zh) 一种封装结构、封装方法以及电子设备
US20220377901A1 (en) Electronic device with castellated board
GB2379330A (en) Package for electronic components and method for forming a package for electronic components
JP3568534B6 (ja) 半導体装置及びその製造方法
JP3568534B2 (ja) 半導体装置及びその製造方法
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
JP2006261295A (ja) 半導体モジュール
JP2005044999A (ja) 半導体装置