JP5672305B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5672305B2
JP5672305B2 JP2012530656A JP2012530656A JP5672305B2 JP 5672305 B2 JP5672305 B2 JP 5672305B2 JP 2012530656 A JP2012530656 A JP 2012530656A JP 2012530656 A JP2012530656 A JP 2012530656A JP 5672305 B2 JP5672305 B2 JP 5672305B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
main surface
wiring
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012530656A
Other languages
English (en)
Other versions
JPWO2012026418A1 (ja
Inventor
要一 守屋
要一 守屋
哲雄 金森
哲雄 金森
幸弘 八木
幸弘 八木
安隆 杉本
安隆 杉本
高田　隆裕
隆裕 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012530656A priority Critical patent/JP5672305B2/ja
Publication of JPWO2012026418A1 publication Critical patent/JPWO2012026418A1/ja
Application granted granted Critical
Publication of JP5672305B2 publication Critical patent/JP5672305B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、半導体装置に関するもので、特に、動作時に発熱を生じる半導体素子とこれを実装する基板とを備える半導体装置に関するものである。
半導体装置において、そこに備える半導体素子から発生する熱を効率良く逃がすため、半導体素子を実装するための基板として、熱抵抗の低い基板が用いられている。現在実用化されている熱抵抗の低い基板としては、たとえば、熱伝導率が高い金属板をもって構成される金属ベース基板や、窒化アルミニウム基板やアルミナ基板等のＨＴＣＣ（High Temperature Co-fired Ceramic）基板がある。
たとえば特開昭６１−２１２０４５号公報（特許文献１）には、孔明けしたセラミック多層配線基板の孔に凸部を有する放熱フィン（金属板）を嵌合させた状態で一体化し、放熱フィン（金属板）の凸部に半導体素子を搭載することによって、半導体素子の放熱性を向上させることが記載されている。
ところが、たとえばＦＥＴ（電界効果トランジスタ）のように、下面において信号の入出力を行なう必要のある半導体素子を実装する場合、特許文献１に記載の技術を適用することはできない。なぜなら、１個の放熱フィン（金属板）に複数個の半導体素子を直接搭載した場合には、各半導体素子の下面において信号の入出力を行なうことができないからである。
この点、特開平５−３１５４６７号公報（特許文献２）には、第１絶縁基板に設けた穴部または切り欠き部に熱伝導率の高い第２基板を収容し、第２基板上に半導体素子を実装することによって放熱性を向上させることが記載されている。この特許文献２に記載の技術によれば、第２基板として絶縁基板を用いた場合には、下面において信号の入出力を行なう必要のある半導体素子を実装することができる。
しかし、特許文献２に記載の技術では、近年要求されている大電流化には十分に対応できない。すなわち、近年、ＳｉＣ半導体やＧａＮ半導体をもって構成されたＦＥＴの場合、その耐熱温度が３００℃あるいは５００℃にまで達するため、大電流を供給することができるにも関わらず、特許文献２に記載のものでは、これには十分に対応できない。その理由は以下のとおりである。
特許文献２で用いられている絶縁基板は、焼結温度が約１６００℃である窒化アルミニウムやアルミナ等を材料とするＨＴＣＣ基板であり、そこに設けられる配線導体の材料としては、同時焼成を可能とするためには、タングステンやモリブデン等の比較的高い融点を有する金属を用いなければならない。しかし、これらタングステンやモリブデン等の比較的高い融点を有する金属は電気抵抗率が高く、大電流化には適していない。
なお、電気抵抗率の高い金属によって、大電流の供給を実現するためには、配線導体の断面積を大きくしなければならず、この場合には、半導体装置の小型化を阻害してしまう。
他方、たとえば銀や銅等の比較的低い電気抵抗率を有する金属の場合には、比較的小さい断面積で大電流の供給が可能であるが、ＨＴＣＣ基板の焼結可能温度よりも融点が低いため、ＨＴＣＣ基板との同時焼成は不可能である。なお、基板表面に後付けする配線導体であれば、その材料として銀や銅等の金属を用いることができる。しかしながら、銀や銅等の金属を用いて、基板表面のみで配線導体を形成した場合、基板面積が大きくなってしまい、半導体装置の大型化を招いてしまう。
上述の点は、特許文献１に記載のものでも同様である。特許文献１に記載のセラミック多層配線基板ではアルミナ基板が用いられているため、内部の配線導体において、銀や銅等の低抵抗金属を用いることはできない。
特開昭６１−２１２０４５号公報 特開平５−３１５４６７号公報
そこで、この発明の目的は、放熱性が高く、かつ、大電流化や小型化に対応できる半導体装置を提供しようとすることである。
この発明に係る半導体装置は、上述した技術的課題を解決するため、少なくとも一方の主面が電気絶縁体をもって構成され、かつ電気絶縁体をもって構成される上記一方の主面上に外部導体が形成された、放熱用基板と、この放熱用基板の上記一方の主面上に実装され、放熱用基板よりも低い熱伝導率を有し、かつ銀または銅を主成分とする配線導体が内部に形成された、配線用基板と、放熱用基板の上記一方の主面上に実装された、動作時に発熱を生じる半導体素子とを備える。
上記半導体素子は、電界効果トランジスタであり、放熱用基板の、上記一方の主面に対向する実装面上に形成された、ドレイン電極となる下面電極と、上記実装面に対向する面上に形成された、ソース電極となる上面電極とを備え、下面電極は、放熱用基板に形成された外部導体に電気的に接続される。
また、配線用基板の配線導体は、下面電極に外部導体を介して電気的に接続される第１の引出し部、および上面電極に電気的に接続される第２の引出し部を有する。
そして、配線用基板の配線導体によって与えられる信号の入出力のための電気的な流れが、放熱用基板の上記一方の主面に対向する他方の主面には至らず、第２の引出し部、上面電極、下面電極、外部導体、第１の引出し部を順次経由して生じるようにされたことを特徴としている。
上記のように、この発明は、簡単に言えば、基板としての機能を放熱用基板と配線用基板とに分担させることによって、放熱用基板と配線用基板とのそれぞれに適した材料を用いることを可能にし、前述した課題を解決しようとするものである。
放熱用基板は、たとえば、窒化アルミニウム基板、アルミナ基板、窒化珪素基板、または金属板の少なくとも一方主面にセラミックまたは樹脂からなる絶縁層が形成された金属ベース基板のいずれかから構成される。他方、配線用基板は、たとえば、低温焼結セラミック（Low Temperature Co-fired Ceramic: ＬＴＣＣ）基板または樹脂基板から構成される。
この発明において、放熱用基板上に、配線用基板と半導体素子とが別々に配置されていてもよいが、好ましくは、配線用基板は主面方向に直交する方向に貫通する貫通穴を有し、半導体素子は貫通穴内に収容される。この場合、複数個の半導体素子および複数個の貫通穴を有し、複数個の半導体素子の各々は複数個の貫通穴の各々内に収容されていることがより好ましい。
また、上面電極はワイヤを介して第２の引出し部と電気的に接続されていることが好ましい。
半導体素子の耐熱温度が２００℃以上であるとき、この発明がより有利に適用される。
また、半導体素子がベアタイプのものであるとき、この発明がより有利に適用される。
また、配線用基板の主面に電子部品が実装されているとき、この発明がより有利に適用される。
この発明によれば、半導体素子は、比較的高い熱伝導率を有する放熱用基板上に実装されるので、高い放熱性を確保することができる。
また、放熱用基板に設けられる外部導体は、電気絶縁体上に形成され、また、配線用基板に設けられた配線導体に電気的に接続されるので、半導体素子の下面電極からの信号または下面電極への信号は、上記外部導体を通して、引き出しまたは送り込むことができる。
また、上記外部導体は配線用基板の配線導体に電気的に接続され、配線導体が銀または銅を主成分としているので、低抵抗配線を実現でき、大電流化に十分に対応することが可能となる。
また、上記配線導体は、配線用基板の内部に形成されるので、表面に配置されなければならない配線導体を減じることができ、小型化に十分対応することができる。
また、半導体素子からの熱は、放熱用基板から実質的に放熱されるので、配線用基板には伝わりにくく、しかも、配線用基板は放熱用基板よりも低い熱伝導率を有している。このようなことから、配線用基板の外表面では温度上昇があまり生じない。したがって、配線用基板の外表面上には、熱に弱い電子部品を問題なく搭載することができる。
この発明において、配線用基板が主面方向に直交する方向に貫通する貫通穴を有し、半導体素子が貫通穴内に収容されていると、配線用基板における貫通穴の全周囲領域を半導体素子に対する配線のために用いることができ、効率的な配線を配線用基板において形成することができる。また、半導体素子の横のスペースを有効利用することができるため、半導体素子を小型化することができる。
上述の場合であって、複数個の半導体素子および複数個の貫通穴を有し、複数個の半導体素子の各々が複数個の貫通穴の各々内に収容される場合には、複数個の半導体素子相互の配線を配線用基板において効率的に実現することができる。
半導体素子が有する上面電極がワイヤを介して第２の引出し部と電気的に接続されるようにされると、半導体装置の大型化を招くことなく、上面電極と配線導体との接続をも達成することができる。
半導体素子がたとえばＳｉＣ半導体またはＧａＮ半導体をもって構成されるＦＥＴである場合のように、半導体素子の耐熱温度が２００℃以上である場合には、半導体素子に特に大電流を供給することができるが、このような場合においても、配線用基板は、比較的低い電気抵抗率を示す銀または銅を主成分とする配線導体を有しているので、大電流化に十分対応でき、また、配線導体を配線用基板の内部に配置できることから、小型化にも十分対応できる。
また、配線用基板の主面に電子部品が実装されている場合、比較的熱伝導率の低い配線用基板によって半導体素子から生じる熱の伝導を抑えることができる。そのため、耐熱温度の低い電子部品を半導体素子の近くに配置することができる。
この発明の第１の実施形態による半導体装置を示す断面図である。 図１に示した半導体装置に備える放熱用基板を示す上面図である。 図２に示した放熱用基板の下面図である。 図１に示した半導体装置に備える配線用基板を示す下面図である。 この発明の第２の実施形態による半導体装置を示す断面図である。
図１ないし図４を参照して、この発明の第１の実施形態による半導体装置１について説明する。なお、図１は、図２ないし図４と比較して、拡大されて図示されている。また、図１が示す断面は、図２の線Ａ−Ａに沿う断面に相当している。
図１に示すように、半導体装置１は、複数個の半導体素子２と、半導体素子２を実装するための基板３とを備えている。基板３は、放熱用基板４と配線用基板５とを複合一体化した構造を有している。
配線用基板５には、その主面方向に直交する方向に貫通する複数個の貫通穴６が設けられ、これら複数個の貫通穴６の各々内には、複数個の半導体素子２の各々が収容されている。なお、図示の実施形態では、図４からわかるように、配線用基板５に４つの貫通穴６が設けられている。たとえば、半導体素子２の平面寸法が１０ｍｍ×１０ｍｍであるとき、貫通穴６の平面寸法が１１ｍｍ×１１ｍｍとされるというように、貫通穴６は半導体素子２より大きくされ、貫通穴６を規定する内周面と半導体素子２の外周面との間には、所定の隙間７が形成される。
半導体素子２は、動作時に発熱を生じるもので、ベアタイプの電界効果トランジスタ（ＦＥＴ）である。放熱用基板４の上方主面８に対向する実装面９、すなわち下面には、ドレイン電極となる下面電極１０が形成され、実装面９に対向する面、すなわち上面には、それぞれソース電極およびゲート電極となる２つの上面電極１１および１２が形成されている。
放熱用基板４は、たとえば、窒化アルミニウム基板、アルミナ基板、または窒化珪素基板のようなＨＴＣＣ基板から構成され、好ましくは、１０Ｗ／（ｍ・Ｋ）以上の熱伝導率を有するようにされる。放熱用基板４は、上述のようにＨＴＣＣ基板から構成されることから、その上方主面８および下方主面１３が電気絶縁体をもって構成される。
放熱用基板４の上方主面８上には、図１および図２に示されているように、４つの外部導体１４が形成され、また、配線用基板５との接合のための４つの接合用パッド１５が形成されている。４つの外部導体１４は互いに電気的に絶縁された状態となっている。下方主面１３上には、図１および図３に示すように、ほぼ全面にわたって、図示しないマザーボードまたはシャーシ上への接合のための接合用パッド１６が形成されている。
一例として、放熱用基板４の厚みは０．６３５ｍｍとされ、外部導体１４ならびに接合用パッド１５および１６の各厚みは０．３ｍｍとされる。また、外部導体１４ならびに接合用パッド１５および１６は、たとえば銅またはアルミニウムを主成分としている。
半導体素子２は、放熱用基板４の上方主面８上に実装されている。より詳細には、４つの半導体素子２の各々について、その下面電極１０が、たとえばはんだのような導電性接合材１７を介して放熱用基板４の対応の外部導体１４に電気的に接続されている。
配線用基板５は、放熱用基板４の上方主面８上に実装される。配線用基板５は、たとえば、ＬＴＣＣ基板または樹脂基板から構成され、放熱用基板４よりも低い、たとえば５Ｗ／（ｍ・Ｋ）以下、好ましくは３Ｗ／（ｍ・Ｋ）以下の熱伝導率を有するようにされる。配線用基板５には、銀または銅を主成分とする配線導体１８が形成される。配線用基板５は、好ましくは積層構造を有していて、配線導体１８の多くの部分は配線用基板５の内部に配置される。
また、配線導体１８は、図１および図４に示すように、配線用基板５の下方主面１９上であって貫通穴６の各々の近傍に引出し部２０を形成しており、たとえばはんだのような導電性接合材２１を介して、放熱用基板４にある外部導体１４に電気的に接続される。
また、配線用基板５の下方主面１９上には、前述した放熱用基板４上の４つの接合用パッド１５と対をなす４つの接合用パッド２２が形成されている。接合用パッド２２は、たとえば銅または銀を主成分としている。図１に示すように、接合用パッド２２は、たとえばはんだのような導電性接合材２３を介して、接合用パッド１５と接合され、それによって、配線用基板５が放熱用基板４と機械的に固定される。
配線導体１８は、配線用基板５の上方主面２４上であって貫通穴６の各々の近傍に引出し部２５および２６を有している。半導体素子２のソース電極およびゲート電極のいずれか一方となる上面電極１１は、ワイヤ２７を介して配線導体１８の引出し部２５と電気的に接続され、いずれか他方となる上面電極１２は、ワイヤ２８を介して配線導体１８の引出し部２６と電気的に接続される。
配線用基板５の上方主面２４上には、複数個の電子部品２９が実装される。図示しないが、これら電子部品２９は配線導体１８と電気的に接続される。電子部品２９は、たとえば、コンデンサ、抵抗器、ＩＣなどである。
以上説明した半導体装置１を製造するため、たとえば、次のような工程が実施される。
まず、放熱用基板４上に、半導体素子２が実装される。そのためには、放熱用基板４上の外部導体１４上に、はんだペーストが付与され、次いで、放熱用基板４上の所定の位置に、半導体素子２が配置される。上記はんだペーストとしては、たとえばＢｉ−０．１５Ｃｕはんだ等の高温はんだペーストが用いられる。そして、たとえば３２０℃の温度でリフロー処理される。半導体素子２として耐熱温度が３００℃にまで達するＳｉＣ半導体やＧａＮ半導体を用いる場合には、上記のように、半導体素子２の実装に高温はんだを用いることが好ましい。
次に、放熱用基板４上に、配線用基板５が搭載されるとともに、配線用基板５の上方主面２４上に電子部品２９が実装される。そのためには、放熱用基板４上の外部導体１４および接合用パッド１５上ならびに配線用基板５の上方主面２４上の所定の導電パッド上に、はんだペーストが付与される。次いで、配線用基板５および電子部品２９がその上に配置される。上記はんだペーストとしては、たとえばＭ７０５はんだ等の低温はんだペーストが用いられる。そして、たとえば２４０℃の温度でリフロー処理される。このように配線用基板５と電子部品２９の実装に低温はんだを用いると、リフロー時に半導体素子２の実装に用いた高温はんだが再溶融して流れ出すことを防止することができる。また、配線用基板５と電子部品２９とを低温はんだで同時にリフロー処理すると、別々にリフロー処理した場合に先に用いた低温はんだが再溶融して流れ出すことを防止することができる。さらに、低温はんだであれば、配線用基板５として樹脂基板を用いた場合にも基板の劣化を抑制できる。
次に、半導体素子２と配線用基板５との間で、ワイヤボンディングが実施され、ワイヤ２７および２８による接続が達成される。
以上のようにして、半導体装置１が製造される。
上述した半導体装置１によれば、以下のような作用効果が奏される。
まず、半導体素子２の温度上昇が抑えられる。半導体素子２は、熱抵抗の低い放熱用基板４上に実装されるので、動作時に生じる熱が放熱用基板４へと効率良く伝えられ、半導体素子２の温度上昇が抑えられ、この温度上昇に伴う特性低下が抑えられる。
また、大電流化に対応でき、小型化も可能である。半導体素子２がたとえばＳｉＣ半導体またはＧａＮ半導体をもって構成されるＦＥＴである場合、耐熱温度が２００℃以上、さらには３００℃あるいは５００℃にも達することがある。このように耐熱温度が高いということは、半導体素子２に大電流を供給できることを意味する。この半導体装置１は配線用基板５を備え、配線用基板５は、ＬＴＣＣ基板または樹脂基板から構成され得るので、比較的低い電気抵抗率を示すものの融点が比較的低い銀または銅を主成分とする配線導体１８を内部に配置することができる。よって、大電流化に対応でき、また、配線導体１８を配線用基板５の内部に配置できることから、小型化が可能である。なお、配線導体１８において、特に大電流を流す必要がある箇所では、たとえば１００μｍ以上といった厚みの配線が形成される。
また、半導体装置１によれば、半導体素子２のように、その下面である実装面９上に下面電極１０が形成され、当該下面にも電気的な流れがあるもの、すなわち、下面電極１０に信号の入出力のための電流の流れがあるものにも対応することができる。なぜなら、半導体素子２を実装する放熱用基板４は、少なくとも一方の主面が電気絶縁体をもって構成され、この電気絶縁体上に、複数個の半導体素子２の各々の下面電極１０と接続される外部導体１４が互いに電気的に絶縁された状態で形成されているからである。そして、この半導体装置１では、図１からわかるように、配線用基板５の配線導体１８によって与えられる信号の入出力のための電気的な流れが、放熱用基板４の下方主面１３には至らず、引出し部２５、上面電極１１または１２、下面電極１０、外部導体１４、引出し部２０を順次経由して生じるようにされている。
次に、図５を参照して、この発明の第２の実施形態による半導体装置３１について説明する。図５において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図５に示した半導体装置３１は、基板３を構成する放熱用基板３４および配線用基板５のうち、放熱用基板３４の構成が第１の実施形態のものと異なっている。その他の構成は第１の実施形態の場合と同様である。
放熱用基板３４は、たとえば銀または銅のような熱伝導率の比較的高い金属からなる金属板３５を備え、この金属板３５の両主面にセラミック絶縁層３６および３７が形成された金属ベース基板から構成される。放熱用基板３４は、好ましくは、５０Ｗ／（ｍ・Ｋ）以上の熱伝導率を有するようにされる。放熱用基板３４は、第１の実施形態における放熱用基板４に比べて、より高い熱伝導率を実現することが容易である。
放熱用基板３４の上方主面８を構成するセラミック絶縁層３６上には、外部導体１４および接合用パッド１５が形成され、下方主面１３を構成するセラミック絶縁層３７上には、接合用パッド１６が形成される。
一例として、放熱用基板３４は、厚み０．８０ｍｍの銅板からなる金属板３５の両主面に、厚み１００μｍのＬＴＣＣからなるセラミック絶縁層３６および３７を形成し、さらに、セラミック絶縁層３６および３７上に、厚み０．３ｍｍの銅からなる外部導体１４および接合用パッド１５ならびに接合用パッド１６を形成した構造とされる。
なお、放熱用基板３４において、上述したセラミック絶縁層３７および接合用パッド１６が省略され、金属板３５の下方主面が露出した構造が採用されてもよい。また、金属板３５の主面に形成される絶縁層として、セラミック絶縁層に代えて樹脂絶縁層を用いてもよい。その場合に用いる樹脂としては、ポリイミドのように高耐熱性を備えるものが好ましく、また、樹脂中に高熱伝導率のフィラーを含有させることが好ましい。
１，３１ 半導体装置
２ 半導体素子
４，３４ 放熱用基板
５ 配線用基板
６ 貫通孔
９ 実装面
１０ 下面電極
１１，１２ 上面電極
１４ 外部導体
１５，１６，２２ 接合用パッド
１７，２１，２３ 導電性接合材
２７，２８ ワイヤ
２９ 電子部品
３５ 金属板
３６，３７ セラミック絶縁層

Claims (8)

  1. 少なくとも一方の主面が電気絶縁体をもって構成され、かつ前記電気絶縁体をもって構成される前記一方の主面上に外部導体が形成された、放熱用基板と、
    前記放熱用基板の前記一方の主面上に実装され、前記放熱用基板よりも低い熱伝導率を有し、かつ銀または銅を主成分とする配線導体が内部に形成された、配線用基板と、
    前記放熱用基板の前記一方の主面上に実装された、動作時に発熱を生じる半導体素子と
    を備え、
    前記半導体素子は、電界効果トランジスタであり、前記放熱用基板の、前記一方の主面に対向する実装面上に形成された、ドレイン電極となる下面電極と、前記実装面に対向する面上に形成された、ソース電極となる上面電極とを備え、
    前記下面電極は、前記放熱用基板に形成された前記外部導体に電気的に接続され、
    前記配線導体は、前記下面電極に前記外部導体を介して電気的に接続される第１の引出し部、および前記上面電極に電気的に接続される第２の引出し部を有し、
    前記配線用基板の前記配線導体によって与えられる信号の入出力のための電気的な流れが、前記放熱用基板の前記一方の主面に対向する他方の主面には至らず、前記第２の引出し部、前記上面電極、前記下面電極、前記外部導体、前記第１の引出し部を順次経由して生じるようにされた、
    半導体装置。
  2. 前記配線用基板は主面方向に直交する方向に貫通する貫通穴を有し、前記半導体素子は前記貫通穴内に収容されている、請求項１に記載の半導体装置。
  3. 複数個の前記半導体素子を備え、前記配線用基板は複数個の前記貫通穴を有し、前記複数個の半導体素子の各々は前記複数個の貫通穴の各々内に収容されている、請求項２に記載の半導体装置。
  4. 前記上面電極はワイヤを介して前記第２の引出し部と電気的に接続されている、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、耐熱温度が２００℃以上である、請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記半導体素子は、ベアタイプのものである、請求項１ないし５のいずれかに記載の半導体装置。
  7. 前記放熱用基板は、窒化アルミニウム基板、アルミナ基板、窒化珪素基板、または金属板の少なくとも一方主面にセラミックまたは樹脂からなる絶縁層が形成された金属ベース基板のいずれかからなり、前記配線用基板は、低温焼結セラミック基板または樹脂基板からなる、請求項１ないし６のいずれかに記載の半導体装置。
  8. 前記配線用基板の主面に実装された電子部品をさらに備える、請求項１ないし７のいずれかに記載の半導体装置。
JP2012530656A 2010-08-27 2011-08-22 半導体装置 Active JP5672305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012530656A JP5672305B2 (ja) 2010-08-27 2011-08-22 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010190332 2010-08-27
JP2010190332 2010-08-27
JP2012530656A JP5672305B2 (ja) 2010-08-27 2011-08-22 半導体装置
PCT/JP2011/068851 WO2012026418A1 (ja) 2010-08-27 2011-08-22 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012026418A1 JPWO2012026418A1 (ja) 2013-10-28
JP5672305B2 true JP5672305B2 (ja) 2015-02-18

Family

ID=45723418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012530656A Active JP5672305B2 (ja) 2010-08-27 2011-08-22 半導体装置

Country Status (4)

Country Link
US (1) US9030005B2 (ja)
JP (1) JP5672305B2 (ja)
CN (1) CN103081099A (ja)
WO (1) WO2012026418A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219759A1 (de) * 2014-09-30 2016-03-31 Siemens Aktiengesellschaft Leistungsmodul
JP6305362B2 (ja) * 2015-03-06 2018-04-04 三菱電機株式会社 電力用半導体モジュール
EP3341965B1 (en) * 2016-02-24 2019-04-24 ABB Schweiz AG Power module based on a multi-layer circuit board
WO2018030192A1 (ja) * 2016-08-10 2018-02-15 株式会社村田製作所 セラミック電子部品
TWI611538B (zh) * 2016-10-25 2018-01-11 旭德科技股份有限公司 封裝載板及其製作方法
WO2018179538A1 (ja) * 2017-03-29 2018-10-04 株式会社村田製作所 パワーモジュール及びパワーモジュールの製造方法
JP6741164B2 (ja) * 2017-09-07 2020-08-19 株式会社村田製作所 回路ブロック集合体
WO2019198199A1 (ja) * 2018-04-12 2019-10-17 三菱電機株式会社 半導体装置
CN110798991B (zh) * 2018-08-01 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
CN109148411B (zh) * 2018-08-15 2020-06-16 乐健科技（珠海）有限公司 散热基板及其制备方法
JP2020178057A (ja) * 2019-04-19 2020-10-29 シチズン時計株式会社 回路基板及びその回路基板を用いた発光装置
CN112259507B (zh) * 2020-10-21 2024-03-08 北京轩宇空间科技有限公司 一种异质集成的系统级封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177589A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd セラミック回路基板
JPH04142068A (ja) * 1990-10-01 1992-05-15 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP2003338579A (ja) * 2002-05-22 2003-11-28 Kyocera Corp 放熱板付き配線基板
JP2004146818A (ja) * 2002-10-01 2004-05-20 Hitachi Metals Ltd セラミック積層基板および高周波電子部品
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
JP2010186881A (ja) * 2009-02-12 2010-08-26 Hitachi Metals Ltd 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212045A (ja) 1985-03-18 1986-09-20 Hitachi Ltd 半導体装置
JPH05315467A (ja) 1992-05-06 1993-11-26 Mitsubishi Electric Corp 混成集積回路装置
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
US6650015B2 (en) * 2002-02-05 2003-11-18 Siliconware Precision Industries Co., Ltd. Cavity-down ball grid array package with semiconductor chip solder ball
JP2004063655A (ja) * 2002-07-26 2004-02-26 Toyota Industries Corp 放熱システム、放熱方法、熱緩衝部材、半導体モジュール、ヒートスプレッダおよび基板
JP2004253736A (ja) * 2003-02-21 2004-09-09 Ngk Insulators Ltd ヒートスプレッダモジュール
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
JP4014528B2 (ja) * 2003-03-28 2007-11-28 日本碍子株式会社 ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
US7579629B2 (en) * 2003-04-01 2009-08-25 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
TWI253701B (en) * 2005-01-21 2006-04-21 Via Tech Inc Bump-less chip package
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
DE102005053974B3 (de) * 2005-11-11 2007-03-01 Siemens Ag Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung
JP5105042B2 (ja) * 2006-03-23 2012-12-19 イビデン株式会社 多層プリント配線板
CN100449753C (zh) * 2006-11-17 2009-01-07 陈桂芳 发光二级体封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177589A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd セラミック回路基板
JPH04142068A (ja) * 1990-10-01 1992-05-15 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
JP2003338579A (ja) * 2002-05-22 2003-11-28 Kyocera Corp 放熱板付き配線基板
JP2004146818A (ja) * 2002-10-01 2004-05-20 Hitachi Metals Ltd セラミック積層基板および高周波電子部品
JP2008103615A (ja) * 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
JP2010186881A (ja) * 2009-02-12 2010-08-26 Hitachi Metals Ltd 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法

Also Published As

Publication number Publication date
US9030005B2 (en) 2015-05-12
WO2012026418A1 (ja) 2012-03-01
US20140070394A1 (en) 2014-03-13
CN103081099A (zh) 2013-05-01
JPWO2012026418A1 (ja) 2013-10-28

Similar Documents

Publication Publication Date Title
JP5672305B2 (ja) 半導体装置
JP7213469B2 (ja) 半導体装置及びその製造方法
US9516748B2 (en) Circuit board, electronic module and illuminating device having the circuit board, and method for manufacturing the circuit board
EP2391192A1 (en) Multilayer circuit substrate
JP2015005681A (ja) 半導体装置及びその製造方法
US9693482B2 (en) Semiconductor device
JP5182274B2 (ja) パワー半導体装置
JP2006120996A (ja) 回路モジュール
JP2006121004A (ja) パワーｉｃ
JP5039388B2 (ja) 回路装置
RU2725647C2 (ru) Схема с двухсторонним охлаждением
JP2011146513A (ja) 半導体装置
JP6686467B2 (ja) 電子部品放熱構造
JP3818310B2 (ja) 多層基板
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2005276968A (ja) パワー半導体装置
JP2011192762A (ja) パワーモジュール
JP2006310806A (ja) 放熱部材、電子部品搭載用基板、電子部品収納用パッケージおよび電子装置
JP6060053B2 (ja) パワー半導体装置
JP7535444B2 (ja) 絶縁基板および電力変換装置
JP2018193604A (ja) 接合構造及びその製造方法
JP2005333079A (ja) 半導体素子実装構造体
JP6406547B2 (ja) 電子部品搭載用パッケージおよび電子装置ならびに電子モジュール
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
JP6608728B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5672305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150