JPS61212045A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61212045A
JPS61212045A JP60052241A JP5224185A JPS61212045A JP S61212045 A JPS61212045 A JP S61212045A JP 60052241 A JP60052241 A JP 60052241A JP 5224185 A JP5224185 A JP 5224185A JP S61212045 A JPS61212045 A JP S61212045A
Authority
JP
Japan
Prior art keywords
ceramic multilayer
block
multilayer substrate
thermal conductivity
protruded parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60052241A
Other languages
English (en)
Inventor
Takeshi Fujita
毅 藤田
Shosaku Ishihara
昌作 石原
Takashi Kuroki
喬 黒木
Akizo Toda
尭三 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60052241A priority Critical patent/JPS61212045A/ja
Publication of JPS61212045A publication Critical patent/JPS61212045A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、放熱性を同士した半導体装置に関する。
〔発明の背景〕
電算機等に使用される半導体装＃、は、高集積化の傾向
にある。これに伴なって、配線基板上には、多数のＩＣ
やＬＳＩが高密度に搭載されるようになってきた。
このように、配線基板上に高密度にＩＣやＬＳＩが搭載
されるようになると、ＩＣｐＬＳＩの冷却が問題になり
、反面、この冷却の良否によって、ンＣやＬＳＩの搭載
密度が制限される。
従来の半導体装置は、第１図に示すように構成されてい
た。図において、多層配線２を施したセラミック基板１
の上にＬＳＩチップ３を搭載し、このＬＳＩチップ３と
多層配線２とな電気的に接続していた。セラミック基板
１には、熱伝導性に優れたＡｔ、Ｏ，が用いられている
。
さてＬＳＩチップ３で消費された熱（放散熱）は、熱伝
導性に優れたセラミック基板１に伝導され、セラミック
基板１の裏面に設けた放熱フィン４よりその熱を放熱す
ることによＦ）、ＬＳＩチップ３を冷却していた。
このＬＳＩの冷却は、セラミック基板１の材料Ａｔ、０
．の熱伝導嘉（約α２ル一りｄａｙ）Ｋ依存し、これ以
上の冷却を期待することはできない。
従って、これ以上の冷却効果を得るためには、更に熱伝
導率の高い材料の基板な使用する必要があるが、現段階
では、ＡＩ、０．に代る高絶縁、高耐圧材料の開発がな
されておらず、高集積化への大きな障壁となっているの
が実情である。
〔発明の目的〕
本発明は、上記実情に鑑みなされたものであＦ）、ＩＣ
，ＬＳＩチップの冷却を高めた半導体装置を提供せんと
するものである。
〔発明の概要〕
即ち本発明は、基板材としてＡ４０．を使用し、ＩＣや
ＬＳＩチップを搭載する部分のみに熱伝導率の高い材料
を使用して冷却効果を高めたものであシ、セラミック多
層配線板の半導体素子搭載部に孔を明け、この孔部に嵌
合する凸部を有するように熱伝導率の高い金属で放熱フ
ィンを形成し、この放熱フィンの凸部をセラミック多層
配線基板の孔に嵌合した状態で一体にし、このようにし
て一体化された放熱フィンの凸部に、半導体素子を搭載
しｔことｔ特徴とする。
〔発明の実施例〕
以下本発明の一実施例について詳細に説明する。第２図
において、１は従来と同材質のセラミック多層基板であ
り、セラミック内に多層配線２が施されている。このセ
ラミック多層基板１のＬＳＩチップ３ｔ−搭載する部分
は、孔が明けられている。５は、上記孔の近傍に設けら
れたボンディングバットである。又セラミック多層基板
１の裏面には、Ｗ粉末によるメタライゼイション６が施
され、このメタライゼイション６及びセラミック多層基
板１の表面に施したボンディングバット５に、眉及びＡ
μのメタライゼイシ璽ンを施した。
４は、熱伝導率のよいブロックであり、このブロック４
には、セラミック多層基板１に明けた孔に嵌合する凸部
７と、その裏面にフィン８を一体的に設けられている。
このプロ、り４には、旭＋Ａｕめりきが施されている。
上記セラミック多層基板１とブロック４とは、セラミッ
ク多層板１の孔に凸部７を嵌合した状態で、一体化され
ている。
この一体化の一方法として、メタライゼイシ璽ン６に材
質Ｍｏよシなるブロック４　ｉ　Ａｇ／Ｃμロウを使用
し、８５０℃のＢ、雰囲気にてロウ接合する。
このようにして一体化したブロック４の凸部７に、ＬＳ
Ｉチップ３ｔ−搭載し、ＬＳＩチ、プ３の端子とポンデ
ィングパッド５と全ワイヤボンディングする。
以上のように構成した本実施例の作用上次に説明する。
ブロック４、凸部７及びフィン８は、例えば熱伝導率の
高いＭｏ（熱伝導″ａｔ　４１／ｃｍ・Ｉ　・ｄ−ダ）
を使用する。又フィン８には、コバール４２アロイ合金
を使用してもよい。
ＬＳＩチップ３にて発熱した熱は、熱伝導率の高い凸部
７及びブロック４に伝導し、フィン８よシ放熱される。
因みに材料Ａ４ｏｓ　　（熱伝導率０．２７／ｃＭ・ｚ
　・ｃＬａｌ　）から成るセラミック多層基板１（従来
例）を通して放熱される熱量の５倍以上の放熱が確認さ
れた。
〔発明の効果〕
以上詳述した通り本発明によれば、セラミック多層基板
のＬＳＩチップ搭載部に孔を明け、この孔に熱伝導率の
高い金属がら成る凸部を嵌合し、この凸部にＬＳＩチッ
プを搭載したので、セラミック多層基板の絶縁性、耐圧
性を損なうことな（ＬＳＩチップの冷却効果を高めるこ
とができ、高集積化に光分対応できる半導体ｆＣ［ｔを
得ることができな。
【図面の簡単な説明】
第１図は従来の半導体装置の縦断面図である。 第２図は、本発明の一実施例を縦断面して示した図であ
る。 １・・・セラミック多層基板 ３・・・ＩＣ，ＬＳＩチップ ４・・・ブロック ５・・・ボンディングバット ７・・・凸部

Claims (1)

    【特許請求の範囲】
  1. 半導体素子搭載部を孔明けしたセラミック多層配線基板
    と、該セラミック多層配線基板の孔に嵌合する凸部を有
    し金属にて成形した放熱フィンとから成り、放熱フィン
    の凸部をセラミック多層配線基板の孔に嵌合した状態で
    ロウ接等により両者を一体にし、一体にした放熱フィン
    の凸部に半導体素子を搭載したことを特徴とする半導体
    装置。
JP60052241A 1985-03-18 1985-03-18 半導体装置 Pending JPS61212045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60052241A JPS61212045A (ja) 1985-03-18 1985-03-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60052241A JPS61212045A (ja) 1985-03-18 1985-03-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS61212045A true JPS61212045A (ja) 1986-09-20

Family

ID=12909223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60052241A Pending JPS61212045A (ja) 1985-03-18 1985-03-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS61212045A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2636777A1 (fr) * 1988-08-23 1990-03-23 Mikoshiba Nobuo Dispositif semiconducteur a circuit de decharge de chaleur
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
JP2014120398A (ja) * 2012-12-18 2014-06-30 Nabtesco Corp 継電器
US9030005B2 (en) 2010-08-27 2015-05-12 Murata Manufacturing Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2636777A1 (fr) * 1988-08-23 1990-03-23 Mikoshiba Nobuo Dispositif semiconducteur a circuit de decharge de chaleur
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US9030005B2 (en) 2010-08-27 2015-05-12 Murata Manufacturing Co., Ltd. Semiconductor device
JP2014120398A (ja) * 2012-12-18 2014-06-30 Nabtesco Corp 継電器

Similar Documents

Publication Publication Date Title
KR100381431B1 (ko) 반도체 다이 냉각용 장치 및 방법
JPH0758258A (ja) 改良された放熱能力を有する半導体デバイス
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JPS6221249A (ja) 半導体装置
JPH0573079B2 (ja)
JPS61212045A (ja) 半導体装置
JP3193142B2 (ja) 基 板
US5031071A (en) Heat spreading device for component leads
JP3344362B2 (ja) フィルムキャリア型半導体装置
JPS63289847A (ja) Ｌｓｉパッケ−ジの放熱構造
JPH05114665A (ja) 放熱性基板
JPS58218148A (ja) 電子部品冷却装置
JPS60226149A (ja) ヒ−トシンク付セラミツクパツケ−ジ
JPH01120853A (ja) 半導体装置
JP2804765B2 (ja) 電子部品塔載用基板
JP2815917B2 (ja) 半導体集積回路装置
JPS60250655A (ja) 集積回路パツケ−ジ
JPH034039Y2 (ja)
JPS62117351A (ja) プラスチツク・パツケ−ジ型半導体装置
JPH0547967A (ja) 半導体チツプモジユール
JPH0573066B2 (ja)
JPH0467658A (ja) 半導体装置
JPH0571139B2 (ja)
JPH11251352A (ja) 多層配線構造の半導体集積回路
JPS60154632A (ja) 半導体装置