JPS60250655A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS60250655A JPS60250655A JP10626884A JP10626884A JPS60250655A JP S60250655 A JPS60250655 A JP S60250655A JP 10626884 A JP10626884 A JP 10626884A JP 10626884 A JP10626884 A JP 10626884A JP S60250655 A JPS60250655 A JP S60250655A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- integrated circuit
- pad
- package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は集積回路パッケージに関し、特に大量の熱を発
生する集積回路素子を搭載するパッケージの構造に関す
るものである。
生する集積回路素子を搭載するパッケージの構造に関す
るものである。
電子計算機等の電子装置に使用される集積回路素子は、
近年の半導体素子技術の飛躍的な進展に伴ない、高密度
集積化、高速化が図られるようになり、結果として素子
当りの発熱量（発熱密度）。が増大する傾向にある。こ
れらの集積回路素子を多数個組み合わせて信頼度の高い
電子装置を提供する為には、素子レベルからノくツケー
ジ、カード、ボード、筐体に至る各実装レベルでの低熱
抵抗化放熱技術が重要となるが、特に集積回路素子を収
容する集積回路パッケージの放熱構造が基本となるＯ 従来、集積回路パッケージは第３図（α）に示す如く、
外部接続端子３（入出力ピン）を有し、該端子への接続
パターンを内蔵したアルミナセラミック基板２上に集積
回路素子１を固着し、素子１及び素子からのリード線５
を含んで気密するカックー″４とからなシ、特に発熱量
が多い素子の場合には、セラミック基板の背面にヒート
シンクｌＯを固着する構造が一般である。また、６はパ
ッドである。
近年の半導体素子技術の飛躍的な進展に伴ない、高密度
集積化、高速化が図られるようになり、結果として素子
当りの発熱量（発熱密度）。が増大する傾向にある。こ
れらの集積回路素子を多数個組み合わせて信頼度の高い
電子装置を提供する為には、素子レベルからノくツケー
ジ、カード、ボード、筐体に至る各実装レベルでの低熱
抵抗化放熱技術が重要となるが、特に集積回路素子を収
容する集積回路パッケージの放熱構造が基本となるＯ 従来、集積回路パッケージは第３図（α）に示す如く、
外部接続端子３（入出力ピン）を有し、該端子への接続
パターンを内蔵したアルミナセラミック基板２上に集積
回路素子１を固着し、素子１及び素子からのリード線５
を含んで気密するカックー″４とからなシ、特に発熱量
が多い素子の場合には、セラミック基板の背面にヒート
シンクｌＯを固着する構造が一般である。また、６はパ
ッドである。
しかしながら、素子当シ数ワットをこえる発熱量をもつ
集積回路素子の場合には、前記従来の構造では素子〜ヒ
ートシンク間に熱伝導率が比較的低いアルミナセラミッ
クが介在する事から、充分な放熱効果が得られない。こ
の為、従来、素子の固着面とヒートシンクの取付面との
間のアルミナセラミック基板の厚さを薄くする手段、セ
ラミック材質をベリリア（Ｂ２Ｏ）等の金属並みの熱伝
導率を有するものにする手段、また更には第３図（ｂ）
に示す如くセラミックの素子搭載部を孔明けし、モリブ
デン等熱膨張率が素子材料（シリコン）に近い金属ベー
ス８を取付け、該金属ベース８上に直接集積回路素子１
を搭載する手段等がとられる様になっている。
集積回路素子の場合には、前記従来の構造では素子〜ヒ
ートシンク間に熱伝導率が比較的低いアルミナセラミッ
クが介在する事から、充分な放熱効果が得られない。こ
の為、従来、素子の固着面とヒートシンクの取付面との
間のアルミナセラミック基板の厚さを薄くする手段、セ
ラミック材質をベリリア（Ｂ２Ｏ）等の金属並みの熱伝
導率を有するものにする手段、また更には第３図（ｂ）
に示す如くセラミックの素子搭載部を孔明けし、モリブ
デン等熱膨張率が素子材料（シリコン）に近い金属ベー
ス８を取付け、該金属ベース８上に直接集積回路素子１
を搭載する手段等がとられる様になっている。
しかしながら、上記第１の手段はアルミナセラミックの
厚さを、例えば０．５ｍｍ程度以下にすると、アルミナ
セラミック基板表面にそり、うねりが生じ、集積回路素
子の固着、ヒートシンクの固着等に不都合を生ずる為、
極端に薄くする事ができず、また第２の手段は前記第１
の手段と組み合わせればよシ有効な手段となり得るが、
セラミック材質が特殊である事から高価となるという欠
点がある。
厚さを、例えば０．５ｍｍ程度以下にすると、アルミナ
セラミック基板表面にそり、うねりが生じ、集積回路素
子の固着、ヒートシンクの固着等に不都合を生ずる為、
極端に薄くする事ができず、また第２の手段は前記第１
の手段と組み合わせればよシ有効な手段となり得るが、
セラミック材質が特殊である事から高価となるという欠
点がある。
また、第３の手段は、放熱構造としては最も望ましい構
造といえるが、素子１が金属カバー上に直接固着され、
更に金属カバー８がヒートシンクｌＯとも固着する為、
素子のバイアス電圧がヒートシンク面に表われる事にな
シ、集積回路パッケージ単体及びプリント板実装後の取
扱いにおいて電源短絡等の危険性がある。
造といえるが、素子１が金属カバー上に直接固着され、
更に金属カバー８がヒートシンクｌＯとも固着する為、
素子のバイアス電圧がヒートシンク面に表われる事にな
シ、集積回路パッケージ単体及びプリント板実装後の取
扱いにおいて電源短絡等の危険性がある。
また、以上述べたいずれの放熱構造をとるにしても、集
積回路素子１、セラミック基板２１．２′、ヒートシン
クｌＯの各材料の熱膨張係数をはｙ一致させなければ各
異種材料の接着面において、熱歪を生じ、集積回路素子
のクラック、ヒートン／りの脱□落等が発生する為、前
記各接着界面に例えば熱歪を吸収する銅板等柔軟性のあ
る金属板を介在させる複雑な構造が必要であった・ 〔発明の目的〕 本発明の目的は、上記欠点を解決し、放熱特性に優れた
集積回路パッケージを提供することにある。
積回路素子１、セラミック基板２１．２′、ヒートシン
クｌＯの各材料の熱膨張係数をはｙ一致させなければ各
異種材料の接着面において、熱歪を生じ、集積回路素子
のクラック、ヒートン／りの脱□落等が発生する為、前
記各接着界面に例えば熱歪を吸収する銅板等柔軟性のあ
る金属板を介在させる複雑な構造が必要であった・ 〔発明の目的〕 本発明の目的は、上記欠点を解決し、放熱特性に優れた
集積回路パッケージを提供することにある。
すなわち、本発明は集積回路素子のリード端子を接続す
るパッドと、該パッドに電気的に接続された外部接続端
子を主面にもち、且つ中央の集積回路素子搭載部に貫通
孔を設けたアルミナセラミック基板と、該基板の他の主
面の全面に当接して固着された銅−モリブデン焼結合金
製のヒートシンクと、前記セラミック基板の貫通孔と前
記ヒートシンク底面とで形成される凹部に炭化ケイ素を
基本材料とした高熱伝導性セラミックの薄基板を介して
集積回路素子を固着させたことを特徴とする集積回路パ
ッケージである。
るパッドと、該パッドに電気的に接続された外部接続端
子を主面にもち、且つ中央の集積回路素子搭載部に貫通
孔を設けたアルミナセラミック基板と、該基板の他の主
面の全面に当接して固着された銅−モリブデン焼結合金
製のヒートシンクと、前記セラミック基板の貫通孔と前
記ヒートシンク底面とで形成される凹部に炭化ケイ素を
基本材料とした高熱伝導性セラミックの薄基板を介して
集積回路素子を固着させたことを特徴とする集積回路パ
ッケージである。
次に本発明について図面を参照して説明する。
第１図は、本発明による集積回路パッケージの分解斜視
図を、また第２図は、第１図のＡ−Ａ′断面図を示す。
図を、また第２図は、第１図のＡ−Ａ′断面図を示す。
図において、本発明、の集積回路パッケージは集積回路
素子１のリード端子５を接続するパッド６、外部接続端
子（入出力ピン）３、および該パッド、外部端子間を電
気的に接続するパターン７を一方の面に持ち、中央部に
貫通孔１１を設けたアルミナセラミック基板７と、該基
板の他の面に全面に当接する底面をもつ銅−モリブデン
焼結合金製のヒートシンクＩＯと、前記基板の貫通孔１
１と前記ヒートシンクｌＯの底面とで形成される凹部１
２内に収゛容される絶縁性薄板９とがロー材により一体
固着された構造をとる。集積回路素子１は前記凹部１２
内の薄板９上に銀等の金属粉を含む高熱伝導性の樹脂系
接着剤で固着され、前記アルミナセラミック基板上のパ
ッド６に信号、電源リード端子５が接続された後、カバ
ー４にて気密封止される。
素子１のリード端子５を接続するパッド６、外部接続端
子（入出力ピン）３、および該パッド、外部端子間を電
気的に接続するパターン７を一方の面に持ち、中央部に
貫通孔１１を設けたアルミナセラミック基板７と、該基
板の他の面に全面に当接する底面をもつ銅−モリブデン
焼結合金製のヒートシンクＩＯと、前記基板の貫通孔１
１と前記ヒートシンクｌＯの底面とで形成される凹部１
２内に収゛容される絶縁性薄板９とがロー材により一体
固着された構造をとる。集積回路素子１は前記凹部１２
内の薄板９上に銀等の金属粉を含む高熱伝導性の樹脂系
接着剤で固着され、前記アルミナセラミック基板上のパ
ッド６に信号、電源リード端子５が接続された後、カバ
ー４にて気密封止される。
ここで、絶縁性薄板９は炭化ケイ素（ＳｊＣ）系のセラ
ミックであシ、セラミック基板２＃の貫通孔１１の開口
部より若干小さな外形をもち、一方の面、すなわちヒー
トシンク１０の底面に当接する面にロー付けの為のメタ
ライズ成環がなされている。炭化ケイ素系のセラミック
は、元来表１に示す如く低熱膨張係数、高熱伝導性は有
するが、電気絶縁性に難点があり、主として耐熱性構造
材として用いられてきたが、近年電気絶縁性が改善され
、ｔｏｔ’Ω儂をこえる絶縁抵抗を有するものも出現し
つつある。しかしながら、集積回路素子底面部のみを固
着する本発明の構造から見て１０５Ωぼ程度以上の絶縁
性を有するものであれば、実用上差しつかえない。
ミックであシ、セラミック基板２＃の貫通孔１１の開口
部より若干小さな外形をもち、一方の面、すなわちヒー
トシンク１０の底面に当接する面にロー付けの為のメタ
ライズ成環がなされている。炭化ケイ素系のセラミック
は、元来表１に示す如く低熱膨張係数、高熱伝導性は有
するが、電気絶縁性に難点があり、主として耐熱性構造
材として用いられてきたが、近年電気絶縁性が改善され
、ｔｏｔ’Ω儂をこえる絶縁抵抗を有するものも出現し
つつある。しかしながら、集積回路素子底面部のみを固
着する本発明の構造から見て１０５Ωぼ程度以上の絶縁
性を有するものであれば、実用上差しつかえない。
次に、ヒートシンクｌＯは銅−モリブデン焼結合金を図
示の通シ所定の形状に加工したものであシ、特にセラミ
ック基板と当接する底面は所定の平坦度に仕上げられ、
またロー付けの為の表面処理がなされている。この銅−
モリブデン合金は表１に示す如く、アルミニウム並の熱
伝導率と、アルミナセラミック並の熱膨張係数をもつ。
示の通シ所定の形状に加工したものであシ、特にセラミ
ック基板と当接する底面は所定の平坦度に仕上げられ、
またロー付けの為の表面処理がなされている。この銅−
モリブデン合金は表１に示す如く、アルミニウム並の熱
伝導率と、アルミナセラミック並の熱膨張係数をもつ。
表 １
以上述べた絶縁性薄板９、ヒートシンクｌＯの材料を使
用している事により、集積回路素子１、基板２“、絶縁
性薄板９、ヒートシンクｌＯは全てはソ同一の熱膨張率
を有することになり、各材料の接合界面における極端な
熱歪はなくなシ、集積回路パッケージ組立時、及び実使
用状態での接続信頼性が格段に改善される。
用している事により、集積回路素子１、基板２“、絶縁
性薄板９、ヒートシンクｌＯは全てはソ同一の熱膨張率
を有することになり、各材料の接合界面における極端な
熱歪はなくなシ、集積回路パッケージ組立時、及び実使
用状態での接続信頼性が格段に改善される。
また、伝熱径路で見ると、集積回路素子→絶縁性薄板→
ヒートシンクといずれも良熱伝導率をもった材料で構成
された伝熱径路となる為、第３図（→で示した従来のア
ルミナセラミック基板の集積回路パッケージに比べ、集
積回路素子からヒートシンク迄の熱抵抗は約１７２から
数分の−に改善できうる。
ヒートシンクといずれも良熱伝導率をもった材料で構成
された伝熱径路となる為、第３図（→で示した従来のア
ルミナセラミック基板の集積回路パッケージに比べ、集
積回路素子からヒートシンク迄の熱抵抗は約１７２から
数分の−に改善できうる。
本発明は以上説明したように、炭化ケイ素系セラミック
の絶縁板を介して集積回路素子を銅−モリブデン合金製
ヒートシンクに直接固着した構成により、各構成材料界
面での熱歪がなく、良好な放熱特性を有する集積回路パ
ッケージを実現できる効果を有するものである。
の絶縁板を介して集積回路素子を銅−モリブデン合金製
ヒートシンクに直接固着した構成により、各構成材料界
面での熱歪がなく、良好な放熱特性を有する集積回路パ
ッケージを実現できる効果を有するものである。
第１図は本発明の実施例を示す集積回路パッケージの分
解斜視図、第２図は第１図のＡ−Ｎ断面図、第３図（α
） 、 （ｂ）は従来の集積回路パッケージの構造を示
す断面図である。 １・・・集積回路素子、２，２′、２“・・・セラミッ
ク基板、３・・・外部接続端子、４・・・カバー、５・
・・リード端子、６・・・パッド、７・・・配線ハター
ン、８・・・金属ベース、９・・・絶縁性薄板、１０・
・・ヒートシンク特許出願人 日本電気株式会社 第３図 （（１） （ｂ） 第２図
解斜視図、第２図は第１図のＡ−Ｎ断面図、第３図（α
） 、 （ｂ）は従来の集積回路パッケージの構造を示
す断面図である。 １・・・集積回路素子、２，２′、２“・・・セラミッ
ク基板、３・・・外部接続端子、４・・・カバー、５・
・・リード端子、６・・・パッド、７・・・配線ハター
ン、８・・・金属ベース、９・・・絶縁性薄板、１０・
・・ヒートシンク特許出願人 日本電気株式会社 第３図 （（１） （ｂ） 第２図
Claims (1)
- （１）集積回路素子のリード端子を接続するパッドと、
該パッドに電気的に接続された外部接続端子とを主面に
もち、且つ中央部に貫通孔を設けたアルミナセラミック
基板と、該基板の他の主面の全面に当接して固着された
銅−モリブデン焼結合金製のヒートシンクと、前記セラ
ミック基板の貫通孔と前記ヒートシンク底面とで形成さ
れた凹部に固着された炭化ケ・ｆ素を基本材料とした高
熱伝導性のセラミックの薄基板とからなシ、集積回路素
子を前記高熱伝導性セラミック薄基板上に固着したこと
を特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10626884A JPS60250655A (ja) | 1984-05-25 | 1984-05-25 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10626884A JPS60250655A (ja) | 1984-05-25 | 1984-05-25 | 集積回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60250655A true JPS60250655A (ja) | 1985-12-11 |
Family
ID=14429333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10626884A Pending JPS60250655A (ja) | 1984-05-25 | 1984-05-25 | 集積回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183543A (ja) * | 1986-02-07 | 1987-08-11 | Hitachi Ltd | 半導体装置用パツケ−ジ |
| JPH01305544A (ja) * | 1988-06-03 | 1989-12-08 | Denki Kagaku Kogyo Kk | 半導体装置 |
| US8198725B2 (en) | 2009-12-31 | 2012-06-12 | Star Technologies Inc. | Heat sink and integrated circuit assembly using the same |
-
1984
- 1984-05-25 JP JP10626884A patent/JPS60250655A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183543A (ja) * | 1986-02-07 | 1987-08-11 | Hitachi Ltd | 半導体装置用パツケ−ジ |
| JPH01305544A (ja) * | 1988-06-03 | 1989-12-08 | Denki Kagaku Kogyo Kk | 半導体装置 |
| US8198725B2 (en) | 2009-12-31 | 2012-06-12 | Star Technologies Inc. | Heat sink and integrated circuit assembly using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US4292647A (en) | Semiconductor package and electronic array having improved heat dissipation | |
| JPH03195053A (ja) | インバータ装置 | |
| JPS60250655A (ja) | 集積回路パツケ−ジ | |
| JP2662738B2 (ja) | セラミックス放熱フィン付半導体装置 | |
| JP2000340896A (ja) | 配線基板モジュール | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPS6066842A (ja) | 半導体装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JPS6220701B2 (ja) | ||
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH04299849A (ja) | 半導体装置 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH05114665A (ja) | 放熱性基板 | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JPS5835956A (ja) | 混成集積回路装置 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH08274225A (ja) | 半導体部品 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JPH09266265A (ja) | 半導体パッケージ |