JP2000340896A - 配線基板モジュール - Google Patents

配線基板モジュール

Info

Publication number
JP2000340896A
JP2000340896A JP14868599A JP14868599A JP2000340896A JP 2000340896 A JP2000340896 A JP 2000340896A JP 14868599 A JP14868599 A JP 14868599A JP 14868599 A JP14868599 A JP 14868599A JP 2000340896 A JP2000340896 A JP 2000340896A
Authority
JP
Japan
Prior art keywords
wiring board
heat
electronic component
generating
generating electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14868599A
Other languages
English (en)
Inventor
Yoshihiro Takeshita
良博 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14868599A priority Critical patent/JP2000340896A/ja
Publication of JP2000340896A publication Critical patent/JP2000340896A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】発熱性電子部品と非発熱性電子部品とを搭載し
た配線基板モジュールの、放熱効果を損なうことなく電
子部品の搭載面積を拡大する。 【解決手段】絶縁基板１の表面に発熱性電子部品と非発
熱性電子部品とを実装してなる配線基板２と、放熱性部
材４と、配線基板を収納するための筐体３とを具備する
配線基板モジュールにおいて、ＩＣチップ、抵抗素子な
どの発熱性電子部品Ｅ１、Ｒ１、Ｒ２を配線基板２の表
面Ｓ１の略中央部のみに実装するとともに、放熱性部材
４の一部に突出部１２を設け、配線基板２の少なくとも
発熱性電子部品Ｅ１、Ｒ１、Ｒ２実装部と相対向する裏
面Ｓ２と突出部１２と接合するとともに、配線基板２の
突出部１２との接合部以外の他表面側に、ノイズ除去用
チップ状コンデンサなどの非発熱性電子部品Ｃ１，Ｃ２
を実装する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、非発熱性電子部品
と発熱性電子部品とが実装された配線基板モジュールの
改良に関するものである。
【０００２】
【従来技術】一般に、絶縁基板の表面にＩＣチップやパ
ワートランジスンタなどの発熱性電子部品が搭載された
配線基板においては、配線基板の裏面にヒートシンクと
呼ばれる放熱性部材が接合されており、前記発熱性電子
部品から発生した熱を前記ヒートシンクから大気中に放
出されるようになっている。
【０００３】図４によれば、絶縁基板２１の一表面側に
は、ＩＣチップＥ１や抵抗体素子Ｒ１、Ｒ２などの発熱
性電子部品とともに、コンデンサ素子Ｃ１、Ｃ２などの
非発熱性電子部品が混在して搭載されている。なお、Ｉ
ＣチップＥ１はワイヤ２２によるボンディングによっ
て、また他の電子部品ははんだ付け等によってそれぞれ
絶縁基板２１表面に実装されている。また、ＩＣチップ
Ｅ１はワイヤ２２を保護するために有機樹脂２３によっ
て封止された構造からなる。
【０００４】ところで、ＩＣチップＥ１の発熱性の電子
部品は、作動に伴って熱を発生し、その熱によって温度
が高くなると、電流値の精度に誤差を生じ、ＩＣチップ
の作動が自動的に停止させられたり、チップ自体が破損
してしまう場合があるために、この発熱性電子部品Ｅ
１，Ｒ１、Ｒ２から発生した熱を放出するために、絶縁
基板２１の裏面には、ヒートシンク２４が接着等によっ
て接合されている。
【０００５】
【発明が解決しようとする課題】しかしながら、図４に
示すような従来の発熱性電子部品Ｅ１、Ｒ１，Ｒ２や非
発熱性電子部品Ｃ１、Ｃ２を搭載した配線基板モジュー
ルにおいては、ヒートシンク２４が、絶縁基板２１の他
方の面全面に取り付けられているので、電子部品が絶縁
基板２１の片面にしか搭載できず、搭載面積が狭くなっ
てしまう。しかも、コンデンサなどの非発熱性部品は、
発熱性部品と隣接して搭載されると、発熱性部品から発
生した熱によって電子部品の特性が低下するなどの弊害
をきたすことから、放熱効果を損なうことなく、また電
子部品間の熱による特性などへの影響を低減するために
は、配線基板の面積を拡大する必要があった。
【０００６】そのために、発熱性電子部品を多く搭載し
た配線基板においては、放熱特性の問題から配線基板を
小型化し、多くの電子部品を高密度に搭載し高機能化す
ることができないという問題があった。
【０００７】これに対して、総発熱量が小さく、また常
時出力する必要のない電子部品を搭載する配線基板モジ
ュールにおいては、発熱性電子部品と配線基板との間に
小型のヒートシンクを付けたり、絶縁基板に伝熱用ビア
ホールや伝熱用導体層を形成することで熱拡散性を高
め、基板に電子部品を両面実装することができるように
なってきている。
【０００８】従って、本発明は、発熱性電子部品と非発
熱性電子部品とを搭載した配線基板モジュールの問題点
を解決して、放熱効果を損なうことなく電子部品の搭載
面積を拡大し、かつ電子部品を高密度に実装し、小型化
を図ることのできる配線基板モジュールを提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明者は、上記の課題
に対して検討を重ねた結果、絶縁基板と、該絶縁基板の
表面に発熱性電子部品と非発熱性電子部品とを実装して
なる配線基板と、放熱性部材と、前記配線基板を収納す
るための筐体とを具備する配線基板モジュールにおい
て、前記配線基板の一表面側のみに前記発熱性電子部品
を実装し、前記放熱性部材の一部に突出部を設け、前記
配線基板の少なくとも前記発熱性電子部品実装部と対向
する他表面側と前記突出部と接合するとともに、前記配
線基板の前記突出部との接合部以外の他表面側に非発熱
性電子部品を実装することにより、上記目的が達成され
ることを見いだした。
【００１０】また、かかる配線基板モジュールにおいて
は、前記発熱性電子部品を前記配線基板の一表面側の略
中央部に実装すること、前記配線基板の他表面側の非発
熱性電子部品の実装部を放熱性部材の表面に形成された
凹部内に収納すること、前記配線基板の他表面側の前記
放熱性部材の突出部との接合面積が前記配線基板の他方
の全表面積３０〜９５％であること、さらには前記放熱
性部材の突出部の側面がテーパ形状からなり、前記配線
基板の他表面側と前記放熱性部材の突出部のテーパ面と
の平均角度が８５度以下であること、また配線基板の他
表面側に実装される非発熱性電子部品がノイズ除去用コ
ンデンサからなることが望ましい。
【００１１】
【作用】本発明の配線基板モジュールにおいては、配線
基板の表面側にのみ発熱性電子部品（以下、発熱部品と
いう。）を実装し、ヒートシンクの一部に突出部を設
け、配線基板の少なくとも発熱性部品実装部と対向する
裏面を突出部と接合するとともに、前記配線基板の前記
突出部との接合面以外の裏面領域に非発熱性電子部品
（以下、非発熱部品という。）を実装することにより、
配線基板の一表面側に搭載された発熱部品からの熱が速
やかにヒートシンクへと拡散し、優れた放熱効果が保た
れる。また、配線基板の他表面側にも電子部品を搭載で
きるため部品搭載面積を一表面側のみからさらに拡大で
きるために、電子部品の高密度実装化が図られ、配線基
板全体を小型化することができる。
【００１２】また、配線基板の他表面側に実装する非発
熱部品は、発熱部品からヒートシンクへの熱伝達経路の
外側に位置することとなるために、発熱部品による熱が
他表面側に実装された非発熱部品に悪影響を及ぼすこと
がなく、また、他表面側に実装された非発熱部品が発熱
性部品から放熱性部材への熱の拡散を妨げることがな
く、配線設計において不自然な部品配置や電気特性上好
ましくない配線が発生しないため、基板構造を簡素化す
ることができる。
【００１３】特に、配線基板モジュール内には、一般に
非発熱部品としてチップ状コンデンサが多数搭載される
が、他表面側に実装する非発熱部品として、このチップ
状コンデンサを集約して配列することにより、他方の電
子部品搭載領域を有効に利用することができる。
【００１４】また、本発明においては、前記発熱部品を
前記配線基板の一表面側側の略中央部に実装することに
より、発熱部品と対向する他表面側と放熱性部材とを接
合する面積を広く確保できるため、発熱性部品からの熱
を速やかに放熱性部材へと拡散し、優れた放熱効果が保
たれる。
【００１５】さらに、前記配線基板の他表面側の非発熱
部品の実装部を放熱性部材の表面に形成された凹部内に
収納することにより、放熱性部材を嵩高くする必要がな
く、また、配線基板と放熱性部材との配置を配線基板の
他表面側に実装された非発熱部品によって阻害されるこ
となく、配線基板と放熱性部材とからなるモジュール全
体を小型化することができる。
【００１６】また、前記配線基板の他表面側の前記放熱
性部材の突出部との接合面積を前記配線基板の他方の全
表面積３０〜９５％とすることにより、基板表面に搭載
した発熱部品と対向する裏面とヒートシンクとが接合す
る面積が十分に確保できるため、発熱性部品からの熱は
速やかに前記ヒートシンクへと拡散し、優れた放熱効果
が保たれる。
【００１７】また、前記放熱性部材の突出部の側面がテ
ーパ形状からなり、前記配線基板の他表面側と前記放熱
性部材の突出部のテーパ面との平均角度を８５度以下と
することにより、配線基板の一表面側に搭載された発熱
性部品からの熱がヒートシンクの突出部を経由して放熱
性部材の放熱面に拡散しながら伝達されるために突出部
による熱抵抗を減らすことができ優れた放熱効果が保た
れる。
【００１８】
【発明の実施の形態】以下、本発明の配線基板モジュー
ルの一実施態様を図面を参照しながら詳細に説明する。
図１は本発明の一実施態様の配線基板モジュールの概略
断面図である。図１において、絶縁基板１の表面に配線
層（図示せず）が被着形成された配線基板２、配線基板
１と収納する筐体３内に収納されており、筐体３の一方
の開口側には、開口を塞ぐように接合されたヒートシン
ク４が筐体３に接合されている。また、筐体３の他方の
開口は蓋体５によって塞がれており、配線基板２は、ヒ
ートシンク４、筐体３および蓋体５によって形成される
キャビティ６内に収納されている。
【００１９】図１の配線基板モジュールによれば、配線
基板２の一表面側Ｓ１のほぼ中央には、発熱部品として
ＩＣチップＥ１、抵抗素子Ｒ１、Ｒ２などが搭載されて
いる。なお、抵抗体素子Ｒ１、Ｒ２は、印刷によって形
成されるか、又は低抗チップ部品として配線基板の配線
回路にはんだ付けされる。また、ＩＣチップＥ１は、基
板２に固定され、ワイヤ７によるダイボンディング等に
よって配線回路と電気的に接続されるとともに、ワイヤ
保護用の樹脂８によって外気から封止されている。
【００２０】また、配線基板２の表面Ｓ１側の端部に
は、入出力端子９が被着形成されており、また、入出力
端子９と対向する筐体３の部分にも入出力端子１０が被
着形成されており、入出力端子９と入出力端子１０と
は、ワイヤ１１によって電気的に接続されている。
【００２１】一方、ヒートシンク４には、突出部１２が
設けられており、この突出部１２の上面は、配線基板２
の発熱部品Ｅ１，Ｒ１，Ｒ２が搭載された表面Ｓ１の領
域と相対向する裏面Ｓ２領域と接合されている。なお、
ヒートシンク４の突出部１２と配線基板２の裏面Ｓ２と
の接合領域は、配線基板２の裏面Ｓ２の一部であって、
全領域よりも面積が小さく、また、配線基板２の表面Ｓ
１に搭載された発熱部品Ｅ１，Ｒ１，Ｒ２の搭載領域よ
りも広くなるように設定されている。
【００２２】このように、配線基板２の発熱部品Ｅ１，
Ｒ１，Ｒ２実装部領域と対向する裏面Ｓ２の領域にヒー
トシンク４に設けた突出部１２と接合しているため、基
板２の表面Ｓ１に搭載し発熱部品Ｅ１，Ｒ１，Ｒ２から
の熱は速やかにヒートシンク４に拡散し、発熱部品を含
む各電子部品の温度を低く抑えることができる。
【００２３】一方、配線基板２の裏面Ｓ２のヒートシン
ク４との接合部領域Ａ以外の領域Ｂには、図２の配線基
板２の裏面の平面図に示すように、発熱部品に比べて相
対的に発熱量の小さい非発熱性部品が搭載される。非発
熱性部品としては、配線基板モジュールの入出力端子９
の高周波ノイズを除去するために搭載される表面実装型
のチップ状コンデンサＣ１、Ｃ２が好適ある。ノイズ除
去用のチップ状コンデンサＣ１、Ｃ２は、ワイヤ１１に
乗る伝導性の高周波ノイズを除去するためのものであっ
て、ほとんどの配線基板モジュールにおいて搭載されて
おり、ノイズ除去機能を十分に発揮するようにワイヤ１
１の近傍に配置する必要があり、入出力端子９が配線基
板２の周縁部に通常設けられるため、チップ状コンデン
サＣ１、Ｃ２も配線基板２の周縁部に実装される場合が
多い。
【００２４】従って、配線基板２の略中央に発熱部品を
実装した場合に、必然的にその対向する裏面Ｓ２領域Ａ
以外の領域Ｂにチップ状コンデンサ素子Ｃ１、Ｃ２を配
置することとなり、ごく自然な配線設計が可能であり、
電気特性上好ましくない配線の引き回しを行うことがな
い点で有利である。
【００２５】また、入出力端子９は、モジュール内に多
数個設けられ、ノイズ除去用コンデンサ素子Ｃ１、Ｃ２
は、各入出力端子毎に１個以上実装する場合が多く、基
板の入出力端子９の近傍に数十個並べて実装されるのが
一般的である。このため、コンデンサ素子Ｃ１、Ｃ２全
てを合わせた総実装面積は大きく、これを配線基板の裏
面Ｓ２に実装するため、その他の部品の実装面積が拡大
され、配線基板の小型化と電子部品の高密度実装化を図
ることができる。なお、コンデンサ素子Ｃ１，Ｃ２は配
線基板の配線回路に対してはんだ付け等によって実装さ
れる。
【００２６】なお、配線基板２の表面Ｓ１の発熱部品Ｅ
１、Ｒ１，Ｒ２実装部以外の領域には、入出力端子９以
外に熱による影響の小さい非発熱部品が搭載されていて
もよい。
【００２７】上記本発明の配線基板モジュールの構造に
おいては、特に、配線基板２の裏面Ｓ２における電子部
品の搭載面積を確保する上では、ヒートシンク４の突出
部１２との接合面積が配線基板２の裏面Ｓ２の全表面積
の３０〜９５％であることが望ましい。これは、突出部
１２との接合面積が３０％よりも小さいと、配線基板２
の表面に実装された発熱部品Ｅ１，Ｒ１，Ｒ２の熱を効
率的にヒートシンク４に拡散させることが難しく、発熱
部品の温度が上昇してしまう恐れがある。また、９５％
よりも大きいと、配線基板２の裏面Ｓ２における非発熱
部品を搭載する領域を確保することが難しくなるためで
ある。特に、放熱性と配線基板裏面Ｓ２における非発熱
部品の搭載領域の確保の両立を考えた場合、ヒートシン
ク４の突出部１２との接合面積としては５０〜８０％と
するのがよい。
【００２８】また、ヒートシンク４の突出部の高さＨ
は、配線基板２の裏面Ｓ２に実装する非発熱部品の大き
さにもよるが、０．５〜２０ｍｍとすることが望まし
い。この高さＨが０．５ｍｍよりも小さいと、あらゆる
非発熱部品を搭載することが難しく、２０ｍｍよりも高
いとヒートシンク４の全体厚さを大きくせざる得ないた
めに、配線基板モジュール全体が大型化してしまう。特
に、配線基板２の裏面Ｓ２に実装する非発熱部品として
コンデンサを採用する場合、高さＨは１〜５ｍｍ程度が
よい。
【００２９】さらに、ヒートシンク４の突出部１２の側
面の形状は、配線基板２の裏面Ｓ２に搭載される非発熱
部品が突出部１２と接触したり、非発熱部品を裏面Ｓ２
にロウ材等によって実装した場合に、ロウ材が突出部１
２と接触しない限りにおいて、あらゆる形状でもよく、
配線基板２の裏面Ｓ２に実装された非発熱部品の配置、
形状に合わせて設計すればよいが、特に、発熱部品Ｅ
１，Ｒ１，Ｒ２からヒートシンク４に伝達された熱を効
率的に放熱するために、図３に示すように、ヒートシン
ク４の突出部１２の側面が突出部１２の配線基板２との
接合面からヒートシンク４本体にかけてその断面積が徐
々に大きくなるようなテーパ形状からなることが望まし
い。テーパ形状としては、平面形状であっても曲面形状
であってもよい。このように突出部１２の側面をテーパ
形状とすることにより、突出部１２の配線基板２との接
合面からヒートシンク４本体にかけて突出部１２の断面
積を徐々に大きくすることができるために、ヒートシン
ク４の突出部１２からヒートシンク４本体への熱の伝達
を効率化することができる。
【００３０】その場合、その配線基板２の裏面Ｓ２とヒ
ートシンク４の突出部１２の接合部におけるテーパ面の
平均角度θ、即ち、テーパ面の上面端部と突出部１２の
ヒートシンク４本体基部間を結ぶ線分と配線基板２の裏
面Ｓ２との角度が８５度以下であることが望ましい。な
お、上記テーパ形状の角度θは大きいほど熱伝達性に優
れるが大きくなりすぎると、配線基板２の裏面Ｓ２にお
ける非発熱部品の搭載領域の許容高さが低くなってしま
うために３０度以上であることが望ましい。
【００３１】また、ヒートシンク４における配線基板２
の裏面Ｓ２の非発熱部品の実装部を、ヒートシンク４の
表面に形成された凹部１３内に収納することが望まし
い。これによって、突出部１２の形成によって、ヒート
シンク４全体の高さが嵩高くなることがなく、また、配
線基板２とヒートシンク４との配置を配線基板２の裏面
Ｓ２に実装された非発熱部品によって阻害されることが
ないために、配線基板２とヒートシンク４との接合構造
全体を小型化することができる。
【００３２】前記配線基板２を構成する絶縁基板１とし
ては、アルミナ（Ａｌ2 Ｏ3 ）を主成分とするセラミッ
クスの他、窒化アルミニウム（ＡｌＮ）や窒化珪素（Ｓ
ｉ3N4 ）、炭化珪素（ＳｉＣ）、ムライト（３Ａｌ2 Ｏ
3 ・２ＳｉＯ2 ）、ガラスセラミックス等を主成分とす
るセラミックスのほか、エポキシ樹脂、ガラスーエポキ
シ複合材料等の有機樹脂等の半導体素子が収容搭載され
る半導体素子収納用パッケージや半導体素子の他にコン
デンサや抵抗体等の各種電子部品が搭載される混成集積
回路基板等に用いられる周知の各種絶縁材料が使用可能
である。なお、絶縁基板表面に形成される配線回路（図
示せず）は、例えば、絶縁基板１がセラミックスからな
る場合には、そのセラミックと同時焼成によって形成で
きる金属材料、または一旦作製されたセラミック絶縁基
板の表面に焼き付け処理によって形成できる導体材料で
あれば、あらゆる金属材料によって形成でき、例えば、
銅、タングステン、モリブデン、アルミニウムなどによ
って構成される。
【００３３】また、筐体３としては、公知のＰＰＳ樹脂
やＰＢＴ樹脂等の単体から成るものは勿論、それらの樹
脂に強化用として２０〜４０重量％程度のガラス繊維や
その他の無機繊維、あるいは無機粉末等を添加混合した
りした複合材の単体からなるもの及びこれらの樹脂とア
ルミニウム、アルミダイキャスト合金等の金属とを組み
合わせて形成したものでもよいし、さらには、前記絶縁
基板１を構成するような絶縁材料によって形成してもよ
い。なお、この筐体３の配線基板２の入出力端子９と対
向する位置に形成された入出力端子１０は、銅または銅
を主成分とする公知の合金からなることが望ましい。
【００３４】（ワイヤ材質）一方、配線基板２と筐体３
に形成された入出力端子９、１０間を接続するボンディ
ングワイヤ１１としては、直径が１００〜３００μｍ程
度のアルミニウム線材が好適であり、入出力端子９，１
０は、各配線回路の表面に、ＮｉメッキおよびＡｕメッ
キを施したものや、配線回路表面に４２アロイやアルミ
ニウムからなる金属板片を半田等で接合することによっ
て、ボンディングワイヤ１１と入出力端子９，１０との
接続信頼性を高めることができる。
【００３５】（蓋体材質）筐体３の開口部を塞ぐ蓋体５
としては、公知のＰＰＳ樹脂やＰＢＴ樹脂、アルミニウ
ム合金等の金属が適用される。
【００３６】（ヒートシンク材質）ヒートシンク４とし
ては、高熱伝導性、特に熱伝導率が５０Ｗ／ｍ・Ｋ以上
の材質からなるものであれば、特に限定されるものでは
ないが、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、
鉄（Ｆｅ）等を主成分とする合金製、あるいは窒化アル
ミニウム（ＡｌＮ）や炭化珪素（ＳｉＣ）等のセラミッ
ク製等が挙げられ、かかる材料から成るヒートシンク
は、例えばシリコーン系の接着剤等で基板の裏面に接合
されている。
【００３７】さらに、前記ヒートシンク４に設ける突出
部１２は、ヒートシンク４と同一材料からなることが望
ましいが、ヒートシンク４本体と異種の放熱性に優れた
材料によって構成し、ヒートシンク４本体に接合したも
のであってもよい。
【００３８】なお、キャビティ６には、エポキシ樹脂や
シリコン樹脂などの熱硬化性樹脂やシリコーンゲルなど
のゲル状物質を充填して、配線基板２の表面Ｓ１、Ｓ２
に搭載された種々の電子部品を封止することが望まし
い。
【００３９】以下、本発明の配線基板モジュールとし
て、配線基板の絶縁基板をアルミナ質セラミックスによ
って形成した場合の製造方法について説明する。アルミ
ナ（Ａｌ2 Ｏ3 ）を主成分とする粉末原料に、適当な有
機バインダ、可塑剤、溶剤等を添加して混合し、ドクタ
ープレード法、カレンダーロール法等のテープ成形技術
によってセラミックグリーンシートを成形する。次に、
該セラミックグリーンシートの所定の位置に孔（あな）
空け加工法によって所定の直径の図示しないスルーホー
ルを形成する。
【００４０】続いて、タングステン（Ｗ）、モリブデン
（Ｍｏ）等の高融点金属を主成分とする粉末原料に、適
当な有機バインダ、可塑剤、溶剤等を添加し、混合して
得た金属ペーストを印刷によって前記セラミックグリー
ンシートに塗布し、回路配線パターンを形成する。
【００４１】このような方法を繰り返し、前記回路配線
パターンが形成されたセラミックグリーンシートを複数
枚形成する。次に、各セラミックグリーンシートを回路
配線パターンが、電気的及ぴ熱的に接続されるように位
置合わせをして積層し、水素（Ｈ2 ）、窒素（Ｎ2 ）等
の還元性雰囲気下において焼成することによって、配線
基板２が形成される。
【００４２】その後、電子部品実装時のダイペーストの
接着性、はんだ漏れ性を改善するために、電極、電子部
品実装部等にニッケル（Ｎｉ）、銅（Ｃｕ）等の図示し
ないメッキ層を形成し、該メッキ層の上に金（Ａｕ）、
銅等の導体を、更にメッキ又は印刷によって形成する。
【００４３】まず、配線基板２の裏面Ｓ２の図２に示す
ような外縁部に形成された配線回路（図示せず）に半田
を塗布し、複数個のチップ状コンデンサ素子などの非発
熱部品Ｃ１、Ｃ２を搭載して、リフロー炉内に基板２を
通すことによって半田実装する。
【００４４】続いて、配線基板２の表面Ｓ１の略中央部
に導体回路の上に銀（Ａｇ）ペースト、はんだ等のダイ
ペーストを介しＩＣチップＥ１等のベアチップなどの発
熱部品を取り付け、ＩＣチップに対しては、金線、アル
ミニウム線等を使用するワイヤボンディングによって結
線を行った後、エポキシ樹脂又はシリコン樹脂などによ
って封止する。
【００４５】さらに、場合によっては、配線基板２の表
面Ｓ１の配線回路（図示せず）に半田を塗布し、他の非
発熱部品を搭載して、リフロー炉に通し、表面Ｓ１の発
熱部品搭載部と離間した領域に半田実装する。
【００４６】一方、ヒートシンク４は、アルミダイキャ
スト等により成形し、突出部１２を研削により加工形成
する。そして、前述のようにして電子部品が搭載された
配線基板２の裏面Ｓ２の配線基板２の表面Ｓ１に搭載さ
れた発熱部品搭載部分と相対向する部分をシリコーン系
の熱硬化性接着剤等によって突出部１２の上面と接合す
る。
【００４７】この後、ヒートシンク４に筐体３をねじ止
めや接着材等によって取り付け、配線基板２の入出力端
子９と筐体３側の入出力端子１０とをアルミニウムなど
のワイヤ１１により結線する。
【００４８】そして、シートシンク４、配線基板２、筐
体３及び蓋体５で囲まれる空間内にシリコーン系のゲル
などを充填し熱硬化させた後、開口部に蓋体５を接着剤
により接合して配線基板モジュールが完成される。
【００４９】なお、本発明における構造の放熱性につい
て試験を行った。配線基板２の裏面Ｓ２と接合されるヒ
ートシンク４の突出部１２の上面の面積を配線基板２の
裏面全体の面積の３０〜１００％として、配線基板２の
裏面にヒートシンクを接合した評価サンプルを作製し
た。
【００５０】また、前記突出部上面の面積が５０％であ
り、ヒートシンクの突出部の側面と配線基板の裏面Ｓ２
とのなす角度θが９０度、７５度、４５度、３０度の評
価サンプルを作製し、放熱特性と電子部品の有効搭載面
積について評価した。放熱特性の評価基準は接合面積が
１００％のサンプルの発熱部品温度との差が３℃以内と
した。また、電子部品の有効搭載面積は配線基板の表面
Ｓ１の面積を１００％とし、ヒートシンクとの接合部以
外の面積の総和で評価した。
【００５１】
【表１】
【００５２】表１の評価結果から明らかなように、本発
明の構造によれば、配線基板の裏面全面にヒートシンク
を接合した従来の試料Ｎo.１に対して、放熱特性を大き
く低下させることなく、電子部品搭載面積も５〜７０％
拡大することができる。特に、ヒートシンクの突出部の
側面にテーパを形成することにより、直角である場合に
比較して放熱性を高めることができた。
【００５３】
【発明の効果】以上詳述した通り、本発明によれば、発
熱部品と非発熱部品とを搭載した配線基板モジュールに
おいて、放熱効果を損なうことなく、電子部品の搭載面
積を拡大し、かつ電子部品を高密度に実装し小型化を図
ることのできる配線基板モジュールを提供できる。
【図面の簡単な説明】
【図１】本発明の配線基板モジュールの一例の概略断面
図である。
【図２】図１における配線基板モジュールにおける配線
基板の裏面の平面図である。
【図３】本発明の配線基板モジュールの他の例を説明す
るための要部拡大断面図である。
【図４】従来の配線基板モジュールの概略断面図であ
る。
【符号の説明】
１ 絶縁基板 ２ 配線基板 ３ 筐体 ４ 放熱性部材（ヒートシンク） ５ 蓋体 ６ キャビティ ７、１１ ワイヤ ８ ワイヤ保護用樹脂 ９，１０ 入出力端子 １２ 突出部 Ｅ１，Ｒ１、Ｒ２ 発熱性電子部品 Ｃ１，Ｃ２ 非発熱性電子部品

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板と、該絶縁基板の表面に発熱性電
    子部品と非発熱性電子部品とを実装してなる配線基板
    と、放熱性部材と、前記配線基板を収納するための筐体
    とを具備する配線基板モジュールにおいて、 前記発熱性電子部品を前記配線基板の一表面側のみに実
    装するとともに、前記配線基板の他表面側における一表
    面側の前記発熱性電子部品実装部と相対向する一部の領
    域に前記放熱性部材を接合するとともに、前記他表面の
    前記放熱性部材との接合部以外の領域に非発熱性電子部
    品を実装したことを特徴とする配線基板モジュール。
  2. 【請求項２】前記放熱性部材の一部に突出部が設けら
    れ、該突出部と前記他表面側における一表面側の前記発
    熱性電子部品実装部と相対向する一部の領域とが接合さ
    れてなることを特徴とする請求項１記載の配線基板モジ
    ュール。
  3. 【請求項３】前記配線基板の一表面側に実装される発熱
    性電子部品が、ＩＣ素子、抵抗素子、ダイオード、パワ
    ートランジスタの群から選ばれる少なくとも１種である
    ことを特徴とする請求項１記載の配線基板モジュール。
  4. 【請求項４】前記配線基板の他表面側に実装される非発
    熱性電子部品が、ノイズ除去用コンデンサであることを
    特徴とする請求項１記載の配線基板モジュール。
  5. 【請求項５】前記発熱性電子部品を前記配線基板の一表
    面側の略中央部に実装したことを特徴とする請求項１記
    載の配線基板モジュール。
  6. 【請求項６】前記配線基板の他表面側の非発熱性電子部
    品の実装部が、放熱性部材の表面に形成された凹部内に
    収納されていることを特徴とする請求項１記載の配線基
    板モジュール。
  7. 【請求項７】前記配線基板の他表面側の前記放熱性部材
    の突出部との接合面積が前記配線基板の他方の全表面積
    ３０〜９５％であることを特徴とする請求項１記載の配
    線基板モジュール。
  8. 【請求項８】前記放熱性部材の突出部の側面がテーパ形
    状からなり、前記配線基板の他表面側と前記放熱性部材
    の突出部のテーパ面との平均角度が８５度以下であるこ
    とを特徴とする請求項１記載の配線基板モジュール。
JP14868599A 1999-05-27 1999-05-27 配線基板モジュール Pending JP2000340896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14868599A JP2000340896A (ja) 1999-05-27 1999-05-27 配線基板モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14868599A JP2000340896A (ja) 1999-05-27 1999-05-27 配線基板モジュール

Publications (1)

Publication Number Publication Date
JP2000340896A true JP2000340896A (ja) 2000-12-08

Family

ID=15458320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14868599A Pending JP2000340896A (ja) 1999-05-27 1999-05-27 配線基板モジュール

Country Status (1)

Country Link
JP (1) JP2000340896A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309401A (ja) * 2005-04-27 2006-11-09 Hitachi Chem Co Ltd Ｉｃタグ
JP2007109993A (ja) * 2005-10-17 2007-04-26 Furukawa Electric Co Ltd:The 回路基板内蔵筐体
JP2007288046A (ja) * 2006-04-19 2007-11-01 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
US9299628B2 (en) 2011-07-11 2016-03-29 Mitsubishi Electric Corporation Power semiconductor module
CN112839425A (zh) * 2019-11-25 2021-05-25 浙江荷清柔性电子技术有限公司 柔性电路板、柔性芯片封装结构
WO2022009300A1 (ja) * 2020-07-07 2022-01-13 株式会社メイコー 絶縁性放熱ブロック付き基板及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309401A (ja) * 2005-04-27 2006-11-09 Hitachi Chem Co Ltd Ｉｃタグ
JP2007109993A (ja) * 2005-10-17 2007-04-26 Furukawa Electric Co Ltd:The 回路基板内蔵筐体
JP2007288046A (ja) * 2006-04-19 2007-11-01 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
JP4697025B2 (ja) * 2006-04-19 2011-06-08 富士電機ホールディングス株式会社 電力用半導体モジュール
US9299628B2 (en) 2011-07-11 2016-03-29 Mitsubishi Electric Corporation Power semiconductor module
CN112839425A (zh) * 2019-11-25 2021-05-25 浙江荷清柔性电子技术有限公司 柔性电路板、柔性芯片封装结构
WO2022009300A1 (ja) * 2020-07-07 2022-01-13 株式会社メイコー 絶縁性放熱ブロック付き基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JPH07169882A (ja) モールドされた集積回路パッケージ
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
US8450842B2 (en) Structure and electronics device using the structure
JP2000340896A (ja) 配線基板モジュール
JP4172767B2 (ja) 配線基板
TW498514B (en) An integrated circuit package
JP2007115793A (ja) 高放熱型電子部品収納用パッケージ
JP2001102475A (ja) 半導体素子用パッケージおよびその実装構造
JP2007157801A (ja) 半導体モジュールとその製造方法
JP3667130B2 (ja) 配線基板モジュール
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP3297959B2 (ja) 半導体装置
JPH02132847A (ja) セラミックス放熱フィン付半導体装置
JPS6220701B2 (ja)
JPH10135405A (ja) 配線基板モジュール
JP3527902B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JPS60250655A (ja) 集積回路パツケ−ジ
JPH04144162A (ja) 半導体装置
JP2007088190A (ja) 高放熱型電子部品収納用パッケージ
JP2000195996A (ja) 電子回路モジュール
JP2771567B2 (ja) 混成集積回路
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3470041B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A02 Decision of refusal

Effective date: 20061017

Free format text: JAPANESE INTERMEDIATE CODE: A02