JPH07169882A - モールドされた集積回路パッケージ - Google Patents
モールドされた集積回路パッケージInfo
- Publication number
- JPH07169882A JPH07169882A JP4146953A JP14695392A JPH07169882A JP H07169882 A JPH07169882 A JP H07169882A JP 4146953 A JP4146953 A JP 4146953A JP 14695392 A JP14695392 A JP 14695392A JP H07169882 A JPH07169882 A JP H07169882A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- integrated circuit
- package
- post
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 プラスチック材料に封入された集積回路の、
熱放散特性を向上させる。 【構成】 モールド集積回路パッケージ内のシリコン素
子から熱を放散させるためのパスとして、シリコン素子
からパッケージ表面に伸びるヒートポスト50、60を
追加する。このポストの一端はシリコン素子に熱的に結
合され、他端はパッケージ表面で大気中に露出してい
る。ポストの両端部の間に、両端部と寸法の異なるウェ
スト部66を配置した形状によって、パッケージ内の応
力を最小にし、クラックの発生を防ぐ。
熱放散特性を向上させる。 【構成】 モールド集積回路パッケージ内のシリコン素
子から熱を放散させるためのパスとして、シリコン素子
からパッケージ表面に伸びるヒートポスト50、60を
追加する。このポストの一端はシリコン素子に熱的に結
合され、他端はパッケージ表面で大気中に露出してい
る。ポストの両端部の間に、両端部と寸法の異なるウェ
スト部66を配置した形状によって、パッケージ内の応
力を最小にし、クラックの発生を防ぐ。
Description
【0001】
【産業上の利用分野】本発明は、リードフレームに接続
され、カプセル化された集積回路に関する。
され、カプセル化された集積回路に関する。
【0002】
【従来の技術】初期の頃は、シリコン集積回路はシール
された金属パッケージ内に収納されていた。現在は、プ
ラスチックモールド化合物(高品質で低価格)がこの金
属パッケージに取って替わっている(全世界で生産され
る年間300億の素子の90%)。シリコン素子をプラ
スチックパッケージ内に収納することの意義は、パッケ
ージ素子のコストを下げる点にある。シリコン素子をプ
ラスチック内に封入することにより、シリコン素子を様
々な環境下で使用することができる。
された金属パッケージ内に収納されていた。現在は、プ
ラスチックモールド化合物(高品質で低価格)がこの金
属パッケージに取って替わっている(全世界で生産され
る年間300億の素子の90%)。シリコン素子をプラ
スチックパッケージ内に収納することの意義は、パッケ
ージ素子のコストを下げる点にある。シリコン素子をプ
ラスチック内に封入することにより、シリコン素子を様
々な環境下で使用することができる。
【0003】シリコン素子のプラスチック内封入におけ
る重要なファクターは、素子の定格電力である。プラス
チックパッケージ内で、シリコン素子の密度が上がる
と、生成される熱を放散する問題がシビヤになる。
る重要なファクターは、素子の定格電力である。プラス
チックパッケージ内で、シリコン素子の密度が上がる
と、生成される熱を放散する問題がシビヤになる。
【0004】一般的に、シリコン素子の定格電力が1W
を超えると、プラスチック封入は熱エネルギーをより放
出可能なセラミックまたは金属パッケージにとって替わ
られる。このセラミックパッケージと金属パッケージの
不利な点はプラスチックパッケージよりも値段が高いと
いうことである。
を超えると、プラスチック封入は熱エネルギーをより放
出可能なセラミックまたは金属パッケージにとって替わ
られる。このセラミックパッケージと金属パッケージの
不利な点はプラスチックパッケージよりも値段が高いと
いうことである。
【0005】
【発明が解決しようとする課題】本発明の目的は、プラ
スチックに封入されたシリコン素子(集積回路)の熱放
散特性を向上させることである。
スチックに封入されたシリコン素子(集積回路)の熱放
散特性を向上させることである。
【0006】
【課題を解決するための手段】本発明の主旨により、モ
ールドされた集積回路パッケージはシリコン素子からの
熱をプラスチックパッケージの表面に導く熱通路を具備
する。この熱通路にはシリコン素子からプラスチックパ
ッケージの表面に伸びるよう配置された熱伝導性材料の
ポストが含まれる。このポストの一端は、シリコン素子
により生成された熱を受容するよう配置され、他端はプ
ラスチックパッケージの表面で大気中へ露出している。
ールドされた集積回路パッケージはシリコン素子からの
熱をプラスチックパッケージの表面に導く熱通路を具備
する。この熱通路にはシリコン素子からプラスチックパ
ッケージの表面に伸びるよう配置された熱伝導性材料の
ポストが含まれる。このポストの一端は、シリコン素子
により生成された熱を受容するよう配置され、他端はプ
ラスチックパッケージの表面で大気中へ露出している。
【0007】このポストのウェスト部は、前記両端部の
間に配置され、その寸法は端部のそれとは異なる。さら
に、端部同士の寸法は、同等もしくは、不同等のいずれ
でもよい。このポストの形状によって、モールドパッケ
ージにクラックを発生させずに、モールドパッケージが
ポストをつかむことが可能となる。
間に配置され、その寸法は端部のそれとは異なる。さら
に、端部同士の寸法は、同等もしくは、不同等のいずれ
でもよい。このポストの形状によって、モールドパッケ
ージにクラックを発生させずに、モールドパッケージが
ポストをつかむことが可能となる。
【0008】
【実施例】図1において、シリコン素子12(チップと
も称される)はパドル14(銅合金ストリップ)に、低
応力熱伝導性接着剤16によって載置されている。電気
的接続がシリコン素子12からリード18へ金製ワイヤ
バンド20を介して行われる。パドル14とシリコン素
子12とリード18(金製ワイヤバンド20を介してシ
リコン素子12に接続される)はプラスチックモールド
材料22内に収納される。このプラスチックモールド材
料22は組立体に対し、支持と電気的絶縁を提供する。
も称される)はパドル14(銅合金ストリップ)に、低
応力熱伝導性接着剤16によって載置されている。電気
的接続がシリコン素子12からリード18へ金製ワイヤ
バンド20を介して行われる。パドル14とシリコン素
子12とリード18(金製ワイヤバンド20を介してシ
リコン素子12に接続される)はプラスチックモールド
材料22内に収納される。このプラスチックモールド材
料22は組立体に対し、支持と電気的絶縁を提供する。
【0009】このリード18は通常J字型リード、また
はガルウェングリードである。J字型リードはモールド
本体と回路板の支持面の下に伸びるので、検査が困難で
ある。図1のようなガルウェングリードはモールド本体
から離れて伸び、プリント回路基板へのはんだ付けの検
査が可能である。細かいピッチのプラスチック四角フラ
ットパッケージはガルウェングリードを接着歩留まりの
理由から用いている。
はガルウェングリードである。J字型リードはモールド
本体と回路板の支持面の下に伸びるので、検査が困難で
ある。図1のようなガルウェングリードはモールド本体
から離れて伸び、プリント回路基板へのはんだ付けの検
査が可能である。細かいピッチのプラスチック四角フラ
ットパッケージはガルウェングリードを接着歩留まりの
理由から用いている。
【0010】図2は、シリコン素子12と熱伝導性接着
剤16とパドル14と金製ワイヤバンド20とリード1
8とがプラスチックモールド材料22内にカプセル化さ
れている物理的関係を、より詳細に示す。パドル14は
リード18と直接には接触していない。そのため、パド
ル14からの熱はプラスチックモールド材料22を通っ
て、リード18に到達し、パッケージの表面から大気中
へ逃げる。唯一の直接的熱の放散通路は金製ワイヤバン
ド20を介してリード18へ伝導する道である。しか
し、金製ワイヤバンド20は極めて細いので、そこを流
れる熱は制限される。
剤16とパドル14と金製ワイヤバンド20とリード1
8とがプラスチックモールド材料22内にカプセル化さ
れている物理的関係を、より詳細に示す。パドル14は
リード18と直接には接触していない。そのため、パド
ル14からの熱はプラスチックモールド材料22を通っ
て、リード18に到達し、パッケージの表面から大気中
へ逃げる。唯一の直接的熱の放散通路は金製ワイヤバン
ド20を介してリード18へ伝導する道である。しか
し、金製ワイヤバンド20は極めて細いので、そこを流
れる熱は制限される。
【0011】モールドされたプラスチックパッケージ内
では、熱の放散メカニズムは主に三つのパスから成って
いる。熱はモールド材料からパッケージの表面へ熱伝導
によって放散され、対流によって消失する。しかしモー
ルド材料が低熱伝導性のために、そのパスを伝導する熱
の量は多くはない。
では、熱の放散メカニズムは主に三つのパスから成って
いる。熱はモールド材料からパッケージの表面へ熱伝導
によって放散され、対流によって消失する。しかしモー
ルド材料が低熱伝導性のために、そのパスを伝導する熱
の量は多くはない。
【0012】また、熱はシリコン素子12からパドル1
4へ、そして、パドル14に熱的に結合している金属部
材へと流れる。このパドル14はモールド材料内で熱を
全方向に拡散するだけである。熱はまた、シリコン素子
12から金製ワイヤバンド20を介してリード18、そ
して、プリント回路基板へと流れる。
4へ、そして、パドル14に熱的に結合している金属部
材へと流れる。このパドル14はモールド材料内で熱を
全方向に拡散するだけである。熱はまた、シリコン素子
12から金製ワイヤバンド20を介してリード18、そ
して、プリント回路基板へと流れる。
【0013】プラスチックモールドパッケージの熱伝導
性は比較的低いので、セラミックパッケージが1W以上
の応用においては従来から用いられている。熱がより効
率的にリード、あるいは、外部表面要素に伝導するため
には、セラミックボディの高い熱伝導性のためである。
性は比較的低いので、セラミックパッケージが1W以上
の応用においては従来から用いられている。熱がより効
率的にリード、あるいは、外部表面要素に伝導するため
には、セラミックボディの高い熱伝導性のためである。
【0014】図3の実施例は低コストのプラスチックパ
ッケージで、良好な熱放散特性を提供する。シリコン素
子40はセラミック部材42に熱伝導性エポキシ接着剤
44によってて固定されている。セラミック部材42
は、シリコン素子からリードへの電気的接続を形成する
導電パスを支持する。ワイヤバンド46はシリコン素子
40の上の種々の接続パッドをセラミック部材42の上
の適切な導電パスへ電気的に接続する。セラミック部材
42の上の導電パスはリード48の端部に電気的に接続
されている。
ッケージで、良好な熱放散特性を提供する。シリコン素
子40はセラミック部材42に熱伝導性エポキシ接着剤
44によってて固定されている。セラミック部材42
は、シリコン素子からリードへの電気的接続を形成する
導電パスを支持する。ワイヤバンド46はシリコン素子
40の上の種々の接続パッドをセラミック部材42の上
の適切な導電パスへ電気的に接続する。セラミック部材
42の上の導電パスはリード48の端部に電気的に接続
されている。
【0015】図1と2の実施例と同様、セラミック部材
42、シリコン素子40、ワイヤバンド46、およびリ
ード48の端部はプラスチックモールド材料内に収納さ
れている。しかし、図3の実施例では、セラミック部材
42がシリコン素子40からリード48への直接的な熱
の伝導通路を提供する。シリコン素子40からリード4
8への熱伝導パスにはプラスチックモールド材料は存在
しない。
42、シリコン素子40、ワイヤバンド46、およびリ
ード48の端部はプラスチックモールド材料内に収納さ
れている。しかし、図3の実施例では、セラミック部材
42がシリコン素子40からリード48への直接的な熱
の伝導通路を提供する。シリコン素子40からリード4
8への熱伝導パスにはプラスチックモールド材料は存在
しない。
【0016】セラミック部材42は比較的高い熱伝導特
性を有し、そのため、シリコン素子40からの熱をリー
ド48に効率よく伝導し、このリード48で回路基板と
大気中へと熱を分散する。
性を有し、そのため、シリコン素子40からの熱をリー
ド48に効率よく伝導し、このリード48で回路基板と
大気中へと熱を分散する。
【0017】図3の実施例は、従来のモールドパッケー
ジに対して、熱特性が極めて良くなる。これはセラミッ
ク部材42(99.6%のアルミナから形成される)が
シリコン素子40に結合され、このシリコン素子40が
リード48にはんだ付けにより堅固に結合されることに
起因する。このセラミック部材42は熱拡散部材として
機能し、シリコン素子40からの熱をリード48に、そ
してプリント回路基板へと分散させる。これにより、従
来のモールドパッケージに対し、熱的な利点を与える。
ジに対して、熱特性が極めて良くなる。これはセラミッ
ク部材42(99.6%のアルミナから形成される)が
シリコン素子40に結合され、このシリコン素子40が
リード48にはんだ付けにより堅固に結合されることに
起因する。このセラミック部材42は熱拡散部材として
機能し、シリコン素子40からの熱をリード48に、そ
してプリント回路基板へと分散させる。これにより、従
来のモールドパッケージに対し、熱的な利点を与える。
【0018】図4の実施例においては、図1と図2のモ
ールド集積回路パッケージの組合せが示されている。図
1に示すように、シリコン素子12はパドル14に熱伝
導性接着剤16によって接着され、金製ワイヤバンド2
0を介してリード18に電気的に接続される。この組立
体にヒートポストが付加される。このヒートポストはシ
リコン素子12からパッケージの表面へ熱を効率よく伝
導する。
ールド集積回路パッケージの組合せが示されている。図
1に示すように、シリコン素子12はパドル14に熱伝
導性接着剤16によって接着され、金製ワイヤバンド2
0を介してリード18に電気的に接続される。この組立
体にヒートポストが付加される。このヒートポストはシ
リコン素子12からパッケージの表面へ熱を効率よく伝
導する。
【0019】ヒートポスト50はパドル14の片側に直
接載置され、その反対側にはシリコン素子12が熱伝導
性エポキシ接着剤16を介して接着されている。ヒート
ポスト50はパドル14に熱伝導性エポキシ接着剤16
で接着される。図4に示すように、接着剤16はヒート
ポスト50の端部以上には突出していない。ヒートポス
ト50は金属材料、例えば、青銅、あるいはモールド材
料よりも熱抵抗の低い同様の材料で形成される。
接載置され、その反対側にはシリコン素子12が熱伝導
性エポキシ接着剤16を介して接着されている。ヒート
ポスト50はパドル14に熱伝導性エポキシ接着剤16
で接着される。図4に示すように、接着剤16はヒート
ポスト50の端部以上には突出していない。ヒートポス
ト50は金属材料、例えば、青銅、あるいはモールド材
料よりも熱抵抗の低い同様の材料で形成される。
【0020】ヒートポスト50、パドル14、シリコン
素子12および金製ワイヤバンド20に接続されるリー
ド18の端部の組立体はプラスチックモールド材料内に
収納される。ヒートポスト50の上部表面52はモール
ド化合物の表面に対して、上でも下でも、あるいは、同
一平面でも良く、空気に露出してる。さらに必要なら
ば、ヒートポスト50の上部露出面52にヒートシンク
を付加することによって熱特性が向上する。
素子12および金製ワイヤバンド20に接続されるリー
ド18の端部の組立体はプラスチックモールド材料内に
収納される。ヒートポスト50の上部表面52はモール
ド化合物の表面に対して、上でも下でも、あるいは、同
一平面でも良く、空気に露出してる。さらに必要なら
ば、ヒートポスト50の上部露出面52にヒートシンク
を付加することによって熱特性が向上する。
【0021】図4の実施例においては、ヒートポスト5
0とシリコン素子12はパドル14に対して、それぞれ
反対側に設けられているが、パドル14を除去して、ヒ
ートポスト50を直接シリコン素子12に載置しても良
い。
0とシリコン素子12はパドル14に対して、それぞれ
反対側に設けられているが、パドル14を除去して、ヒ
ートポスト50を直接シリコン素子12に載置しても良
い。
【0022】図5の実施例は図3の改良例である。ヒー
トポスト50は黄銅、または同様の材料製で、セラミッ
ク部材42に熱伝導性エポキシ接着剤56によって接着
される。熱伝導性エポキシ接着剤56はヒートポスト5
0の端部を超えないように塗布される。熱伝導性エポキ
シ接着剤56がヒートポスト50の端部を残して塗布さ
れるために、プラスチックモールド材料がヒートポスト
50の底端部周囲に流れ込む。
トポスト50は黄銅、または同様の材料製で、セラミッ
ク部材42に熱伝導性エポキシ接着剤56によって接着
される。熱伝導性エポキシ接着剤56はヒートポスト5
0の端部を超えないように塗布される。熱伝導性エポキ
シ接着剤56がヒートポスト50の端部を残して塗布さ
れるために、プラスチックモールド材料がヒートポスト
50の底端部周囲に流れ込む。
【0023】ヒートポスト50、セラミック部材42、
シリコン素子40、およびセラミック部材42に接続さ
れたリード48の端部の組立体はプラスチックモールド
材料でカプセル化される。ヒートポスト50の上部露出
面52はプラスチックモールド材料でカバーされない。
そのために、大気に露出している。必要ならば、ヒート
シンクをヒートポスト50の上部露出面52に接続し
て、放熱の効率を上げることができる。
シリコン素子40、およびセラミック部材42に接続さ
れたリード48の端部の組立体はプラスチックモールド
材料でカプセル化される。ヒートポスト50の上部露出
面52はプラスチックモールド材料でカバーされない。
そのために、大気に露出している。必要ならば、ヒート
シンクをヒートポスト50の上部露出面52に接続し
て、放熱の効率を上げることができる。
【0024】モールド混成集積回路パッケージの信頼性
の条件としては、−45℃から+135℃にわたって、
パッケージ内に大きな応力、または、クラックが存在し
ないことである。この応力は種々の構成部分、特にパド
ル、セラミック部材、シリコン、金属ヒートポスト、モ
ールド材料、耐熱エポキシ、リードフレーム材料等の材
料特性と相関している。さらに応力は、パドル、また
は、セラミック部材の配置、ヒートポストの設計を含む
全体のパッケージ設計にも相関している。
の条件としては、−45℃から+135℃にわたって、
パッケージ内に大きな応力、または、クラックが存在し
ないことである。この応力は種々の構成部分、特にパド
ル、セラミック部材、シリコン、金属ヒートポスト、モ
ールド材料、耐熱エポキシ、リードフレーム材料等の材
料特性と相関している。さらに応力は、パドル、また
は、セラミック部材の配置、ヒートポストの設計を含む
全体のパッケージ設計にも相関している。
【0025】ヒートポストに使用される材料とその形状
は、温度サイクルの間モールド集積回路パッケージがク
ラックを生じないための重要な因子である。パッケージ
内の応力を最小にして、クラックの発生を防止するヒー
トポストの形状が図6に示されている。
は、温度サイクルの間モールド集積回路パッケージがク
ラックを生じないための重要な因子である。パッケージ
内の応力を最小にして、クラックの発生を防止するヒー
トポストの形状が図6に示されている。
【0026】ヒートポスト60は第1端面62と第2端
面64とウェスト部66とから成り、ウェスト部66は
第1端面62と第2端面64の間に配置される。ウェス
ト部66の大きさは第1端面62と第2端面64のそれ
とは異なる。第1端面62と第2端面64とは等しくて
も、または、いずれかが大きくても良い。このように構
成することにより、モールド材料はクラックを発生する
ことがなく、ヒートポスト60を保持できる。ここで寸
法とは、半径、または、直径を意味する。
面64とウェスト部66とから成り、ウェスト部66は
第1端面62と第2端面64の間に配置される。ウェス
ト部66の大きさは第1端面62と第2端面64のそれ
とは異なる。第1端面62と第2端面64とは等しくて
も、または、いずれかが大きくても良い。このように構
成することにより、モールド材料はクラックを発生する
ことがなく、ヒートポスト60を保持できる。ここで寸
法とは、半径、または、直径を意味する。
【0027】図6において、ヒートポスト60は一端に
フランジが付いた円錐台の形状をしている。また、ヒー
トポスト60は図7に示すような二重円錐台に形成でき
る。この図7の二重円錐台は、小さい端部同士を互いに
接着して逆にすることもできる。図6のヒートポスト6
0の第1端面62と第2端面64、あるいは、図7のヒ
ートポスト60の第1端面62と第2端面64の寸法
は、等しくても等しくなくてもよい。同様に、図6また
は、図7のウェスト66から第1端面62、第2端面6
4までの距離は、等しくても等しくなくてもよい。
フランジが付いた円錐台の形状をしている。また、ヒー
トポスト60は図7に示すような二重円錐台に形成でき
る。この図7の二重円錐台は、小さい端部同士を互いに
接着して逆にすることもできる。図6のヒートポスト6
0の第1端面62と第2端面64、あるいは、図7のヒ
ートポスト60の第1端面62と第2端面64の寸法
は、等しくても等しくなくてもよい。同様に、図6また
は、図7のウェスト66から第1端面62、第2端面6
4までの距離は、等しくても等しくなくてもよい。
【0028】黄銅の熱膨張係数はモールド材料及び銅製
リードフレームのそれにほぼ近いため、ヒートポストは
黄銅製である。さらに、黄銅は簡単には酸化されない。
そのために、腐食が欠陥要因となる半導体のパッケージ
材としては最適である。
リードフレームのそれにほぼ近いため、ヒートポストは
黄銅製である。さらに、黄銅は簡単には酸化されない。
そのために、腐食が欠陥要因となる半導体のパッケージ
材としては最適である。
【0029】このヒートポストはパドル、または、セラ
ミック部材に熱伝導特性の良好なエポキシ接着剤によっ
て接着されている。この接着剤は、熱がパドル、また
は、セラミック部材からヒートポストに効率よく伝わる
ために十分薄く、同時に、パドル、または、セラミック
部材とヒートポストの間の応力緩和部材として機能する
ために十分厚くなければならない。その理由は、これら
の部材間の熱膨張係数不整合が比較的大きいからであ
る。
ミック部材に熱伝導特性の良好なエポキシ接着剤によっ
て接着されている。この接着剤は、熱がパドル、また
は、セラミック部材からヒートポストに効率よく伝わる
ために十分薄く、同時に、パドル、または、セラミック
部材とヒートポストの間の応力緩和部材として機能する
ために十分厚くなければならない。その理由は、これら
の部材間の熱膨張係数不整合が比較的大きいからであ
る。
【0030】実際には、0.005インチの厚さの接着
剤が良い結果を与える。モールド材料が接着剤と強い結
合を形成しないように、この接着剤はヒートポストの表
面から突出して塗布されるべきではない。
剤が良い結果を与える。モールド材料が接着剤と強い結
合を形成しないように、この接着剤はヒートポストの表
面から突出して塗布されるべきではない。
【0031】このモールド混成集積回路パッケージが複
数のシリコン素子を含む場合には、複数のヒートポスト
を配置すれば良い。
数のシリコン素子を含む場合には、複数のヒートポスト
を配置すれば良い。
【0032】
【発明の効果】以上述べたように、本発明によるヒート
ポストを使用することにより、極めて熱放散特性の高い
モールド集積回路パッケージが得られる。
ポストを使用することにより、極めて熱放散特性の高い
モールド集積回路パッケージが得られる。
【図1】従来のモールド集積回路パッケージの部分断面
図。
図。
【図2】図1のモールド集積回路パッケージの断面図。
【図3】別のモールド集積回路パッケージの断面図であ
る。
る。
【図4】本発明による、図1のモールド集積回路パッケ
ージの改良例の断面図である。
ージの改良例の断面図である。
【図5】本発明による、図3のモールド集積回路パッケ
ージの改良例の断面図である。
ージの改良例の断面図である。
【図6】本発明によるモールド集積回路パッケージ内の
シリコン素子から熱を除去するヒートポストの一実施例
を示す斜視図である。
シリコン素子から熱を除去するヒートポストの一実施例
を示す斜視図である。
【図7】本発明によるモールド集積回路パッケージ内の
シリコン素子から熱を除去するヒートポストの他の実施
例を示す斜視図である。
シリコン素子から熱を除去するヒートポストの他の実施
例を示す斜視図である。
【図8】図4または図5のモールド集積回路パッケージ
の上視図である。
の上視図である。
10 プラスチック製リード付きチップ 12 シリコン素子 14 パドル 16 熱伝導性接着剤 18 リード 20 金製ワイヤバンド 22 プラスチックモールド材料 40 シリコン素子 42 セラミック部材 44 熱伝導性エポキシ接着剤 46 ワイヤボンド 48 リード 50 ヒートポスト 52 上部露出面 56 熱伝導性エポキシ接着剤 60 ヒートポスト 62 第1端面 64 第2端面 66 ウェスト部
Claims (3)
- 【請求項1】 熱硬化ポリマーモールド材料と、 前記材料でカプセル化された集積回路と、 内部端部と外部端部を有する金属リードと、 第1端面と第2端面と、その第1端面と第2端面の間の
ウェスト部とを有するポストから成り、 前記内部端部は、前記材料でカプセル化されて、前記集
積回路上の接続パッドに電気的に結合され、前記外部端
部は、前記材料より伸長しており、 前記ウェスト部は、前記第1端面、または第2端面のい
ずれとも寸法が異なり、前記第2端面は前記集積回路か
らの熱を受容するように結合され、前記第1端面とウェ
スト部は前記材料によりカプセル化されていることを特
徴とするモールド化された集積回路パッケージ。 - 【請求項2】 前記第2端面を前記集積回路に熱的に結
合する熱的結合手段を有することを特徴とする請求項1
記載のパッケージ。 - 【請求項3】 前記集積回路と前記ポストの第1端面と
の間に配置される熱伝導部材と、前記熱伝導部材を前記
第一端面に結合する熱伝導性結合手段と、前記熱伝導部
材を前記集積回路に結合する熱伝導性結合手段とを有す
ることを特徴とする請求項1記載のパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/704,532 US5172213A (en) | 1991-05-23 | 1991-05-23 | Molded circuit package having heat dissipating post |
US704532 | 1991-05-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07169882A true JPH07169882A (ja) | 1995-07-04 |
Family
ID=24829908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4146953A Pending JPH07169882A (ja) | 1991-05-23 | 1992-05-13 | モールドされた集積回路パッケージ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5172213A (ja) |
EP (1) | EP0515094A1 (ja) |
JP (1) | JPH07169882A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007295007A (ja) * | 2005-09-20 | 2007-11-08 | Matsushita Electric Works Ltd | Led照明器具 |
Families Citing this family (210)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2602380B2 (ja) * | 1991-10-23 | 1997-04-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
US5349237A (en) * | 1992-03-20 | 1994-09-20 | Vlsi Technology, Inc. | Integrated circuit package including a heat pipe |
EP0566872A3 (en) * | 1992-04-21 | 1994-05-11 | Motorola Inc | A thermally enhanced semiconductor device and method for making the same |
US5652461A (en) * | 1992-06-03 | 1997-07-29 | Seiko Epson Corporation | Semiconductor device with a convex heat sink |
JP3572628B2 (ja) * | 1992-06-03 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
JPH0758254A (ja) * | 1993-08-19 | 1995-03-03 | Fujitsu Ltd | マルチチップモジュール及びその製造方法 |
US6326678B1 (en) | 1993-09-03 | 2001-12-04 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
US6552417B2 (en) | 1993-09-03 | 2003-04-22 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
US5397746A (en) * | 1993-11-03 | 1995-03-14 | Intel Corporation | Quad flat package heat slug composition |
JP3362530B2 (ja) * | 1993-12-16 | 2003-01-07 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
US5444602A (en) * | 1994-02-25 | 1995-08-22 | Intel Corporation | An electronic package that has a die coupled to a lead frame by a dielectric tape and a heat sink that providees both an electrical and a thermal path between the die and teh lead frame |
US5552960A (en) * | 1994-04-14 | 1996-09-03 | Intel Corporation | Collapsible cooling apparatus for portable computer |
US5486720A (en) * | 1994-05-26 | 1996-01-23 | Analog Devices, Inc. | EMF shielding of an integrated circuit package |
TW265430B (en) * | 1994-06-30 | 1995-12-11 | Intel Corp | Ducted opposing bonded fin heat sink blower multi-microprocessor cooling system |
US6466446B1 (en) * | 1994-07-01 | 2002-10-15 | Saint Gobain/Norton Industrial Ceramics Corporation | Integrated circuit package with diamond heat sink |
JP3509274B2 (ja) * | 1994-07-13 | 2004-03-22 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3367299B2 (ja) * | 1994-11-11 | 2003-01-14 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3542677B2 (ja) * | 1995-02-27 | 2004-07-14 | セイコーエプソン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
WO1996027903A1 (en) * | 1995-03-06 | 1996-09-12 | National Semiconductor Corporation | Heat sink for integrated circuit packages |
JP3309686B2 (ja) * | 1995-03-17 | 2002-07-29 | セイコーエプソン株式会社 | 樹脂封止型半導体装置及びその製造方法 |
TW310481B (ja) * | 1995-07-06 | 1997-07-11 | Hitachi Chemical Co Ltd | |
US5587882A (en) * | 1995-08-30 | 1996-12-24 | Hewlett-Packard Company | Thermal interface for a heat sink and a plurality of integrated circuits mounted on a substrate |
EP0786807B1 (en) * | 1996-01-25 | 2002-04-10 | STMicroelectronics S.r.l. | Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes |
JPH09260550A (ja) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置 |
JP3532693B2 (ja) * | 1996-04-11 | 2004-05-31 | 株式会社東芝 | 半導体装置 |
KR100283712B1 (ko) | 1996-06-24 | 2001-04-02 | 모리시타 요이찌 | 반도체 장치의 제조 방법 |
US6104093A (en) * | 1997-04-24 | 2000-08-15 | International Business Machines Corporation | Thermally enhanced and mechanically balanced flip chip package and method of forming |
US6046496A (en) * | 1997-11-04 | 2000-04-04 | Micron Technology Inc | Chip package |
US6570247B1 (en) * | 1997-12-30 | 2003-05-27 | Intel Corporation | Integrated circuit device having an embedded heat slug |
US6261867B1 (en) | 1998-03-13 | 2001-07-17 | Stratedge Corporation | Method of making a package for microelectronic devices using iron oxide as a bonding agent |
US7112474B1 (en) | 1998-06-24 | 2006-09-26 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US6893900B1 (en) | 1998-06-24 | 2005-05-17 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7030474B1 (en) | 1998-06-24 | 2006-04-18 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7332375B1 (en) | 1998-06-24 | 2008-02-19 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US7071541B1 (en) | 1998-06-24 | 2006-07-04 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7005326B1 (en) | 1998-06-24 | 2006-02-28 | Amkor Technology, Inc. | Method of making an integrated circuit package |
US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
US6285075B1 (en) * | 1998-11-02 | 2001-09-04 | Asat, Limited | Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly |
JP2000164788A (ja) * | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
KR20010009350A (ko) * | 1999-07-09 | 2001-02-05 | 윤종용 | 기판이 없는 칩 스케일 패키지 및 그 제조방법 |
KR20010056618A (ko) * | 1999-12-16 | 2001-07-04 | 프랑크 제이. 마르쿠치 | 반도체패키지 |
KR100355796B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
KR100526844B1 (ko) * | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
KR100379089B1 (ko) | 1999-10-15 | 2003-04-08 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
KR100364978B1 (ko) | 1999-10-15 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 |
KR20010037252A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 제조용 금형 |
KR100403142B1 (ko) * | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR100355795B1 (ko) * | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
KR20010037247A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
US6525406B1 (en) | 1999-10-15 | 2003-02-25 | Amkor Technology, Inc. | Semiconductor device having increased moisture path and increased solder joint strength |
KR100355794B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
KR20010037254A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
US20070176287A1 (en) * | 1999-11-05 | 2007-08-02 | Crowley Sean T | Thin integrated circuit device packages for improved radio frequency performance |
US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6639308B1 (en) * | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
KR100426494B1 (ko) | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
KR20010058583A (ko) | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 리드 엔드 그리드 어레이 반도체패키지 |
US6306685B1 (en) * | 2000-02-01 | 2001-10-23 | Advanced Semiconductor Engineering, Inc. | Method of molding a bump chip carrier and structure made thereby |
KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
KR20020058209A (ko) | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
KR100394030B1 (ko) * | 2001-01-15 | 2003-08-06 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
US6545350B2 (en) * | 2001-01-31 | 2003-04-08 | United Microelectronics Corp. | Integrated circuit packages and the method for the same |
US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
US6967395B1 (en) | 2001-03-20 | 2005-11-22 | Amkor Technology, Inc. | Mounting for a package containing a chip |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US7045883B1 (en) | 2001-04-04 | 2006-05-16 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
US6597059B1 (en) | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
US7064009B1 (en) | 2001-04-04 | 2006-06-20 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
US6525421B1 (en) * | 2001-05-01 | 2003-02-25 | Lsi Logic Corporation | Molded integrated circuit package |
US7015072B2 (en) * | 2001-07-11 | 2006-03-21 | Asat Limited | Method of manufacturing an enhanced thermal dissipation integrated circuit package |
US6734552B2 (en) * | 2001-07-11 | 2004-05-11 | Asat Limited | Enhanced thermal dissipation integrated circuit package |
US6790710B2 (en) * | 2002-01-31 | 2004-09-14 | Asat Limited | Method of manufacturing an integrated circuit package |
US7485952B1 (en) | 2001-09-19 | 2009-02-03 | Amkor Technology, Inc. | Drop resistant bumpers for fully molded memory cards |
US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
US6630726B1 (en) | 2001-11-07 | 2003-10-07 | Amkor Technology, Inc. | Power semiconductor package with strap |
US20030222338A1 (en) * | 2002-01-04 | 2003-12-04 | Sandisk Corporation | Reverse wire bonding techniques |
US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
US6940154B2 (en) * | 2002-06-24 | 2005-09-06 | Asat Limited | Integrated circuit package and method of manufacturing the integrated circuit package |
US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
US6979594B1 (en) | 2002-07-19 | 2005-12-27 | Asat Ltd. | Process for manufacturing ball grid array package |
US6800948B1 (en) * | 2002-07-19 | 2004-10-05 | Asat Ltd. | Ball grid array package |
US6987032B1 (en) | 2002-07-19 | 2006-01-17 | Asat Ltd. | Ball grid array package and process for manufacturing same |
US7057896B2 (en) * | 2002-08-21 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Power module and production method thereof |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US6919620B1 (en) | 2002-09-17 | 2005-07-19 | Amkor Technology, Inc. | Compact flash memory card with clamshell leadframe |
US6975512B1 (en) * | 2002-10-31 | 2005-12-13 | Altera Corporation | Thermally enhanced heat sink BGA package |
US7190062B1 (en) | 2004-06-15 | 2007-03-13 | Amkor Technology, Inc. | Embedded leadframe semiconductor package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US7001799B1 (en) | 2003-03-13 | 2006-02-21 | Amkor Technology, Inc. | Method of making a leadframe for semiconductor devices |
US7095103B1 (en) | 2003-05-01 | 2006-08-22 | Amkor Technology, Inc. | Leadframe based memory card |
US7008825B1 (en) | 2003-05-27 | 2006-03-07 | Amkor Technology, Inc. | Leadframe strip having enhanced testability |
US6897550B1 (en) | 2003-06-11 | 2005-05-24 | Amkor Technology, Inc. | Fully-molded leadframe stand-off feature |
JP4015975B2 (ja) * | 2003-08-27 | 2007-11-28 | 三菱電機株式会社 | 半導体装置 |
US7372151B1 (en) | 2003-09-12 | 2008-05-13 | Asat Ltd. | Ball grid array package and process for manufacturing same |
US7245007B1 (en) | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
US6921967B2 (en) * | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
US7138707B1 (en) | 2003-10-21 | 2006-11-21 | Amkor Technology, Inc. | Semiconductor package including leads and conductive posts for providing increased functionality |
US7144517B1 (en) | 2003-11-07 | 2006-12-05 | Amkor Technology, Inc. | Manufacturing method for leadframe and for semiconductor package using the leadframe |
US7211879B1 (en) | 2003-11-12 | 2007-05-01 | Amkor Technology, Inc. | Semiconductor package with chamfered corners and method of manufacturing the same |
US7315077B2 (en) * | 2003-11-13 | 2008-01-01 | Fairchild Korea Semiconductor, Ltd. | Molded leadless package having a partially exposed lead frame pad |
US7057268B1 (en) | 2004-01-27 | 2006-06-06 | Amkor Technology, Inc. | Cavity case with clip/plug for use on multi-media card |
US7091594B1 (en) | 2004-01-28 | 2006-08-15 | Amkor Technology, Inc. | Leadframe type semiconductor package having reduced inductance and its manufacturing method |
US20080003722A1 (en) * | 2004-04-15 | 2008-01-03 | Chun David D | Transfer mold solution for molded multi-media card |
US7411289B1 (en) | 2004-06-14 | 2008-08-12 | Asat Ltd. | Integrated circuit package with partially exposed contact pads and process for fabricating the same |
US7091581B1 (en) | 2004-06-14 | 2006-08-15 | Asat Limited | Integrated circuit package and process for fabricating the same |
US7202554B1 (en) | 2004-08-19 | 2007-04-10 | Amkor Technology, Inc. | Semiconductor package and its manufacturing method |
US7217991B1 (en) | 2004-10-22 | 2007-05-15 | Amkor Technology, Inc. | Fan-in leadframe semiconductor package |
KR100612913B1 (ko) * | 2004-12-16 | 2006-08-16 | 한국과학기술연구원 | AIN 열방출층 및 TiN 전극이 적용된 상변화 메모리 |
US8610262B1 (en) | 2005-02-18 | 2013-12-17 | Utac Hong Kong Limited | Ball grid array package with improved thermal characteristics |
US7561436B2 (en) * | 2005-06-06 | 2009-07-14 | Delphi Technologies, Inc. | Circuit assembly with surface-mount IC package and heat sink |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
KR101363463B1 (ko) * | 2005-12-08 | 2014-02-14 | 페어차일드 세미컨덕터 코포레이션 | 도전성 잉크를 가진 플립 칩 mlp |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
WO2008003051A2 (en) * | 2006-06-29 | 2008-01-03 | Analog Devices, Inc. | Stress mitigation in packaged microchips |
US7495321B2 (en) * | 2006-07-24 | 2009-02-24 | Stats Chippac, Ltd. | Leaded stacked packages having elevated die paddle |
US7687893B2 (en) * | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
KR20080065153A (ko) * | 2007-01-08 | 2008-07-11 | 페어차일드코리아반도체 주식회사 | 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법 |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US7977774B2 (en) * | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8273603B2 (en) * | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
US8017451B2 (en) | 2008-04-04 | 2011-09-13 | The Charles Stark Draper Laboratory, Inc. | Electronic modules and methods for forming the same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
DE102012223982A1 (de) * | 2012-12-20 | 2014-06-26 | Continental Teves Ag & Co. Ohg | Verfahren zum Herstellen einer elektronischen Baugruppe |
JP6028592B2 (ja) | 2013-01-25 | 2016-11-16 | 三菱電機株式会社 | 半導体装置 |
US9676614B2 (en) | 2013-02-01 | 2017-06-13 | Analog Devices, Inc. | MEMS device with stress relief structures |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
US20150037746A1 (en) * | 2013-08-02 | 2015-02-05 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Heat conduction device included crucible |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
TWI590726B (zh) * | 2013-12-09 | 2017-07-01 | 群成科技股份有限公司 | 電子封裝件、封裝載板及此封裝載板的製造方法 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
US10167189B2 (en) | 2014-09-30 | 2019-01-01 | Analog Devices, Inc. | Stress isolation platform for MEMS devices |
US10131538B2 (en) | 2015-09-14 | 2018-11-20 | Analog Devices, Inc. | Mechanically isolated MEMS device |
JP6695156B2 (ja) * | 2016-02-02 | 2020-05-20 | エイブリック株式会社 | 樹脂封止型半導体装置 |
US9855903B1 (en) | 2016-07-11 | 2018-01-02 | Hamilton Sundstrand Corporation | Electrical contactor and panel assemblies |
USD859334S1 (en) * | 2017-10-26 | 2019-09-10 | Mitsubishi Electric Corporation | Semiconductor device |
US20190214327A1 (en) * | 2018-01-10 | 2019-07-11 | Sonja Koller | Thermal conduction devices and methods for embedded electronic devices |
USD906271S1 (en) * | 2018-04-13 | 2020-12-29 | Rohm Co., Ltd. | Semiconductor module |
USD934187S1 (en) * | 2020-01-21 | 2021-10-26 | Lang Cheng | Integrated circuit package |
US11417611B2 (en) | 2020-02-25 | 2022-08-16 | Analog Devices International Unlimited Company | Devices and methods for reducing stress on circuit components |
USD937231S1 (en) * | 2020-04-06 | 2021-11-30 | Wolfspeed, Inc. | Power semiconductor package |
USD1009818S1 (en) * | 2021-10-13 | 2024-01-02 | Rohm Co., Ltd. | Semiconductor device |
JP1711418S (ja) * | 2021-10-13 | 2022-03-31 | 半導体素子 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49115223A (ja) * | 1973-03-01 | 1974-11-02 | ||
JPS5643166B2 (ja) * | 1976-11-15 | 1981-10-09 | ||
JPS588954B2 (ja) * | 1976-09-09 | 1983-02-18 | 三菱電機株式会社 | シ−ム溶接の超音波検査装置 |
JPS61292346A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62229961A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS6320859A (ja) * | 1986-07-14 | 1988-01-28 | Matsushita Electric Works Ltd | ピングリツドアレイ |
JPS63205935A (ja) * | 1987-02-23 | 1988-08-25 | Toshiba Corp | 放熱板付樹脂封止型半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2512275A3 (fr) * | 1981-08-29 | 1983-03-04 | Bosch Gmbh Robert | Dispositif redresseur de courant avec plaquette a diode a semi-conducteur |
US4649992A (en) * | 1984-10-05 | 1987-03-17 | Plessey Overseas Limited | Diamond heatsink assemblies |
US4918811A (en) * | 1986-09-26 | 1990-04-24 | General Electric Company | Multichip integrated circuit packaging method |
DE3718684A1 (de) * | 1987-06-04 | 1988-12-22 | Licentia Gmbh | Halbleiterkoerper |
JPH0732215B2 (ja) * | 1988-10-25 | 1995-04-10 | 三菱電機株式会社 | 半導体装置 |
US5061657A (en) * | 1990-07-18 | 1991-10-29 | The United States Of America As Represented By The Secretary Of The Navy | Method of making integrated circuit to package electrical connections after encapsulation with an organic polymer |
US5105259A (en) * | 1990-09-28 | 1992-04-14 | Motorola, Inc. | Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation |
-
1991
- 1991-05-23 US US07/704,532 patent/US5172213A/en not_active Expired - Fee Related
-
1992
- 1992-05-13 JP JP4146953A patent/JPH07169882A/ja active Pending
- 1992-05-14 EP EP92304357A patent/EP0515094A1/en not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49115223A (ja) * | 1973-03-01 | 1974-11-02 | ||
JPS588954B2 (ja) * | 1976-09-09 | 1983-02-18 | 三菱電機株式会社 | シ−ム溶接の超音波検査装置 |
JPS5643166B2 (ja) * | 1976-11-15 | 1981-10-09 | ||
JPS61292346A (ja) * | 1985-06-20 | 1986-12-23 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62229961A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS6320859A (ja) * | 1986-07-14 | 1988-01-28 | Matsushita Electric Works Ltd | ピングリツドアレイ |
JPS63205935A (ja) * | 1987-02-23 | 1988-08-25 | Toshiba Corp | 放熱板付樹脂封止型半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007295007A (ja) * | 2005-09-20 | 2007-11-08 | Matsushita Electric Works Ltd | Led照明器具 |
Also Published As
Publication number | Publication date |
---|---|
EP0515094A1 (en) | 1992-11-25 |
US5172213A (en) | 1992-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07169882A (ja) | モールドされた集積回路パッケージ | |
JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
JP2974552B2 (ja) | 半導体装置 | |
US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
US5776800A (en) | Paddleless molded plastic semiconductor chip package | |
US5602059A (en) | Semiconductor device and method for manufacturing same | |
US4924291A (en) | Flagless semiconductor package | |
JPH07221218A (ja) | 半導体装置 | |
KR0178623B1 (ko) | 반도체 장치 | |
JPH0677357A (ja) | 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 | |
JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
JP2003243565A (ja) | パッケージ化半導体装置およびその製作方法 | |
US8482119B2 (en) | Semiconductor chip assembly | |
US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
JP2002231850A (ja) | 半導体素子収納用配線基板 | |
JP2003224234A (ja) | 半導体装置 | |
EP0690499A2 (en) | Paddleless molded plastic semiconductor chip package | |
JP3894749B2 (ja) | 半導体装置 | |
JPH0338057A (ja) | フラグレス・リードフレーム、それを用いたパッケージおよび製法 | |
JPS6220701B2 (ja) | ||
JP3356566B2 (ja) | 半導体パッケージ及びその実装方法 | |
TWM545363U (zh) | 晶片封裝結構 | |
TWI607540B (zh) | Chip package structure and manufacturing method thereof | |
EP0661739A2 (en) | Pin-grid array with a cooling structure |