KR20010037252A - 반도체패키지 제조용 금형 - Google Patents

반도체패키지 제조용 금형 Download PDF

Info

Publication number
KR20010037252A
KR20010037252A KR1019990044657A KR19990044657A KR20010037252A KR 20010037252 A KR20010037252 A KR 20010037252A KR 1019990044657 A KR1019990044657 A KR 1019990044657A KR 19990044657 A KR19990044657 A KR 19990044657A KR 20010037252 A KR20010037252 A KR 20010037252A
Authority
KR
South Korea
Prior art keywords
mold
runner
lead frame
semiconductor package
upper mold
Prior art date
Application number
KR1019990044657A
Other languages
English (en)
Inventor
이형주
홍구선
구재훈
Original Assignee
마이클 디. 오브라이언
앰코테크놀로지코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코테크놀로지코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019990044657A priority Critical patent/KR20010037252A/ko
Priority to JP2000015004A priority patent/JP2001077278A/ja
Priority to US09/687,126 priority patent/US6616436B1/en
Publication of KR20010037252A publication Critical patent/KR20010037252A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/40—Removing or ejecting moulded articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

이 발명은 반도체패키지 제조용 금형에 관한 것으로, 봉지 공정 완료후 금형으로부터 리드프레임을 용이하게 분리할 수 있도록, 상면에 리드프레임이 평평한 상태로 안착될 수 있도록 일정 공간의 안착부가 형성된 하부금형과; 상,하로 관통되어 트랜스포트가 형성되고, 저면에는 상기 트랜스포트에 연결되어 봉지재가 흘러갈 수 있도록 요홈 형태의 런너가 형성되고, 상기 런너에는 다수의 게이트가 연결되어 형성되고, 상기 각각의 게이트에는 반도체패키지의 몸체가 형성되도록 캐비티가 형성된 상부금형으로 이루어진 반도체패키지 제조용 금형에 있어서, 상기 상부금형은 런너에 다수의 이젝트 핀이 더 형성되어 봉지 공정 완료후 리드프레임을 상기 이젝트 핀이 밀어 낼 수 있도록 된 것을 특징으로 하는 반도체패키지 제조용 금형.

Description

반도체패키지 제조용 금형{mold for manufacturing semiconductor package}
본 발명은 반도체패키지 제조용 금형에 관한 것으로, 더욱 상세하게 설명하면 봉지공정 완료후 금형으로부터 리드프레임을 용이하게 분리할 수 있는 반도체패키지 제조용 금형에 관한 것이다.
통상 반도체패키지는 리드프레임 상에 반도체칩을 접착하는 반도체칩 접착 단계와, 상기 반도체칩과 리드프레임의 리드를 도전성와이어로 연결하는 와이어본딩 단계와, 상기 리드프레임상의 반도체칩 및 도전성와이어등을 봉지재로 감싸는 봉지단계와, 상기 리드프레임으로부터 낱개의 반도체패키지를 절단하는 공정 등으로 이루어져 있다.
여기서, 상기 봉지 단계는 통상 상부금형(20')과 하부금형(10) 사이에 리드프레임(30)을 위치시키고 실시하게 되는 데, 이러한 상부금형(20')과 하부금형(10)을 도1a에 도시하였다.
도시된 바와 같이 먼저 하부금형(10)은 대략 판상으로서 상면에는 일정깊이로 움푹 파여 봉지 공정중 리드프레임(30)이 안착될 수 있도록 안착부(12)가 형성되어 있다. 또한 상기 안착부(12)에는 리드프레임(30)에 형성된 가이드핀홀에 삽입되어 그 리드프레임(30)을 고정시킬 수 있도록 다수의 고정핀(14)이 형성되어 있다.
한편, 상부금형(20')도 대략 판상으로서 상,하로 관통하여서는 대략 원형으로 다수의 트랜스포트(22)가 형성되어 있고, 상기 각각의 트랜스포트(22)에 연결되어서는 일정 깊이를 갖는 요홈 형태로 런너(24)가 형성되어 있다. 또한 상기 런너(24)의 양측면에 연결되어서는 다수의 게이트(26)가 역시 요홈 형태로 형성되어 있다. 상기 각각의 게이트(26) 단부에는 리드프레임(30)상에 반도체패키지의 몸체(32)가 형성되는 일정 공간의 캐비티(28)가 형성되어 있다.
상기와 같은 금형을 이용하여 리드프레임(30)을 봉지하는 방법을 간단히 설명하면 다음과 같다.
먼저, 상기 하부금형(10)의 안착부(12)에 리드프레임(30)을 안착시킨다. 이때, 상기 리드프레임(30)에 형성된 가이드핀홀을 안착부(12)에 형성된 고정핀(14)에 결합시킴으로써 리드프레임(30)이 정확히 고정되도록 한다.
이후, 상부금형(20')을 상기 하부금형(10)과 클램핑시키고, 상부금형(20)의 트랜스포트(22)에 일정량의 봉지재를 넣고 도시되지 않은 트랜스퍼램(transfer ram)으로 상기 봉지재를 가압하게 되면, 상기 봉지재는 런너(24) 및 게이트(26)를 통해 캐비티(28)로 흘러 들어간다.
상기와 같이 봉지재가 충진되어 리드프레임(30)상에 소정의 패키지몸체(32)를 형성하게 된 후에는 상기 상부금형(20')을 제거하고, 하부금형(10)상에 위치된 리드프레임(30)을 꺼내어 다음 공정으로 보내진다. 상기 하부금형(10)상에 봉지가 완료된 리드프레임(30)을 도1b에 도시하였다.
여기서, 상기 상부금형(20') 및 하부금형(10)에는 일정치 이상의 온도가 제공됨으로써 상기 봉지재가 런너(24) 및 게이트(26)를 통과하여 캐비티(28)에 용이하게 충진될 수 있도록 되어 있다. 또한 봉지 공정 완료후, 하부금형(10) 및 리드프레임(30)상에 남아 있는 봉지재 찌꺼기 즉, 트랜스포트컬(42), 런너컬(44), 게이트컬(46) 등은 모두 제거된다.
그러나, 상기와 같은 종래의 금형 특히, 상부금형은 봉지재의 높은 접착성으로 인해 봉지 공정이 완료된 후 상부금형을 하부금형에서 분리하였을 때 리드프레임이 상기 상부금형에 그대로 접착된 채로 남아있는 경우가 있다. 이러한 상태에서 그 상부금형에 접착된 리드프레임을 손으로 무리하게 떼어내면 상기 리드프레임이 휘어지거나 또는 파손되기 쉽다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 봉지 공정 완료후 상부금형으로부터 리드프레임을 용이하게 분리할 수 있는 반도체패키지 제조용 금형을 제공하는데 있다.
도1a는 상부금형 및 하부금형을 도시한 사시도이고, 도1b는 상부금형을 제거한 후 하부금형 상부 위치된 리드프레임 및 봉지상태를 도시한 평면도이다.
도2는 본 발명에 의한 반도체패키지 제조용 금형중 상부금형을 도시한 평면도이다.
도3a 및 도3b는 도2의 A부분을 확대 도시한 평면도이다.
도4는 도3a의 B-B선 단면도이다.
- 도면중 주요 부호에 대한 설명 -
10; 하부금형 12; 안착부
14; 고정핀 20; 상부금형
22; 트랜스포트(trans port) 24; 런너(runner)
26; 게이트(gate) 28; 캐비티(cavity)
29; 이젝트핀(eject pin) 30; 리드프레임(lead frame)
32; 패키지몸체 40; 봉지재
42; 트랜스포트컬(trans port cull) 44; 런너컬
46; 게이트컬
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지 제조용 금형은 상면에 리드프레임이 평평한 상태로 안착될 수 있도록 일정 공간의 안착부가 형성된 하부금형과; 상,하로 관통되어 트랜스포트가 형성되고, 저면에는 상기 트랜스포트에 연결되어 봉지재가 흘러갈 수 있도록 요홈 형태의 런너가 형성되고, 상기 런너에는 다수의 게이트가 연결되어 형성되고, 상기 각각의 게이트에는 반도체패키지의 몸체가 형성되도록 캐비티가 형성된 상부금형으로 이루어진 반도체패키지 제조용 금형에 있어서, 상기 상부금형은 런너에 다수의 이젝트핀이 더 형성되어 봉지 공정 완료후 리드프레임을 상기 이젝트핀이 밀어낼 수 있도록 된 것을 특징으로 한다.
여기서, 상기 이젝트핀은 게이트와 런너가 교차하는 지점에 형성함이 바람직하다.
상기와 같이 하여 본 발명에 의한 반도체패키지 제조용 금형에 의하면, 봉지 공정 완료후 상부금형에 가장 강하게 접착되어 있는 부분인 리드프레임상의 런너 컬을 이젝트핀이 하부로 밀어냄으로써 리드프레임이 상기 상부금형에서 용이하게 분리되도록 한다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명에 의한 반도체패키지 제조용 금형중 상부금형(20)을 도시한 평면도이다.
도시된 바와 같이 상부금형(20)은 상,하로 관통되어 다수의 트랜스포트(22)가 형성되어 있고, 상기 트랜스포트(22)에 연결되어서는 봉지재가 흘러갈 수 있도록 요홈 형태의 런너(24)가 다수 형성되어 있다. 상기 런너(24)에는 또한 요홈 형태로서 게이트(26)가 다수 연결되어 있고, 상기 게이트(26)에는 반도체패키지의 몸체(32)가 형성되는 캐비티(28)가 구비되어 있다.
한편, 상기 요홈 형태의 런너(24)에는 상,하로 이동 가능한 이젝트핀(29)이 다수개 설치되어 있으며, 이는 봉지 공정 완료후 상기 런너(24)에 형성되어 있는 런너컬(44)을 밀어냄으로써 결국 리드프레임(30)이 상기 상부금형(20)에서 용이하게 분리되도록 한다.
도3a 및 도3b는 도2의 A부분을 확대 도시한 평면도로서 이젝트핀(29)의 형성위치를 더욱 자세히 도시하고 있다. 상기 이젝트핀(29)은 도3a에 도시된 바와 같이 런너(24)와 게이트(26)가 교차하는 부분의 런너(24)에 형성함이 가장 바람직하다. 왜냐하면, 상기 런너컬(44)의 체적은 상기 런너(24)와 게이트(26)가 교차하는 부분에서 가장 크고 따라서 그 부분에서의 접착력이 가장 크기 때문이다. 따라서 상기 런너(24)와 게이트(26)가 교차하는 부분의 런너컬(44)을 이젝트핀(29)으로 밀어 주게 되면 나머지의 리드프레임(30)은 상부금형(20)에서 비교적 쉽게 분리된다.
또한 도3b에 도시된 바와 같이 런너(24)의 임의의 위치에 상기 이젝트핀(29)을 형성할 수도 있으며, 이러한 이젝트핀(29)의 형성 위치는 당업자의 선택 사항에 불과하며 여기서 한정하는 것은 아니다.
도4는 도3a의 B-B선 단면도로서, 도시된 바와 같이 상기 이젝트핀(29)은 상부금형(20)의 런너(24)에서 상,하로 이동 가능하게 되어 있다. 따라서, 봉지 공정중에는 상기 이젝트핀(29)의 단부가 런너(24)의 표면과 동일면을 형성하고, 봉지 공정이 완료된 후에는 상기 런너(24) 하부에 형성된 런너컬을 상기 이젝트핀(29)이 밀어냄으로써 결국 리드프레임(30)을 상부금형(20)에서 분리하게 되는 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 제조용 금형에 의하면 봉지 공정 완료후 상부금형에 가장 강하게 접착되어 있는 부분인 리드프레임상의 런너컬을 이젝트핀이 하부로 밀어냄으로써 상부금형에서 리드프레임이 휘어지거나 변형되지 않은 채 분리되는 효과가 있다.

Claims (2)

  1. 상면에 리드프레임이 평평한 상태로 안착될 수 있도록 일정 공간의 안착부가 형성된 하부금형과; 상,하로 관통되어 트랜스포트가 형성되고, 저면에는 상기 트랜스포트에 연결되어 봉지재가 흘러갈 수 있도록 요홈 형태의 런너가 형성되고, 상기 런너에는 다수의 게이트가 연결되어 형성되고, 상기 각각의 게이트에는 반도체패키지의 몸체가 형성되도록 캐비티가 형성된 상부금형으로 이루어진 반도체패키지 제조용 금형에 있어서,
    상기 상부금형은 런너에 다수의 이젝트핀이 더 형성되어 봉지 공정 완료후 리드프레임을 상기 이젝트핀이 밀어 낼 수 있도록 된 것을 특징으로 하는 반도체패키지 제조용 금형.
  2. 제1항에 있어서, 상기 이젝트핀은 게이트와 런너가 교차하는 지점에 형성된 것을 특징으로 하는 반도체패키지 제조용 금형.
KR1019990044657A 1999-10-15 1999-10-15 반도체패키지 제조용 금형 KR20010037252A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990044657A KR20010037252A (ko) 1999-10-15 1999-10-15 반도체패키지 제조용 금형
JP2000015004A JP2001077278A (ja) 1999-10-15 2000-01-24 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US09/687,126 US6616436B1 (en) 1999-10-15 2000-10-13 Apparatus for manufacturing semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044657A KR20010037252A (ko) 1999-10-15 1999-10-15 반도체패키지 제조용 금형

Publications (1)

Publication Number Publication Date
KR20010037252A true KR20010037252A (ko) 2001-05-07

Family

ID=19615440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044657A KR20010037252A (ko) 1999-10-15 1999-10-15 반도체패키지 제조용 금형

Country Status (2)

Country Link
US (1) US6616436B1 (ko)
KR (1) KR20010037252A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519671C2 (sv) * 2000-10-04 2003-03-25 Tetra Laval Holdings & Finance Rullvagn till en autoklav
US7597275B2 (en) * 2005-07-25 2009-10-06 Isothermal Systems Research, Inc. Methods and apparatus for atomization of a liquid
US7618249B2 (en) * 2006-09-22 2009-11-17 Asm Technology Singapore Pte Ltd. Memory card molding apparatus and process
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684985A (ja) * 1992-08-31 1994-03-25 Sharp Corp トランスファモ−ルド金型
JPH08309803A (ja) * 1995-05-15 1996-11-26 Towa Kk 樹脂成形用金型
JPH10272655A (ja) * 1997-03-31 1998-10-13 Nec Corp 樹脂封止型
KR20000013176A (ko) * 1998-08-05 2000-03-06 윤종용 공압을 이용한 패키지 분리핀을 포함하는 성형 금형
KR20000031715A (ko) * 1998-11-09 2000-06-05 김규현 반도체 패키지 제조방법

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2596993A (en) * 1949-01-13 1952-05-20 United Shoe Machinery Corp Method and mold for covering of eyelets by plastic injection
US3734660A (en) * 1970-01-09 1973-05-22 Tuthill Pump Co Apparatus for fabricating a bearing device
US4332537A (en) * 1978-07-17 1982-06-01 Dusan Slepcevic Encapsulation mold with removable cavity plates
JPS5745959A (en) 1980-09-02 1982-03-16 Nec Corp Resin-sealed semiconductor device
JPS58101317A (ja) 1981-12-14 1983-06-16 Koike Sanso Kogyo Co Ltd ポジシヨナ−の回転位置決め装置
JPS58160095A (ja) 1982-03-12 1983-09-22 明産株式会社 スリツタナイフの自動位置定めの行なえるスリツタ装置
US4451224A (en) * 1982-03-25 1984-05-29 General Electric Company Mold device for making plastic articles from resin
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS6139555A (ja) 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
JPS63205935A (ja) 1987-02-23 1988-08-25 Toshiba Corp 放熱板付樹脂封止型半導体装置
JP2509607B2 (ja) 1987-03-23 1996-06-26 株式会社東芝 樹脂封止型半導体装置
US5059379A (en) * 1987-07-20 1991-10-22 Mitsubishi Denki Kabushiki Kaisha Method of resin sealing semiconductor devices
JPS6454749A (en) 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5174960A (en) 1990-11-19 1992-12-29 Eastman Kodak Company Apparatus for shuttling a test element from a discharge path to a wash station
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
KR0128251Y1 (ko) 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
US5409362A (en) * 1992-11-24 1995-04-25 Neu Dynamics Corp. Encapsulation molding equipment
US5521429A (en) 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR970010676B1 (ko) 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP3243116B2 (ja) 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
KR960009774A (ko) 1994-08-06 1996-03-22 김광호 전전자 교환기의 클럭 폴트 검출회로
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH098205A (ja) 1995-06-14 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JPH098206A (ja) 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH098207A (ja) 1995-06-21 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP3163961B2 (ja) 1995-09-22 2001-05-08 日立電線株式会社 半導体装置
KR0157929B1 (ko) * 1995-12-30 1999-01-15 문정환 다층금형방식의 반도체패키지 몰딩장치
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5977613A (en) 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5977630A (en) 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6294100B1 (en) 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6355502B1 (en) 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684985A (ja) * 1992-08-31 1994-03-25 Sharp Corp トランスファモ−ルド金型
JPH08309803A (ja) * 1995-05-15 1996-11-26 Towa Kk 樹脂成形用金型
JPH10272655A (ja) * 1997-03-31 1998-10-13 Nec Corp 樹脂封止型
KR20000013176A (ko) * 1998-08-05 2000-03-06 윤종용 공압을 이용한 패키지 분리핀을 포함하는 성형 금형
KR20000031715A (ko) * 1998-11-09 2000-06-05 김규현 반도체 패키지 제조방법

Also Published As

Publication number Publication date
US6616436B1 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
US5328870A (en) Method for forming plastic molded package with heat sink for integrated circuit devices
US5766985A (en) Process for encapsulating a semiconductor device having a heat sink
JP2001077278A (ja) 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US6257857B1 (en) Molding apparatus for flexible substrate based package
KR20010037252A (ko) 반도체패키지 제조용 금형
US5672550A (en) Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
US6674165B2 (en) Mold for a semiconductor chip
US5990544A (en) Lead frame and a semiconductor device having the same
JP3061121B2 (ja) 半導体装置およびその製造方法
JPS609131A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
JP2730873B2 (ja) 半導体装置の製造方法
US20030183910A1 (en) Encapsulation method and leadframe for leadless semiconductor packages
JP5377807B2 (ja) 型、封入装置及び封入法
JP2675417B2 (ja) マトリクスフレームのディゲート方法
JP2759523B2 (ja) 半導体装置の製造方法
JPH10135375A (ja) 半導体装置ならびに半導体装置の製造方法および製造装置
JP3617574B2 (ja) 多連多列リードフレームおよびそれを用いる半導体装置の製造方法
KR100357878B1 (ko) 반도체패키지 제조용 금형
JPH088363A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体製造方法およびその製造に用いるモールド金型
KR100729025B1 (ko) 반도체패키지용 몰드 및 몰딩 방법
JPH09153506A (ja) 半導体樹脂封止用金型及びそれを用いた半導体装置の製造方法
JPH1187380A (ja) 半導体装置の製造方法と製造装置
JP2003007741A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application