JPH10135375A - 半導体装置ならびに半導体装置の製造方法および製造装置 - Google Patents

半導体装置ならびに半導体装置の製造方法および製造装置

Info

Publication number
JPH10135375A
JPH10135375A JP8292462A JP29246296A JPH10135375A JP H10135375 A JPH10135375 A JP H10135375A JP 8292462 A JP8292462 A JP 8292462A JP 29246296 A JP29246296 A JP 29246296A JP H10135375 A JPH10135375 A JP H10135375A
Authority
JP
Japan
Prior art keywords
mold
semiconductor device
lead
resin
cutter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8292462A
Other languages
English (en)
Inventor
Toshihiko Igarashi
俊彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP8292462A priority Critical patent/JPH10135375A/ja
Publication of JPH10135375A publication Critical patent/JPH10135375A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【課題】 樹脂封止とリードフレームの切断成形とを同
一の装置によって連続的に行い、半導体装置の製造の簡
素化と省力化とを達成する。 【解決手段】 下金型３１とこれに対して上下動自在の
上金型４１とを有し、これらの金型３１，４１により半
導体装置の樹脂パッケージに対応した形状のキャビティ
が形成され、さらにこれらの金型３１，４１によりリー
ドの外部接続端部が固定される。両方の金型３１，４１
によってリードの外部接続端部が固定された状態のもと
で、それぞれのリードに接続されたタイバーを切断する
カッター４９が上金型４１に設けられ、カッター４９に
より樹脂パッケージの側面に対応する部分が閉塞された
状態のもとでキャビティ内に樹脂が注入される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は樹脂封止型の半導体
装置および半導体装置を製造する技術に関する。
【０００２】
【従来の技術】樹脂封止型の半導体装置の製造工程は、
リードフレームに貴金属による共晶もしくは導電性のあ
る接着剤などで半導体チップつまり半導体ペレットを接
合するダイボンディング工程と、リードフレームに形成
されたリードと半導体チップの電極とをワイヤにより電
気的に接合するワイヤボンディング工程と、半導体チッ
プを樹脂により覆ってパッケージ部を成形する封止工程
と、パッケージ部から外部に突出しているリードフレー
ムを切断するとともに成形する切断成形工程とを有して
いる。リードフレームのリードと半導体チップの電極と
の電気的接続の方式としては、ワイヤを使用することな
く、ボールバンプにより直接接続するようにしたフリッ
プチップ接続方式がある。
【０００３】このような半導体装置の製造工程について
は、たとえば、日経ＢＰ社、1993年５月31日発行、「Ｖ
ＬＳＩパッケージング技術（下）」のＰ１７〜４０に記
載されている。
【０００４】
【発明が解決しようとする課題】上述のように、従来の
半導体製造工程は、一般に、前記した封止工程と切断成
形工程とが別々の独立した工程となっており、別々の装
置によって所定の加工がなされている。このため、従来
では、封止金型と切断成形金型とを別々に設ける必要が
あり、これらの相互の加工精度の管理を含めて製造工程
が複雑となっている。さらに、従来では、樹脂封止後に
リードフレームの切断成形を行っているので、樹脂封止
後の切断成形時におけるリードフレームに作用する応力
や歪によって封止樹脂とリードとの間に界面剥離が発生
する可能性があり、信頼性の高い半導体装置を製造する
上で、耐湿性レベルの問題が常にネックとなっている。
【０００５】本発明の目的は、リードフレームを切断し
た後に樹脂封止することにより、封止樹脂とリードとの
間における界面剥離の発生を防止することにある。
【０００６】本発明の他の目的は、樹脂封止とリードフ
レームの切断成形とを同一の装置によって連続的に行
い、製造工程の簡素化と省力化とを達成することにあ
る。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】すなわち、本発明の半導体装置は、それぞ
れのリードの外部接続端の底面を樹脂パッケージの底面
とほぼ同一面にして露出させるようにしている。これに
より、リードが半導体装置の外方に突出することなく、
半導体装置を小型化することが可能となる。
【００１０】また、本発明の半導体装置の製造方法は、
フレーム外枠と複数のリードとこれら複数のリードを前
記フレーム外枠に接続するタイバーとを有するリードフ
レームに半導体チップを固定するダイボンディング工程
と、第１金型と第２金型とにより形成される樹脂成形用
のキャビティ内に前記半導体チップを位置させて前記第
１金型と前記第２金型とにより前記リードフレームを挟
み付けた状態で前記リードフレームを切断する工程と、
リードフレームの切断後に前記第１金型と前記第２金型
とによりリードを固定した状態のもとで前記キャビティ
内に樹脂を注入して樹脂パッケージを成形する封止工程
とを有する。この発明にあっては、樹脂パッケージの成
形を行う前にタイバーをリードから切り離すことができ
るので、樹脂パッケージを成形した後にリードに応力が
発生することなく、リードと樹脂パッケージとの間の界
面剥離の発生が防止される。
【００１１】さらに、本発明の半導体装置の製造装置
は、第１金型と、この第１金型に対して相対的に接近離
反移動自在に配置され、前記第１金型とによって、半導
体装置の樹脂パッケージに対応した形状のキャビティを
形成するとともにリードの外部接続端を挟み付けてリー
ドフレームを固定する第２金型と、前記第１金型と前記
第２金型のいずれか一方に設けられ、これらの両方の金
型によって前記リードの前記外部接続端が固定された状
態のもとで、前記それぞれのリードに接続されたタイバ
ーを前記リードから切り離すカッターと、前記カッター
により前記半導体装置の樹脂パッケージの側面に対応す
る部分が閉塞された状態のもとで、前記キャビティ内に
樹脂を注入する樹脂注入部とを有し、前記タイバーを前
記リードから切り離した後に連続的に樹脂パッケージを
成形する。この発明にあっては、同一の装置によってリ
ードのリードフレームからの切り離しと樹脂パッケージ
の成形とを連続的に行うことができるので、製造能率が
大幅に向上する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１３】図１（Ａ），（Ｂ）は、本発明の一実施の
形態である半導体装置を示す図であり、図１（Ａ）はそ
の外観を示し、図１（Ｂ）はその断面を示す。図１
（Ｂ）に示すように、半導体装置１０は半導体集積回路
が形成されてタブ１１に固定された半導体チップ１２
と、これの電極にワイヤ１３によりそれぞれ電気的に接
続された複数のリード１４と、半導体チップ１２を覆う
ように成形された樹脂パッケージ１５とにより形成され
ている。
【００１４】図示する半導体装置は、それぞれほぼ四辺
形となった表面１０ａと底面１０ｂとを有し、前後左右
の４つの側面を有している。４つの側面のうち相互に平
行となった２つの側面１０ｃ，１０ｄは、図１に示すよ
うに傾斜して形成されており、他の２つの側面１０ｅ，
１０ｆは垂直となっている。それぞれの傾斜した２つの
側面のうちリード１４の外部接続端の先端面１４ａに対
応する部分１５ａは底面１０ｂに対して垂直となってい
る。さらに、それぞれの側面１０ｃ，１０ｄには、リー
ド１４の外部接続端の表面１４ｂを外部に露出させるよ
うに、傾斜溝１６がリード１４の数に対応させて形成さ
れており、リード１４の外部接続端の底面１４ｃは、樹
脂パッケージ１５の底面１０ｂとほぼ同一面となって露
出している。
【００１５】図示する半導体装置１０を実装基板などに
搭載する際には、リード１４のうち樹脂パッケージ１５
の底面１０ｂとほぼ同一面となって露出した外部接続端
の底面１４ｃにハンダを塗布することによって、そのハ
ンダを介して実装基板などに設けられた接続端子に接続
するようにしても良く、先端面１４ａあるいは表面１４
ｂの部分で実装基板などに設けられた接続端子やソケッ
トに接続するようにしても良い。
【００１６】半導体装置１０をこのような形状とするこ
とによって、半導体装置１０を必要最小限のサイズとし
てこれを面実装することができるとともに、樹脂パッケ
ージ１５の外方にリード１４を折り曲げて突出させるこ
とが不要となり、リード曲がりの発生しない形状の半導
体装置１０が得られることになる。
【００１７】図２（Ａ）は本発明の他の実施の形態であ
る半導体装置１０の表面を示し、同図（Ｂ）はその短辺
側の側面を示し、同図（Ｃ）はその長辺側の側面を示
し、同図（Ｄ）はその底面を示す。図２に示される半導
体装置１０は、図１に示すものに比較してリード１４の
数が相違することを除き、図１のものと同様の構造とな
っている。
【００１８】図３（Ａ），（Ｂ）はそれぞれ他のタイプ
の半導体装置を示す図であり、これらの半導体装置１０
は、図１に示す半導体装置ではタブ１１に半導体チップ
１２を固定しているのに対して、タブ１１を用いること
なく、リード１４に半導体チップ１２を固定するように
している。図３（Ａ）はＣＯＬ(chip on lead)タイプの
半導体装置１０を示し、図３（Ｂ）はＬＯＣ(lead on c
hip)タイプの半導体装置１０を示す。
【００１９】図４（Ａ），（Ｂ）はそれぞれさらに他の
タイプの半導体装置を示す図であり、それぞれの半導体
装置は、図３に示す半導体装置と同様にリード１４に半
導体チップ１２が固定されているが、図３に示す場合と
相違して、ワイヤ１３を用いることなく、リード１４と
半導体チップ１２の電極とがボールバンプ１７により直
接接続されている。図４（Ａ）はＬＯＣタイプの半導体
装置となっており、図４（Ｂ）はＣＯＬタイプの半導体
装置となっている。
【００２０】図３および図４に示す半導体装置１０にあ
っても、リード１４の外部接続端の底面１４ｃは、樹脂
パッケージ１５の底面１０ｂにこれとほぼ同一面となっ
て露出しており、２つの側面には傾斜溝１６がリード１
４の数に対応して形成されている。
【００２１】図１に示す半導体装置１０を製造するため
に使用されるリードフレーム２１を拡大して示すと、図
５（Ａ）の通りであり、図６（Ａ）は他のタイプのリー
ドフレーム２１を示す。
【００２２】図８および図９は、図１に示す半導体装置
１０を製造するための製造装置を示す図であり、図８は
その製造装置に図５（Ａ）に示すリードフレーム２１が
搬入された状態を示す。
【００２３】図５（Ａ）に示すように、リードフレーム
２１は相互に平行に延びるフレーム外枠２２，２３を有
し、これらを連結するタイバー２４が所定の間隔毎にフ
レーム外枠２２，２３と一体となっている。タイバー２
４は２本で一対となっており、対をなすタイバー２４の
間にはこれに平行にタブ吊りリード２５がフレーム外枠
２２，２３に一体となり、タブ吊りリード２５の中央部
分には半導体チップ１２が固定されるタブ１１が設けら
れている。タイバー２４からはタブ１１に向けて多数本
のリード１４が延びており、リード１４はタイバー２４
を介してフレーム外枠２２，２３に連なっている。な
お、タブ吊りリード２５がフレーム外枠２２，２３に接
続される部分には、ノッチ２６が形成されている。
【００２４】このような形状となったリードフレーム２
１にはそのタブ１１の部分にダイボンディング工程にお
いて半導体チップ１２が固定されており、そのダイボン
ディング工程を終了した後のリードフレーム２１は図８
に示す製造装置に搬入されることになる。
【００２５】図６（Ａ）は、他のタイプのリードフレー
ム２１を示す図であり、相互に隣り合った半導体チップ
１２に対応するリード１４を接続するサイドフレーム２
７を有しており、他の構造は図５（Ａ）に示すリードフ
レーム２１と同様となっている。このように、図５
（Ａ）に示すリードフレーム２１はサイドフレーム２７
を有していないので、図６（Ａ）に示すリードフレーム
２１と同一の長さであっても、より多くの半導体チップ
１２を取り付けることができ、生産能率を高めることが
できる。
【００２６】図７はさらに他のリードフレーム２１を示
す図であり、前述したリードフレーム２１が半導体装置
１０の４つの側面１０ｃ〜１０ｆのうち相互に平行な２
つの側面にリード１４の外部接続端の先端面１４ａが設
けられているものを製造するために使用されるのに対し
て、図７に示すリードフレーム２１は、半導体装置の４
つの側面１０ｃ〜１０ｆの全てにリード１４の外部接続
端の先端面１４ａを設ける場合に使用される。
【００２７】図８に示す半導体装置の製造装置は、基台
３０に設置され第１金型を構成する下金型３１とこれに
対して相対的に接近離反移動自在となり第２金型を構成
する上金型４１とを有している。下金型３１は下ホルダ
ー３２が取り付けられた下型本体３３を有し、下型本体
３３にはリードフレーム２１に固定された半導体チップ
１２相互間の間隔に対応したピッチでエジェクターピン
３４が下型本体３３を貫通して上下動自在に装着されて
いる。下型本体３３内にはピン作動プレート３５が上下
動自在に配置され、このピン作動プレート３５と下ホル
ダー３２との間に装着された圧縮コイルばね３６により
ピン作動プレート３５には下型本体３３の上面つまり表
面に向かう方向のばね力が付勢されている。
【００２８】上金型４１は上ホルダー４２が取り付けら
れた上型本体４３を有し、上型本体４３には半導体チッ
プ１２相互の間隔に対応したピッチでエジェクターピン
４４が上型本体４３を貫通して上下動自在に装着されて
いる。上型本体４３内にはピン作動プレート４５が上下
動自在に配置され、このピン作動プレート４５と上ホル
ダー４２との間に装着された圧縮コイルばね４６により
ピン作動プレート４５には上型本体４３の下面つまり表
面に向かう方向のばね力が付勢されている。
【００２９】上金型４１は油圧プレスまたは電動プレス
などの駆動手段によって上下動自在となっており、上金
型４１を下金型３１に最接近させて両方の金型３１，４
１を型合わせすると、図１１に示すように、下型本体３
３と上型本体４３の型合わせ面により、樹脂パッケージ
１５の形状に対応した形状のキャビティＣが形成され
る。下型本体３３の型合わせ面は、図８に示すようにほ
ぼ平坦となっており、リードフレーム２１はこの下型本
体３３の型合わせ面に載置される。一方、上型本体４３
にはキャビティＣを形成するための凹部が形成されてお
り、その凹部には樹脂パッケージ１５の側面に形成され
る傾斜溝１６に対応させて凹凸関係が逆となった溝と突
起とが形成されている。このうち突起に相当する部分の
底面はリード押し付け部４３ａとなっており、この部分
と下型本体３３の型合わせ面との間でリード１４が固定
される。
【００３０】金型を型合わせした状態のときに、エジェ
クターピン３４，４４を下型本体３３および上型本体４
３内に後退させるために、下型本体３３には上金型４１
側のピン作動プレート４５に当接してこれをばね力に抗
して後退移動させる突起部３７が設けられ、上型本体４
３には下金型３１側のピン作動プレート３５に当接して
これをばね力に抗して後退移動させる突起部４７が設け
られている。
【００３１】上金型４１の上型本体４３には、上型本体
４３とピン作動プレート４５を貫通して複数のカッター
収容溝４８が形成され、それぞれのカッター収容溝４８
にはカッター４９が上下動自在に装着されており、それ
ぞれのカッター４９は、図６（Ａ）に示すリードフレー
ム２１におけるタイバー２４の内側に対応する位置とな
っており、タイバー２４の数に相当する数が上型本体４
３に装着されている。カッター４９は半導体装置１０の
相互に平行となった２つの側面に対応して２つで一対と
なっている。
【００３２】それぞれのカッター４９を作動させるため
に、上ホルダー４２とピン作動プレート４５との間には
カッター作動プレート５０が配置され、このカッター作
動プレート５０にこれを後退させる方向のばね力を付勢
するための圧縮コイルばね５１が上型本体４３とカッタ
ー作動プレート５０との間に装着され、さらに上ホルダ
ー４２には、油圧プレスまたは電動プレスなどのアクチ
ュエータが入り込む貫通孔５２が形成され、そのアクチ
ュエータによってカッター作動プレート５０が前進駆動
されるようになっている。
【００３３】図９は図８に示された製造装置の上面を示
す平面図であり、上型本体４３には樹脂製のタブレット
が投入されるポット５３が設けられており、ポット５３
は図９および図１５に示すように、ランナー５４を介し
てそれぞれのキャビティＣに連通されている。これらの
ポット５３やランナー５４は、キャビティＣ内に樹脂を
注入する樹脂注入部を構成している。
【００３４】下型本体３３にはカッター４９が入り込む
ようにカッター侵入溝５５がカッター４９の数に対応し
て形成されており、それぞれのカッター４９は図１０に
示すように、先端に傾斜刃が設けられており、その先端
とカッター侵入溝５５の内側エッジ５５ａとの協働によ
りタイバー２４とリード１４との接続部を切断するよう
にしている。このカッター侵入溝５５内には、カッター
４９により切断されてスクラップとなったタイバー２４
ａが入り込むようになっており、それぞれのカッター侵
入溝５５に連通させて、図１５に示すように、排出ポー
ト５６が下型本体３３に形成されている。
【００３５】この排出ポート５６に負圧つまり真空圧空
気を供給することにより、バキュームによりカッター侵
入溝５５内に落下したタイバー２４ａは排出されること
になる。カッター侵入溝５５の底面を、図１５において
二点鎖線で示すように傾斜させることにより、リード１
４から切り離されたタイバー２４ａが円滑に排出される
ようにしても良い。このようにカッター侵入溝５５や排
出ポート５６は、排出機構を構成している。
【００３６】次に、図１０〜図１５を参照して製造装置
によって半導体装置を製造する手順について説明する。
【００３７】図１０は、図８と同様に、上金型４１が下
金型３１から離反された状態のもとで、これらの両金型
の間に図５（Ａ）に示すリードフレーム２１が搬入され
た状態を示す。この状態で上金型４１を油圧プレス又は
電動プレスにより下金型３１に向けて接近移動させて型
合わせを行うと、図１１に示す状態となる。この状態で
は、上金型４１側の突起部４７によりピン作動プレート
３５が圧縮コイルばね３６のばね力に抗して押し下げら
れてエジェクターピン３４が下方に向けて後退移動し、
同様に、下金型３１側の突起部３７によりピン作動プレ
ート４５が圧縮コイルばね４６のばね力に抗して押し上
げられてエジェクターピン４４が上方に向けて後退移動
する。このようにして、リードフレーム２１は下型本体
３３と上型本体４３との間で締結されて強固に固定され
る。リードフレーム２１に設けられたリード１４のうち
タイバー２４に隣接する外部接続端の部分は、上型本体
４３に形成されたリード押し付け部４３ａと下型本体３
３との間で固定されることになる。
【００３８】この状態のもとで、貫通孔５２から油圧プ
レスまたは電動プレスなどのアクチュエータを入り込ま
せてカッター作動プレート５０を押し下げると、図１２
に示すように、カッター作動プレート５０がピン作動プ
レート４５に接近してカッター４９がカッター侵入溝５
５内にまで前進してリードフレーム２１からタイバー２
４の部分を切り離す。リードフレーム２１からタイバー
２４を切り離しても、リード１４は下型本体３３と上型
本体４３とにより固定されているので、リード１４がず
れることはない。リードフレーム２１からタイバー２４
が切り離された状態のリードフレーム２１を示すと、図
５（Ｂ）の通りであり、タブ吊りリード２５はノッチ２
６の部分で後にフレーム外枠２２，２３から分離され
る。
【００３９】図１３は上述のようにしてリードフレーム
２１からタイバー２４が切断されてリード１４がリード
フレーム２１から切り離された状態のもとで、下型本体
３３と上型本体４３とにより形成されるキャビティＣ内
に樹脂を注入して樹脂パッケージ１５を成形した状態を
示す。図１３に示す状態のもとでは、リード１４の外部
接続端の先端面１４ａとリード１４相互の間の部分はカ
ッター４９により覆われることになり、カッター１４自
体がキャビティＣを形成するための金型を構成するの
で、カッター１４が樹脂の洩れを防止する。
【００４０】このようにして樹脂パッケージ１５の成形
が終了した後には、カッター作動プレート５０に対する
押し下げ力を解除すると、圧縮コイルばね５１のばね力
によってカッター作動プレート５０が上昇移動されてカ
ッター４９が後退移動することになる。これに引き続い
て、上金型４１を下金型３１から離反移動させると、そ
れぞれのエジェクターピン３４，４４が両方の金型本体
の表面から突出することになり、図１４に示すように、
樹脂パッケージ１５が成形されて製造が終了した半導体
装置１０を製造装置から取り出し得る状態となる。
【００４１】製造装置から半導体装置１０を取り出した
後に、排出ポート５６に負圧を供給すると、リードフレ
ーム２１から切断されたタイバー２４ａはカッター侵入
溝５５から外部に自動的に排出される。タイバー２４の
部分とリード１４の部分が取り除かれたリードフレーム
２１は上下両金型４１，３１の間から除去される。
【００４２】図６（Ａ）に示したリードフレーム２１を
用いても、前述した場合と同様にして、図１に示す半導
体装置１０を製造することができる。また、図７に示し
たリードフレーム２１を用いて半導体装置１０を製造す
る場合には、その半導体装置の樹脂パッケージ１５の４
つの側面にリード１４の外部接続端の先端面１４ａが設
けられるので、カッター４９を４つで一対として上型本
体４３に設けるようにする。
【００４３】このように、図示する半導体装置の製造装
置にあっては、同一の装置においてタイバー２４をリー
ド１４から切り離すとともに、そのままの状態で連続的
に樹脂パッケージ１５を樹脂成形することができるの
で、従来のように、樹脂成形とリードフレームの切断成
形とを別々の装置を用いて行う場合に比して、半導体装
置の製造能率が大幅に向上することになる。しかも、リ
ードフレーム２１を切断した後に樹脂成形を行うので、
樹脂封止後にはリード１４には外力が作用することな
く、リード１４と封止樹脂パッケージ１５との間におけ
る界面剥離の発生を防止することができる。
【００４４】図示する製造装置では図１に示すようにタ
ブ１１を有する半導体装置を製造するようにしている
が、図３および図４に示すようなタイプの半導体装置を
製造することも勿論可能である。
【００４５】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００４６】たとえば、一度に製造することができる半
導体装置１０の数は、図示するように５個に限られず、
製造装置のサイズを変更することにより、任意の数の半
導体装置１０を同時に製造することができる。また、図
示する製造装置では各々のキャビティＣに対して別々の
ポット５３から樹脂を充填するようにしているが、複数
のキャビティＣに対して同一のポットから樹脂を充填す
るようにしても良い。また、リードフレーム２１として
は、フィルムリードを使用しても良い。さらに、図示す
る場合には上金型４１を下金型３１に向けて接近離反移
動させるようにしているが、下金型３１を移動させるよ
うにしても良く、カッター４９を下金型３１に設けるよ
うにしても良い。また、図示する両方の金型３１，４１
の上下関係を逆にして下側の金型にキャビティＣを形成
するための凹部を形成するようにしても良い。
【００４７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４８】(1).リードフレームの切断と樹脂パッケー
ジの成形とを同一の装置によって連続的に行うことがで
きるので、製造工程が簡素化され半導体装置の製造能率
を向上させることができ、製造コストを低減することが
できる。
【００４９】(2).樹脂パッケージの成形を行う前にリー
ドフレームを切断することができるので、樹脂パッケー
ジを成形した後にリードフレームを切断する場合におけ
るリードへの応力の発生が防止され、リードと樹脂との
間の界面剥離の発生が回避されて、耐湿性に優れた半導
体装置が得られる。
【００５０】(3).半導体装置からはリードが外方に突出
しておらず、リードの外部接続端の底面が樹脂パッケー
ジの底面とほぼ同一面となっているので、半導体装置の
小型化を達成することがてきる。
【００５１】(4).半導体装置のリードの外部接続端の先
端面は樹脂パッケージの側面とほぼ同一面となっている
ので、半導体装置の小型化を達成することができるとと
もに、１つのリードフレームにより多くの半導体チップ
を固定することができ、半導体装置の製造能率を向上さ
せることができる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の一実施の形態である半導体装
置の外観を示す斜視図であり、（Ｂ）は同図（Ａ）の断
面図である。
【図２】（Ａ）は他の半導体装置を示す平面図であり、
（Ｂ）は同図（Ａ）を右側見た側面図であり、（Ｃ）は
同図（Ａ）を手前から見た側面図であり、（Ｄ）は同図
（Ａ）の底面図である。
【図３】（Ａ）（Ｂ）はそれぞれ他のタイプの半導体装
置を示す断面図である。
【図４】（Ａ）（Ｂ）はそれぞれ他のタイプの半導体装
置を示す断面図である。
【図５】（Ａ）は本発明の半導体装置の製造に使用する
リードフレームを示す平面図であり、（Ｂ）はタイバー
を切り離した状態のリードフレームを示す平面図であ
る。
【図６】（Ａ）は本発明の半導体装置の製造に使用する
他のタイプのリードフレームを示す平面図であり、
（Ｂ）はタイバーを切り離した状態のリードフレームを
示す平面図である。
【図７】さらに他のタイプのリードフレームを示す平面
図である。
【図８】本発明の一実施の形態である半導体装置の製造
装置を示す断面図である。
【図９】図８の平面図である。
【図１０】図８の一部を示す拡大断面図である。
【図１１】金型を型合わせした状態における図１０に対
応した部分を示す拡大断面図である。
【図１２】タイバーを切り離した状態における図１０に
対応した部分を示す拡大断面図である。
【図１３】樹脂を充填した状態における図１０に対応し
た部分を示す拡大断面図である。
【図１４】樹脂パッケージを成形した後に型開きをした
状態における図１０に対応した部分を示す拡大断面図で
ある。
【図１５】図１４における１５−１５線に沿う断面図で
ある。
【符号の説明】
１０ 半導体装置 １０ａ 表面 １０ｂ 底面 １０ｃ〜１０ｆ 側面 １１ タブ １２ 半導体チップ １３ ワイヤ １４ リード １４ｃ 底面 １５ 樹脂パッケージ １６ 傾斜溝 １７ ボールバンプ ２１ リードフレーム ２２，２３ フレーム外枠 ２４ タイバー ２５ タブ吊りリード ３１ 下金型 ３２ 下ホルダー ３３ 下型本体 ３４ エジェクターピン ３５ ピン作動プレート ３６ 圧縮コイルばね ３７ 突起部 ４１ 上金型 ４２ 上ホルダー ４３ 上型本体 ４４ エジェクターピン ４５ ピン作動プレート ４６ 圧縮コイルばね ４７ 突起部 ４８ カッター収容溝 ４９ カッター ５０ カッター作動プレート ５１ 圧縮コイルばね ５２ 貫通孔 ５３ ポット ５４ ランナー ５５ カッター侵入溝 ５６ 排出ポート

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路が形成された半導体チッ
    プとこの半導体チップの電極に電気的に接続された複数
    のリードと前記半導体チップを封止する樹脂パッケージ
    とを有する半導体装置であって、前記それぞれのリード
    の外部接続端の底面を前記樹脂パッケージの底面とほぼ
    同一面にして露出させるようにしたことを特徴とする半
    導体装置。
  2. 【請求項２】 フレーム外枠と複数のリードとこれら複
    数のリードを前記フレーム外枠に接続するタイバーとを
    有するリードフレームに半導体チップを固定するダイボ
    ンディング工程と、 第１金型と第２金型とにより形成される樹脂成形用のキ
    ャビティ内に前記半導体チップを位置させて前記第１金
    型と前記第２金型とにより前記リードフレームを挟み付
    けた状態で前記リードフレームを切断する工程と、 前記リードフレームの切断後に前記第１金型と前記第２
    金型とによりリードを固定した状態のもとで前記キャビ
    ティ内に樹脂を注入して樹脂パッケージを成形する封止
    工程とを有することを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 第１金型と、 前記第１金型に対して相対的に接近離反移動自在に配置
    され、前記第１金型とによって、半導体装置の樹脂パッ
    ケージに対応した形状のキャビティを形成するととも
    に、リードの外部接続端を挟み付けてリードフレームを
    固定する第２金型と、 前記第１金型と前記第２金型のいずれか一方に設けら
    れ、これらの両方の金型によって前記リードの前記外部
    接続端が固定された状態のもとで、前記それぞれのリー
    ドに接続されたタイバーを前記リードから切り離すカッ
    ターと、 前記カッターにより前記半導体装置の樹脂パッケージの
    側面に対応する部分が閉塞された状態のもとで、前記キ
    ャビティ内に樹脂を注入する樹脂注入部とを有し、 前記タイバーを前記リードから切り離した後に連続的に
    樹脂パッケージを成形するようにしたことを特徴とする
    半導体装置の製造装置。
  4. 【請求項４】 請求項３記載の半導体装置の製造装置で
    あって、前記半導体装置は相互に平行な２つの側面に前
    記リードの外部接続端の先端面が位置しており、前記カ
    ッターは１つの前記半導体装置に対応して２つで一対と
    なって前記第１金型と前記第２金型とのいずれか一方に
    設けられていることを特徴とする半導体装置の製造装
    置。
  5. 【請求項５】 請求項３記載の半導体装置の製造装置で
    あって、前記半導体装置は相互に平行な２つの側面とこ
    れらの側面に対して直角の他の２つの側面との４つの側
    面に前記リードの外部接続端の先端面が位置しており、
    前記カッターは１つの前記半導体装置に対応して４つで
    一対となって前記第１金型と前記第２金型とのいずれか
    一方に設けられていることを特徴とする半導体装置の製
    造装置。
  6. 【請求項６】 請求項３〜５のいずれか１項に記載の半
    導体装置の製造装置であって、前記カッターにより前記
    リードから切り離された前記タイバーを外部に排出する
    排出機構を有することを特徴とする半導体装置の製造装
    置。
JP8292462A 1996-11-05 1996-11-05 半導体装置ならびに半導体装置の製造方法および製造装置 Pending JPH10135375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8292462A JPH10135375A (ja) 1996-11-05 1996-11-05 半導体装置ならびに半導体装置の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8292462A JPH10135375A (ja) 1996-11-05 1996-11-05 半導体装置ならびに半導体装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH10135375A true JPH10135375A (ja) 1998-05-22

Family

ID=17782127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8292462A Pending JPH10135375A (ja) 1996-11-05 1996-11-05 半導体装置ならびに半導体装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JPH10135375A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267472A (ja) * 2000-03-22 2001-09-28 Toshiba Corp チップタイプの小型半導体装置
JP2008142875A (ja) * 2006-12-13 2008-06-26 Hitachi Cable Ltd 個片切断用金型および半導体装置の製造方法
JP2011091134A (ja) * 2009-10-21 2011-05-06 Sharp Corp 半導体装置の製造装置および半導体装置の製造方法
US8057723B2 (en) * 2005-05-24 2011-11-15 Murata Manufacturing Co., Ltd. Method of manufacturing insert-molded article and apparatus therefor
CN111246984A (zh) * 2017-10-24 2020-06-05 株式会社京浜 树脂成型体的制造方法和对该树脂成型体实施成型的成型模具

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267472A (ja) * 2000-03-22 2001-09-28 Toshiba Corp チップタイプの小型半導体装置
US8057723B2 (en) * 2005-05-24 2011-11-15 Murata Manufacturing Co., Ltd. Method of manufacturing insert-molded article and apparatus therefor
JP2008142875A (ja) * 2006-12-13 2008-06-26 Hitachi Cable Ltd 個片切断用金型および半導体装置の製造方法
JP2011091134A (ja) * 2009-10-21 2011-05-06 Sharp Corp 半導体装置の製造装置および半導体装置の製造方法
CN111246984A (zh) * 2017-10-24 2020-06-05 株式会社京浜 树脂成型体的制造方法和对该树脂成型体实施成型的成型模具

Similar Documents

Publication Publication Date Title
US6744118B2 (en) Frame for semiconductor package
US7288441B2 (en) Method for two-stage transfer molding device to encapsulate MMC module
TWI431738B (zh) 半導體裝置之製造方法
US20020027297A1 (en) Semiconductor package
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US20020149090A1 (en) Lead frame and semiconductor package
JPH10135375A (ja) 半導体装置ならびに半導体装置の製造方法および製造装置
JP3259377B2 (ja) 半導体装置
US6703694B2 (en) Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots
JPH09121015A (ja) 半導体装置
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JPH0563109A (ja) モールド型ｉｃパツケージ
KR100253388B1 (ko) 반도체 패키지의 제조방법
JPH06252188A (ja) 樹脂封止型半導体素子の製造方法および製造装置
US20030098503A1 (en) Frame for semiconductor package
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP2973901B2 (ja) 半導体樹脂封止用金型
JP2000150725A (ja) 半導体装置およびその製造方法
JPH10144713A (ja) モールド方法および装置ならびに半導体装置
JP3747991B2 (ja) 半導体装置の製造方法
KR100239708B1 (ko) 비엘피 패키지의 제조방법
JP2002050646A (ja) 半導体装置の製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH0997869A (ja) 半導体装置及びその製造方法
KR20010076670A (ko) 듀얼 다이 패키지의 제조 방법