KR20010076670A - 듀얼 다이 패키지의 제조 방법 - Google Patents

듀얼 다이 패키지의 제조 방법 Download PDF

Info

Publication number
KR20010076670A
KR20010076670A KR1020000003957A KR20000003957A KR20010076670A KR 20010076670 A KR20010076670 A KR 20010076670A KR 1020000003957 A KR1020000003957 A KR 1020000003957A KR 20000003957 A KR20000003957 A KR 20000003957A KR 20010076670 A KR20010076670 A KR 20010076670A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
lead
conductive film
package
Prior art date
Application number
KR1020000003957A
Other languages
English (en)
Inventor
곽민근
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000003957A priority Critical patent/KR20010076670A/ko
Publication of KR20010076670A publication Critical patent/KR20010076670A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 듀얼 다이 패키지의 제조 방법에 관한 것으로, 통상적인 반도체 패키지의 제조 방법과 동일한 제조 방법으로 듀얼 다이 패키지의 제조 공정을 진행하기 위해서, (A) 제 1 반도체 칩의 활성면에 부착되어 상기 제 1 반도체 칩과 전기적으로 연결된 제 1 리드들을 갖는 제 1 리드 프레임으로, 상기 제 1 리드는 상기 제 1 반도체 칩의 활성면에 위치하는 제 1 접속부와, 상기 제 1 접속부와 일체로 형성되어 상기 제 1 반도체 칩의 배면쪽으로 단차지게 형성되는 제 1 접합부로 구성되고, 상기 제 1 접합부들을 수직으로 가로지르는 방향으로 형성된 제 1 댐바를 포함하는 제 1 리드 프레임을 준비하는 단계와; (B) 제 2 반도체 칩의 활성면에 부착되어 상기 제 2 반도체 칩과 전기적으로 연결된 제 2 리드들을 갖는 제 2 리드 프레임으로, 상기 제 2 리드는 상기 제 2 반도체 칩의 활성면에 위치하는 제 2 접속부와, 상기 제 2 접속부와 일체로 형성되어 상기 제 2 반도체 칩의 배면쪽으로 단차지게 형성되는 제 2 접합부로 구성되고, 상기 제 2 접합부들을 수직으로 가로지르는 방향으로 형성된 제 2 댐바를 포함하는 제 2 리드 프레임을 준비하는 단계와; (C) 상기 제 1 반도체 칩의 배면 및 제 2 반도체 칩의 배면에 대응되는 상기 제 1 및 제 2 댐바의 면 사이에 이방성 도전 필름을 개재하여 상기 제 1 리드 프레임과 제 2 리드 프레임의 리드를 서로 접합하는 단계; 및 (D) 상기 제 1 반도체 칩 및 제 2 반도체 칩이 실장된 부분을 성형수지로 봉합하여 패키지 몸체를 형성하는 단계;를 포함하는 것을 특징으로 하는 듀얼 다이 패키지의 제조 방법을 제공한다.

Description

듀얼 다이 패키지의 제조 방법{Method for manufacturing dual die package(DDP)}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 두 개의 반도체 칩이 두 개의 리드 프레임에 실장되어 하나의 패키지로 구현되는 듀얼 다이 패키지(Dual Die Package; DDP)의 제조 방법에 관한 것이다.
최근의 반도체 산업 발전과 더불어 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술중의 하나가 복수의 반도체 칩을 리드 프레임에 탑재하여 하나의 패키지로 구성하는 멀티 칩 패키징(multi chip packaging) 기술이다.
멀티 칩 패키징 기술은 특히 소형화와 경량화가 요구되는 노트북, 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 예를 들어, 메모리 기능을 수행하는 플래시 메모리(flash memory) 소자와 에스램(SRAM; Synchronous RAM) 소자를 하나의 TSOP(Thin Small Outline Package)로 구성하면 각각의 반도체 칩을 내재하는 단위 반도체 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다.
일반적으로 두 개의 반도체 칩을 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 칩을 적층시키는 방법과 병렬로 배열시키는 방법이 있다. 전자의 경우 반도체 칩을 적층시키는 구조이므로 공정이 복잡하고 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열시키는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 칩을 적층시키는 형태가 많이 사용된다. 이와 같은 적층 형태의 멀티 칩 패키지 중에서 두 개의 반도체 칩을 두 개의 리드 프레임에 실장하는 형태의 멀티 칩 패키지를 듀얼 다이 패키지라 하며 이의 예를 소개하면 다음과 같다.
도 1은 종래기술에 따른 듀얼 다이 패키지(200)를 나타내는 단면도이다. 도 1을 참조하면, 듀얼 다이 패키지(200)는 집적회로가 형성된 활성면의 중앙부에 전극 패드(112, 132)가 배치되도록 형성된 2개의 반도체 칩(110, 130)을 내재한다. 상부에 위치한 제 2 반도체 칩(130)은 제 2 리드(141)의 상향 절곡된 부분의 하부에 실장되고, 하부에 위치한 제 1 반도체 칩(110)은 제 1 리드(121)의 하향 절곡된 부분의 하부에 부착된다. 각각의 반도체 칩(110, 130)은 리드(121, 141)에 접착 테이프(152)로 부착된다. 이때, 제 2 반도체 칩(130)은 상부의 이격된 제 2 리드(141)들의 사이에 전극 패드(132)가 위치하도록 상부의 제 2 리드(141) 하부에 부착되며, 제 1 반도체 칩(110) 역시 제 1 리드(121)들의 사이에 전극 패드(112)가 위치하도록 하부의 제 1 리드(121)에 부착된다. 따라서, 제 1 및 제 2 반도체 칩(110, 130)은 제 1 리드(121)와 제 2 리드(141)의 사이에 위치한다. 제 1 리드(121)는 제 1 반도체 칩(110)의 활성면에 위치하는 제 1 접속부(123)와, 제 1 접속부(123)와 일체로 형성되어 제 1 반도체 칩(110)의 배면쪽으로 단차지게 형성되는 제 1 접합부(125)로 구성되며, 제 2 리드(141) 또한 제 2 접속부(143)와, 제 2 접합부(145)로 구성된다.
제 1 및 제 2 반도체 칩의 전극 패드(112, 132)와 그 활성면에 부착된 제 1접속부(123) 및 제 2 접속부(143)에 금속 세선(154)으로 와이어 본딩되어 전기적으로 연결된다. 그리고, 이러한 전기적 연결 부분은 제 1 반도체 칩(110) 및 제 2 반도체 칩(130)이 실장된 부분을 봉합하는 패키지 몸체(156)에 의해 외부환경으로부터 보호된다.
이때, 제 1 접합부(125)와 제 2 접합부(145)는 서로 접합되어 전기적으로 연결되며, 패키지 몸체의(154) 외부로 돌출된 리드들 중에서 제 1 리드(121)가 절단되어 있고 제 2 리드(141)가 실장에 적합한 형태를 가지며 하나의 공통 접속단자로서의 역할을 수행하게 된다. 제 1 접합부(125)와 제 2 접합부(145)의 접합 방법으로, 제 1 및 제 2 접합부(125, 145)에 솔더(solder) 또는 은(Ag)과 같은 금속막(160)을 형성한 이후에 서로 대응되는 제 1 접합부(125)와 제 2 접합부(145)를 정렬시킨 상태에서 소정의 열과 압력을 가하여 압착하는 방법이 활용되고 있다.
그런데, 종래의 듀얼 다이 패키지의 제조 공정은 통상적인 반도체 패키지 제조 공정과 비교하면, 제 1 리드와 제 2 리드에 금속막을 형성하는 공정과 더불어 제 1 리드와 제 2 리드를 접합하는 공정을 별도로 진행해야 한다.
따라서, 본 발명의 목적은 통상적인 반도체 패키지 제조 공정과 동일한 순서로 듀얼 다이 패키지 제조 공정을 진행할 수 있도록 하는 데 있다.
도 1은 종래기술에 따른 듀얼 다이 패키지를 나타내는 단면도,
도 2는 본 발명의 실시예에 따른 듀얼 다이 패키지를 나타내는 단면도,
도 3은 제 1 리드 프레임의 댐바 부분에 이방성 도전 필름이 부착된 상태를 나타내는 평면도,
도 4는 도 2의 듀얼 다이 패키지의 몰딩 공정이 진행되기 전의 상태를 개략적으로 나타내는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
10, 30 : 반도체 칩 20, 40 : 리드 프레임
21, 41 : 리드 23, 43 : 접속부
25, 45 : 접합부 27 : 제 1 댐바
52 : 접착 테이프 54 : 금속 세선
56 : 패키지 몸체 60 : 이방성 도전 필름
70 : 하부 금형 72, 82 : 캐버티
80 : 상부 금형 100 : 듀얼 다이 패키지
상기 목적을 달성하기 위하여, 본 발명은 듀얼 다이 패키지의 제조 방법으로, (A) 제 1 반도체 칩의 활성면에 부착되어 상기 제 1 반도체 칩과 전기적으로연결된 제 1 리드들을 갖는 제 1 리드 프레임으로, 상기 제 1 리드는 상기 제 1 반도체 칩의 활성면에 위치하는 제 1 접속부와, 상기 제 1 접속부와 일체로 형성되어 상기 제 1 반도체 칩의 배면쪽으로 단차지게 형성되는 제 1 접합부로 구성되고, 상기 제 1 접합부들을 수직으로 가로지르는 방향으로 형성된 제 1 댐바를 포함하는 제 1 리드 프레임을 준비하는 단계와; (B) 제 2 반도체 칩의 활성면에 부착되어 상기 제 2 반도체 칩과 전기적으로 연결된 제 2 리드들을 갖는 제 2 리드 프레임으로, 상기 제 2 리드는 상기 제 2 반도체 칩의 활성면에 위치하는 제 2 접속부와, 상기 제 2 접속부와 일체로 형성되어 상기 제 2 반도체 칩의 배면쪽으로 단차지게 형성되는 제 2 접합부로 구성되고, 상기 제 2 접합부들을 수직으로 가로지르는 방향으로 형성된 제 2 댐바를 포함하는 제 2 리드 프레임을 준비하는 단계와; (C) 상기 제 1 반도체 칩의 배면 및 제 2 반도체 칩의 배면에 대응되는 상기 제 1 및 제 2 댐바의 면 사이에 이방성 도전 필름을 개재하여 상기 제 1 리드 프레임과 제 2 리드 프레임의 리드를 서로 접합하는 단계; 및 (D) 상기 제 1 반도체 칩 및 제 2 반도체 칩이 실장된 부분을 성형수지로 봉합하여 패키지 몸체를 형성하는 단계;를 포함하는 것을 특징으로 하는 듀얼 다이 패키지의 제조 방법을 제공한다.
본 발명의 제조 방법에 따른 (C) 단계는, (C1) 상기 제 1 반도체 칩의 배면에 대응되는 상기 제 1 댐바의 면에 이방성 도전 필름을 부착하는 단계와; (C2) 상기 제 1 반도체 칩의 배면이 윗 방향을 향하게 하고, 상기 제 1 반도체 칩 부분이 캐버티에 위치하도록 상기 제 1 리드 프레임을 하부 금형의 상부면에 안착시키는 단계와; (C3) 상기 제 1 반도체 칩의 배면이 아래 방향을 향하게 하고, 상기제 2 접합부가 상기 제 1 접합부에 대응되게 하여 상기 제 2 리드 프레임을 상기 제 1 리드 프레임에 안착시키는 단계와; (C4) 상부 금형이 하강하여 상기 이방성 도전 필름이 개재된 제 1 접합부 상부의 제 2 접합부 부분을 포함한 제 2 리드 프레임을 소정의 압력으로 가압하여 상기 제 1 리드 프레임과 상기 제 2 리드 프레임의 리드를 서로 접합하는 단계;를 포함하고, 상기 (C4) 단계 후에 상기 (D) 단계는, 상기 상부 및 하부 금형의 캐버티 안으로 액상의 성형수지를 주입하여 상기 제 1 및 제 2 반도체 칩이 실장된 부분을 봉합하여 패키지 몸체를 형성하는 단계;를 포함한다.
그리고, 본 발명의 제조 방법에 따른 (C1) 단계 전 또는 후에, 제 2 반도체 칩의 배면에 대응되는 제 2 댐바의 면에 이방성 도전 필름을 부착하는 단계;를 더 진행할 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 듀얼 다이 패키지(100)를 나타내는 단면도이다. 도 2를 참조하면, 듀얼 다이 패키지(100)는 제 1 접합부(25)와 제 2 접합부(45) 사이에 이방성 도전 필름(60)을 개재하여 접합한 것을 제외하면 도 1에 개시된 듀얼 다이 패키지(200)와 동일한 갖는다. 하지만, 이방성 도전 필름(60)을 이용한 리드(21, 41)의 접합 방법을 이용함으로써, 본 발명에 따른 듀얼 다이 패키지(100)의 제조 방법은 통상적인 반도체 패키지 제조 공정과 동일한 순서로 진행할 수 있다. 상세한 설명은 아래에서 설명하겠다.
도 3은 제 1 리드 프레임의 댐바 부분에 이방성 도전 필름이 부착된 상태를 나타내는 평면도이다. 도 4는 도 2의 듀얼 다이 패키지의 몰딩 공정이 진행되기 전의 상태를 개략적으로 나타내는 단면도이다.
도 2 내지 도 4를 참조하여 본 발명에 따른 듀얼 다이 패키지(100)의 제조 방법을 설명하겠다. 먼저, 리드 프레임에 반도체 칩을 부착하는 공정과, 반도체 칩과 리드 프레임을 전기적으로 연결하는 와이어 본딩 공정이 완료된 제 1 및 제 2 리드 프레임(20, 40)을 준비하는 단계로부터 출발한다. 한편, 반도체 칩(10, 30)이 각기 부착된 제 1 리드 프레임(20) 및 제 2 리드 프레임(40)이 동일한 방법으로 제조되기 때문에, 제 1 리드 프레임(20)만을 예를 들어 설명하겠다. 즉, 제 1 반도체 칩(10)의 활성면의 양측 즉, 활성면의 중앙부에 형성된 전극 패드(12)를 중심으로 양측에 제 1 리드 프레임의 제 1 리드(21)의 선단부가 접착 테이프(52)를 개재하여 부착된다. 제 1 리드(21)는 제 1 반도체 칩(10)의 활성면에 위치하는 제 1 접속부(23)와, 제 1 접속부(23)와 일체로 형성되어 제 1 반도체 칩(10)의 배면쪽으로 단차지게 형성되는 제 1 접합부(25)로 구성된다. 제 1 리드(21)들은 제 1 접합부(25)들을 수직으로 가로지르는 제 1 댐바(27)에 의해 지지되며, 제 1 댐바(27) 및 제 1 리드(21)의 말단은 사이드 레일(29)에 연결되어 지지된다. 제 1 반도체 칩의 전극 패드(12)와 제 1 접속부(23)는 금속 세선(54)으로 전기적으로 연결된다. 통상적으로 이와 같은 제 1 리드 프레임(20)과 제 1 반도체 칩(10)이 이루는 구조를 리드 온 칩(Lead On Chip; LOC) 구조라고도 한다.
한편, 본 발명의 실시예에서는 금속 세선(54)으로 제 1 리드(21)와 제 1 반도체 칩의 전극 패드(12)를 연결하였지만, 제 1 접속부를 직접 제 1 반도체 칩의 전극 패드에 범프 접속할 수 있다. 제 1 반도체 칩의 전극 패드(12) 또한 활성면의 중앙부에 배치된 예가 도시되어 있지만, 제 1 접속부와 간섭하지 않는 범위 내에서 활성면의 중앙부가 아닌 다른 부분에 형성하여도 무방하다.
다음으로 도 3에 도시된 바와 같이 제 1 댐바(27)를 따라서 이방성 도전 필름(60)을 부착한다. 즉, 제 1 반도체 칩(10)의 배면에 대응되는 댐바(27)의 상부면에 이방성 도전 필름(60)을 부착한다. 본 발명에 따른 이방성 도전 필름(60)은 제 1 리드 프레임(20) 및 제 2 리드 프레임(40)의 리드(21, 41)들을 서로 접합하는 수단으로 사용된다.
이때, 본 발명의 실시예에서는 제 1 리드 프레임(20)에 이방성 도전 필름(60)을 부착하였지만, 제 2 리드 프레임에 이방성 도전 필름을 부착하거나, 제 1 및 제 2 리드 프레임에 모두 이방성 도전 필름을 부착하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
다음으로 도 4에 도시된 바와 같이 제 1 리드 프레임(20)과 제 2 리드 프레임(40)의 리드(21, 41)들을 서로 접합하는 공정과 더불어 성형 공정이 진행된다.
먼저, 하부 금형(70)과 상부 금형(80)이 맞물리면서 제 1 리드 프레임(20)과 제 2 리드 프레임(40)의 리드(21, 41)들을 서로 접합하는 공정이 먼저 진행된다. 즉, 제 1 반도체 칩(10)의 배면이 윗 방향을 향하게 하고, 제 1 반도체 칩(10) 부분이 캐버티(72)에 위치하도록 제 1 리드 프레임(20)을 하부 금형(70)의 상부면에 안착시킨다. 다음으로 제 2 반도체 칩(30)의 배면이 아래 방향을 향하게 하고, 제2 접합부(45)가 제 1 접합부(25)에 대응되게 정렬한 다음 제 2 리드 프레임(40)을 제 1 리드 프레임(20)에 안착시킨다. 계속해서 상부 금형(80)이 하강하여 이방성 도전 필름(60)이 개재된 제 1 접합부(25) 상부의 제 2 접합부(45) 부분을 포함한 제 2 리드 프레임(40)의 외곽을 소정의 압력으로 가압하여 제 1 리드 프레임(20)과 제 2 리드 프레임(40)의 리드(21, 41)들을 서로 접합시킨다. 물론, 하부 금형(70)과 상부 금형(80)은 성형 공정에 적당한 온도 예를 들어 175±5℃로 예열되어 있기 때문에, 이방성 도전 필름(60)을 개재한 제 1 리드 프레임(20)과 제 2 리드 프레임(40)의 리드(21, 41)들 사이의 양호한 접합성을 확보할 수 있다.
다음으로 하부 금형(70) 및 상부 금형(80)이 형성하는 캐버티(72, 82) 안으로 액상의 성형수지를 주입하여 제 1 및 제 2 반도체 칩(10, 20)이 실장된 부분을 봉합하여 패키지 몸체(56)를 형성한다.
다음으로 성형 공정이 완료된 반제품을 하부 및 상부 금형으로부터 분리한 이후에, 통상적인 반도체 패키지의 제조 공정 예를 들면, 댐바를 제거하는 공정, 트림/포밍 공정 및 개별 듀얼 다이 패키지로 분리하는 공정에 의해 듀얼 다이 패키지를 획득할 수 있다. 물론, 개별 듀얼 다이 패키지에 대한 테스트 공정을 포함한 통상적인 공정이 진행된다.
한편, 본 발명은 본 발명의 기술적 사상으로부터 일탈하는 일없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안 된다. 본 발명의 범위는 특허청구범위에 의해서 나타내는 것으로서, 명세서 본문에 의해서는 아무런 구속도 되지않는다. 다시, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
따라서, 본 발명에 따른 제조 방법을 따르면, 성형 공정을 진행하면서 제 1 리드 프레임과 제 2 리드 프레임의 리드들을 이방성 도전 필름으로 접합하는 공정을 동시에 진행할 수 있기 때문에, 제 1 리드 프레임과 제 2 리드 프레임의 리드들을 서로 접합하기 위한 별도의 공정을 진행할 필요가 없다. 즉, 통상적인 반도체 패키지의 제조 공정과 동일한 공정 순으로 듀얼 다이 패키지의 제조 공정을 진행할 수 있다.

Claims (3)

  1. 듀얼 다이 패키지의 제조 방법으로,
    (A) 제 1 반도체 칩의 활성면에 부착되어 상기 제 1 반도체 칩과 전기적으로 연결된 제 1 리드들을 갖는 제 1 리드 프레임으로, 상기 제 1 리드는 상기 제 1 반도체 칩의 활성면에 위치하는 제 1 접속부와, 상기 제 1 접속부와 일체로 형성되어 상기 제 1 반도체 칩의 배면쪽으로 단차지게 형성되는 제 1 접합부로 구성되고, 상기 제 1 접합부들을 수직으로 가로지르는 방향으로 형성된 제 1 댐바를 포함하는 제 1 리드 프레임을 준비하는 단계와;
    (B) 제 2 반도체 칩의 활성면에 부착되어 상기 제 2 반도체 칩과 전기적으로 연결된 제 2 리드들을 갖는 제 2 리드 프레임으로, 상기 제 2 리드는 상기 제 2 반도체 칩의 활성면에 위치하는 제 2 접속부와, 상기 제 2 접속부와 일체로 형성되어 상기 제 2 반도체 칩의 배면쪽으로 단차지게 형성되는 제 2 접합부로 구성되고, 상기 제 2 접합부들을 수직으로 가로지르는 방향으로 형성된 제 2 댐바를 포함하는 제 2 리드 프레임을 준비하는 단계와;
    (C) 상기 제 1 반도체 칩의 배면 및 제 2 반도체 칩의 배면에 대응되는 상기 제 1 및 제 2 댐바의 면 사이에 이방성 도전 필름을 개재하여 상기 제 1 리드 프레임과 제 2 리드 프레임의 리드를 서로 접합하는 단계; 및
    (D) 상기 제 1 반도체 칩 및 제 2 반도체 칩이 실장된 부분을 성형수지로 봉합하여 패키지 몸체를 형성하는 단계;를 포함하는 것을 특징으로 하는 듀얼 다이패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 (C) 단계는,
    (C1) 상기 제 1 반도체 칩의 배면에 대응되는 상기 제 1 댐바의 면에 이방성 도전 필름을 부착하는 단계와;
    (C2) 상기 제 1 반도체 칩의 배면이 윗 방향을 향하게 하고, 상기 제 1 반도체 칩 부분이 캐버티에 위치하도록 상기 제 1 리드 프레임을 하부 금형의 상부면에 안착시키는 단계와;
    (C3) 상기 제 1 반도체 칩의 배면이 아래 방향을 향하게 하고, 상기 제 2 접합부가 상기 제 1 접합부에 대응되게 하여 상기 제 2 리드 프레임을 상기 제 1 리드 프레임에 안착시키는 단계와;
    (C4) 상부 금형이 하강하여 상기 이방성 도전 필름이 개재된 제 1 접합부 상부의 제 2 접합부 부분을 포함한 제 2 리드 프레임을 소정의 압력으로 가압하여 상기 제 1 리드 프레임과 상기 제 2 리드 프레임의 리드를 서로 접합하는 단계;를 포함하고,
    상기 (C4) 단계 후에 상기 (D) 단계는, 상기 상부 및 하부 금형의 캐버티 안으로 액상의 성형수지를 주입하여 상기 제 1 및 제 2 반도체 칩이 실장된 부분을 봉합하여 패키지 몸체를 형성하는 단계;를 포함하는 것을 특징으로 하는 듀얼 다이 패키지의 제조 방법.
  3. 제 2항에 있어서, 상기 (C1) 단계 전 또는 후에, 상기 제 2 반도체 칩의 배면에 대응되는 상기 제 2 댐바의 면에 이방성 도전 필름을 부착하는 단계;를 더 포함하는 것을 특징으로 하는 듀얼 다이 패키지의 제조 방법.
KR1020000003957A 2000-01-27 2000-01-27 듀얼 다이 패키지의 제조 방법 KR20010076670A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003957A KR20010076670A (ko) 2000-01-27 2000-01-27 듀얼 다이 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003957A KR20010076670A (ko) 2000-01-27 2000-01-27 듀얼 다이 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010076670A true KR20010076670A (ko) 2001-08-16

Family

ID=19642011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003957A KR20010076670A (ko) 2000-01-27 2000-01-27 듀얼 다이 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20010076670A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2001313363A (ja) 樹脂封止型半導体装置
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20010076670A (ko) 듀얼 다이 패키지의 제조 방법
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100253388B1 (ko) 반도체 패키지의 제조방법
JP2000150725A (ja) 半導体装置およびその製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
US11764142B2 (en) Semiconductor apparatus and method having a lead frame with floating leads
JPH09129798A (ja) 電子部品およびその製法
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JP2001177007A (ja) 半導体装置及びその製造方法
JP3434633B2 (ja) 樹脂封止型半導体装置
KR20000011664A (ko) 반도체장치및그제조방법
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100687066B1 (ko) 멀티 칩 패키지 제조 방법
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20010019685A (ko) 멀티 칩 패키지
KR20020045674A (ko) 테이프를 이용한 듀얼 다이 패키지 제조 방법
JPH03242948A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination