KR20020045674A - 테이프를 이용한 듀얼 다이 패키지 제조 방법 - Google Patents

테이프를 이용한 듀얼 다이 패키지 제조 방법 Download PDF

Info

Publication number
KR20020045674A
KR20020045674A KR1020000074945A KR20000074945A KR20020045674A KR 20020045674 A KR20020045674 A KR 20020045674A KR 1020000074945 A KR1020000074945 A KR 1020000074945A KR 20000074945 A KR20000074945 A KR 20000074945A KR 20020045674 A KR20020045674 A KR 20020045674A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
conductive metal
lead frame
metal wire
tape
Prior art date
Application number
KR1020000074945A
Other languages
English (en)
Inventor
도재천
안상호
강인구
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000074945A priority Critical patent/KR20020045674A/ko
Publication of KR20020045674A publication Critical patent/KR20020045674A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 두 개의 반도체 칩이 리드프레임에 실장되어 하나의 단위 패키지로 구성되는 듀얼 다이 패키지(DDP; Dual Die Package) 제조 방법에 관한 것으로서, ⒜ 반도체 칩이 실장되는 리드프레임의 일면에 테이프를 부착시키는 단계, ⒝ 제 1반도체 칩을 리드프레임에 실장하는 단계, ⒞ 제 1반도체 칩과 리드프레임을 도전성 금속선으로 1차 와이어 본딩하는 단계, ⒟ 제 1반도체 칩과 도전성 금속선 및 그 도전성 금속선과의 접합 부위를 봉지시키는 1차 봉지 단계, ⒠ 리드프레임에 부착된 테이프를 제거하는 단계, ⒡ 리드프레임의 제 1반도체 칩이 실장된 반대쪽 면에 제 2반도체 칩을 실장하는 단계, ⒢ 제 2반도체 칩과 리드프레임을 도전성 금속선으로 2차 와이어 본딩하는 단계, 및 ⒣ 제 2반도체 칩과 도전성 금속선 및 그 도전성 금속선과의 접합 부위를 봉지시키는 2차 봉지 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 제조 공정의 진행 중에 공정 설비와의 기계적 접촉 등등 여러 가지 요인으로 인한 칩 손상 및 도전성 금속선의 손상 및 접합 불량의 발생을 방지하여 패키지 신뢰도를 향상시켜 양산화를 가능하게 할 수 있는 이점(利點)이 있다.

Description

테이프를 이용한 듀얼 다이 패키지 제조 방법{Manufacturing method for dual die package using tape}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 두 개의 반도체 칩이 리드프레임에 실장되어 하나의 단위 패키지로 구성되는 듀얼 다이패키지(DDP; Dual Die Package) 제조 방법에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술중의 하나가 복수의 반도체 칩을 리드프레임에 탑재하여 하나의 패키지로 구성하는 멀티 칩 패키징(multi chip packaging) 기술이다.
멀티 칩 패키징 기술은 특히 소형화와 경량화가 요구되는 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 예를 들어, 메모리 기능을 수행하는 플래시 메모리(flash memory) 소자와 에스램(SRAM; Synchronous RAM) 소자를 하나의 TSOP(Thin Small Outline Package)로 구성하면 각각의 반도체 소자를 내재하는 단위 반도체 칩 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다.
일반적으로 두 개의 반도체 소자를 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 소자를 적층시키는 방법과 병렬로 배열시키는 방법이 있다. 전자의 경우 반도체 소자를 적층시키는 구조이므로 공정이 복잡하고 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열시키는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통 소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 소자를 적층시키는 형태가 많이 사용된다. 이와 같은 적층 형태의 멀티 칩 패키지 중에서 두 개의 반도체 칩을 두 개의 리드프레임에 실장하는 형태의 멀티 칩 패키지를 듀얼 다이 패키지라 하며 이의 예를 소개하면 다음과 같다.
도 1은 일반적인 듀얼 다이 패키지를 나타낸 단면도이다.
도 1을 참조하면, 이 듀얼 다이 패키지(10)는 제 1반도체 칩(11)과 제 2반도체 칩(13)이 다이패드(21)의 상면과 하면에 각각 부착되어 있고, 제 1반도체 칩(11)의 전극패드(12)와 제 2반도체 칩(13)의 전극패드(14)가 다이패드(21)와 소정의 간격으로 이격되어 있는 리드(23)의 내측 말단부의 상면과 하면에 도전성 금속선(27,28)로 와이어 본딩(wire bonding)되어 전기적인 연결을 이루고 있으며, 외부환경으로부터의 보호를 위하여 에폭시 성형 수지(Epoxy Molding Compound)와 같은 플라스틱 봉지재로 봉지부(31)가 형성되어 있는 구조이다. 여기서, 제 1반도체 칩(11)과 제 2반도체 칩(13)은 모두 전극패드(12,14)가 형성되어 있지 않은 밑면이 다이패드(21)의 상면과 하면에 부착되며, 이때 부착에 이용되는 접착제(25,26)로는 비전도성의 에폭시계 접착제나 폴리이미드 재질의 접착 테이프 등이 이용되고 있다.
이와 같은 구조의 듀얼 다이 패키지는 다이패드의 상면과 하면에 각각 제 1반도체 칩과 제 2반도체 칩을 실장하고, 각각의 반도체 칩과 리드를 와이어 본딩한 후 봉지 공정을 진행하는 과정을 거쳐 제조된다. 그러나, 이와 같은 제조 공정의 진행 중에 반도체 칩들이 공정 설비와의 기계적 접촉 등등 여러 가지 요인에 의해 긁힘과 깨짐 및 오염 등의 칩 손상, 특히 먼저 실장된 반도체 칩의 손상이 발생될 수 있으며, 와이어 본딩에 사용된 도전성 금속선의 손상 및 접합 불량이 발생될 수 있다. 리드에 반도체 칩 직접 실장되는 LOC(Lead On Chip) 패키지의 경우에 리드프레임 접착시의 공정 품질 문제를 야기할 수 있다. 이러한 문제점들은 패키지 신뢰도를 저하시키고 양산화를 어렵게 한다.
본 발명의 목적은 상기와 같은 칩 손상 및 와이어 본딩 상태의 손상 등을 방지하여 신뢰도가 증가되고 양산화에 유리한 듀얼 다이 패키지 제조 방법을 제공하는 데 있다.
도 1은 일반적인 듀얼 다이 패키지를 나타낸 단면도,
도 2a 내지 도 2h는 본 발명의 듀얼 다이 패키지 제조 방법에 따른 제조 공정도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 듀얼 다이 패키지11,13; 반도체 칩
12,14; 본딩패드20; 리드프레임
21; 다이패드23; 리드
25,26; 접착제27,28; 도전성 금속선
31; 봉지부33; 1차 봉지부
35; 2차 봉지부41; 테이프
이와 같은 목적을 달성하기 위한 본 발명에 따른 듀얼 다이 패키지 제조 방법은, ⒜ 반도체 칩이 실장되는 리드프레임의 일면에 테이프를 부착시키는 단계, ⒝ 제 1반도체 칩을 리드프레임에 실장하는 단계, ⒞ 제 1반도체 칩과 리드프레임을 도전성 금속선으로 1차 와이어 본딩하는 단계, ⒟ 제 1반도체 칩과 도전성 금속선 및 그 도전성 금속선과의 접합 부위를 봉지시키는 1차 봉지 단계, ⒠ 리드프레임에 부착된 테이프를 제거하는 단계, ⒡ 리드프레임의 제 1반도체 칩이 실장된 반대쪽 면에 제 2반도체 칩을 실장하는 단계, ⒢ 제 2반도체 칩과 리드프레임을 도전성 금속선으로 2차 와이어 본딩하는 단계, 및 ⒣ 제 2반도체 칩과 도전성 금속선 및 그 도전성 금속선과의 접합 부위를 봉지시키는 2차 봉지 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 듀얼 다이 패키지 제조 방법을 보다 상세하게 설명하고자 한다.
도 2a 내지 도 2h는 본 발명의 듀얼 다이 패키지 제조 방법에 따른 제조 공정도이다.
도 2a를 참조하면, 먼저 반도체 칩이 실장되는 리드프레임(20)의 일면에 테이프(41)를 부착시키는 단계를 진행한다. 여기서, 제공되고 있는 리드프레임(20)은 반도체 칩의 실장을 위한 다이패드(21)와 그 다이패드(21)와 소정 거리로 이격되어 있는 리드(23)를 포함하는 구조로서 다이패드(21)와 리드(21)가 동일한 쪽의 면이 동일 평면상에 있는 구조의 것을 이용한다. 그리고, 리드프레임(20)에 부착된 테이프(41)는 금속 재질이나 수지 등의 재질이 사용될 수 있으며, 특히 리드프레임(20)으로부터의 용이한 분리를 위하여 폴리이미드 재질의 필름에 열경화성 접착제가 도포된 테이프(41)의 사용이 바람직하다. 다이패드(21)와 리드(23)가 동일한 쪽의 면이 동일 평면상에 있기 때문에 테이프(41)의 부착이 용이하게 이루어질 수 있다.
도 2b를 참조하면, 다음에 제 1반도체 칩(11)을 리드프레임(20)의 다이패드(21)에 실장하는 단계를 진행한다. 테이프(41)가 부착된 면의 반대쪽 면의 다이패드(21)에 은 에폭시(Ag epoxy)와 같은 접착제(25)를 도팅(dotting)하고 제 1반도체 칩(11)을 실장한다. 여기서, 제 1반도체 칩(11)은 복수의 본딩패드(12)가 가장자리에 형성되어 있는 에지 본딩 패드형(edge bonding pad type)으로서, 본딩패드(12)가 형성된 활성면의 반대쪽 면, 즉 밑면이 다이패드(21)와의 부착에 이용된다.
도 2c를 참조하면, 제 1반도체 칩(11)의 실장이 완료되면 제 1반도체 칩(11)의 본딩패드(12)와 그에 대응되는 리드프레임(20)의 리드(23)를 도전성 금속선(27)으로 1차 와이어 본딩하는 단계를 진행한다. 이에 의해 제 1반도체 칩(11)과 리드(23)는 전기적으로 연결된다.
도 2d를 참조하면, 1차 와이어 본딩이 완료되면 제 1반도체 칩(11)과 도전성 금속선(27) 및 그 도전성 금속선(27)과의 접합 부위를 봉지시키는 1차 봉지 단계를 진행한다. 에폭시 성형 수지와 같은 수지 봉지재를 이용하여 1차 봉지부(33)를 형성하여 제 1반도체 칩(11)과 도전성 금속선(27) 및 도전성 금속선(27)의 접합 부위가 봉지되어 물리적 또는 화학적인 외부환경으로부터의 전기적인 동작 신뢰성이 보호된다. 1차 봉지 과정에서 리드프레임(20)의 밑면에 부착된 테이프(41)로 인하여 취급이 용이하게 이루어지고 수지 봉지재의 하부 유출이 방지된다.
도 2e를 참조하면, 1차 봉지가 완료되면 리드프레임(20)에 부착된 테이프(도 2d의 41)를 제거하는 단계를 진행한다. 소정 온도의 분위기 조건을 인가하면 테이프(41)는 리드프레임(20)으로부터 쉽게 제거된다.
도 2f를 참조하면, 다음에 리드프레임(20)의 제 1반도체 칩(11)이 실장된 반대쪽 면에 제 2반도체 칩(13)을 실장하는 단계를 진행한다. 제 1반도체 칩(11)이 부착된 반대쪽 다이패드(21) 면에 접착제로 제 2반도체 칩(13)을 실장한다. 여기서, 제 2반도체 칩(13)은 제 1반도체 칩(11)과 마찬가지로 에지 본딩 패드형이며 본딩패드(14)가 형성된 활성면의 반대쪽 면, 즉 밑면이 다이패드(21)와의 부착에 이용된다.
도 2g를 참조하면, 제 2반도체 칩(13)과 리드프레임(21)의 리드(23)를 도전성 금속선(28)으로 2차 와이어 본딩하는 단계를 진행한다. 제 2반도체 칩(13)의 본딩패드(14)와 그에 대응되는 리드(23)를 도전성 금속선(28)으로 접합하여 제 2반도체 칩(13)과 리드(23)는 전기적으로 연결된다.
도 2h를 참조하면, 2차 와이어 본딩이 완료되면 제 2반도체 칩(13)과 도전성 금속선(28) 및 그 도전성 금속선(28)과의 접합 부위를 봉지시키는 2차 봉지 단계를 진행한다. 수지 봉지재를 이용하여 2차 봉지부(35)를 형성하여 제 2반도체 칩(13)과 도전성 금속선(28) 및 도전성 금속선(28)의 접합 부위가 봉지되어 물리적 또는 화학적인 외부환경으로부터의 전기적인 동작 신뢰성이 보호된다.
전술한 실시예에 나타난 바와 같이 본 발명에 따른 듀얼 다이 패키지 제조 방법은 테이프를 이용하여 리드프레임의 한쪽 면에 반도체 칩 실장과 와이어 본딩 및 봉지 공정이 완료된 후에 다른 쪽 면에 반도체 칩 실장과 와이어 본딩 및 봉지 공정이 이루어진다. 공정이 진행되는 과정에서 먼저 실장된 반도체 칩이나 와이어 본딩 상태 등이 1차 봉지부에 의해 보호될 수 있다.
한편, 본 발명에 따른 듀얼 다이 패키지 제조 방법은 전술한 실시예에 한정되는 것은 않고, 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
이상과 같은 본 발명에 의한 듀얼 다이 패키지 제조 방법에 따르면, 제조 공정의 진행 중에 공정 설비와의 기계적 접촉 등등 여러 가지 요인으로 인한 칩 손상 및 도전성 금속선의 손상 및 접합 불량의 발생을 방지하여 패키지 신뢰도를 향상시켜 양산화를 가능하게 할 수 있는 이점(利點)이 있다.

Claims (3)

  1. ⒜ 반도체 칩이 실장되는 리드프레임의 일면에 테이프를 부착시키는 단계, ⒝ 제 1반도체 칩을 리드프레임에 실장하는 단계, ⒞ 제 1반도체 칩과 리드프레임을 도전성 금속선으로 1차 와이어 본딩하는 단계, ⒟ 제 1반도체 칩과 도전성 금속선 및 그 도전성 금속선과의 접합 부위를 봉지시키는 1차 봉지 단계, ⒠ 리드프레임에 부착된 테이프를 제거하는 단계, ⒡ 리드프레임의 제 1반도체 칩이 실장된 반대쪽 면에 제 2반도체 칩을 실장하는 단계, ⒢ 제 2반도체 칩과 리드프레임을 도전성 금속선으로 2차 와이어 본딩하는 단계, 및 ⒣ 제 2반도체 칩과 도전성 금속선 및 그 도전성 금속선과의 접합 부위를 봉지시키는 2차 봉지 단계를 포함하는 것을 특징으로 하는 듀얼 다이 패키지 제조 방법.
  2. 제 1항에 있어서, 상기 ⒜단계는 반도체 칩이 실장되는 다이패드와 그와 소정거리로 이격되어 형성된 리드를 갖는 리드프레임을 이용하는 것을 특징으로 하는 듀얼 다이 패키지 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 ⒜단계는 상기 다이패드와 상기 리드의 일면이 동일 평면상에 위치하는 리드프레임을 이용하는 것을 특징으로 하는 듀얼 다이 패키지 제조 방법.
KR1020000074945A 2000-12-09 2000-12-09 테이프를 이용한 듀얼 다이 패키지 제조 방법 KR20020045674A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000074945A KR20020045674A (ko) 2000-12-09 2000-12-09 테이프를 이용한 듀얼 다이 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000074945A KR20020045674A (ko) 2000-12-09 2000-12-09 테이프를 이용한 듀얼 다이 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20020045674A true KR20020045674A (ko) 2002-06-20

Family

ID=27680735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074945A KR20020045674A (ko) 2000-12-09 2000-12-09 테이프를 이용한 듀얼 다이 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20020045674A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790513B2 (en) 2002-08-30 2010-09-07 Fairchild Semiconductor Corporation Substrate based unmolded package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790513B2 (en) 2002-08-30 2010-09-07 Fairchild Semiconductor Corporation Substrate based unmolded package
US8541890B2 (en) 2002-08-30 2013-09-24 Fairchild Semiconductor Corporation Substrate based unmolded package

Similar Documents

Publication Publication Date Title
US7205651B2 (en) Thermally enhanced stacked die package and fabrication method
US7141886B2 (en) Air pocket resistant semiconductor package
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
KR20020061222A (ko) 적층형 반도체 패키지
US7009302B2 (en) Micromachine package and method for manufacturing the same
KR20010061886A (ko) 적층 칩 패키지
US8362601B2 (en) Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
KR20020045674A (ko) 테이프를 이용한 듀얼 다이 패키지 제조 방법
KR100422608B1 (ko) 적층칩패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100687066B1 (ko) 멀티 칩 패키지 제조 방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20000040218A (ko) 멀티 칩 패키지
KR20000034120A (ko) Loc형 멀티 칩 패키지와 그 제조 방법
KR20010060875A (ko) 듀얼 다이 패키지
KR100308393B1 (ko) 반도체패키지및그제조방법
KR100369387B1 (ko) 반도체패키지 및 그 제조방법
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법
KR20010046384A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination