KR20010060875A - 듀얼 다이 패키지 - Google Patents

듀얼 다이 패키지 Download PDF

Info

Publication number
KR20010060875A
KR20010060875A KR1019990063333A KR19990063333A KR20010060875A KR 20010060875 A KR20010060875 A KR 20010060875A KR 1019990063333 A KR1019990063333 A KR 1019990063333A KR 19990063333 A KR19990063333 A KR 19990063333A KR 20010060875 A KR20010060875 A KR 20010060875A
Authority
KR
South Korea
Prior art keywords
lead
package
semiconductor chip
dual die
leads
Prior art date
Application number
KR1019990063333A
Other languages
English (en)
Inventor
이상협
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990063333A priority Critical patent/KR20010060875A/ko
Publication of KR20010060875A publication Critical patent/KR20010060875A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 두 개의 반도체 칩이 두 개의 리드프레임에 실장되어 하나의 패키지로 구성되는 듀얼 다이 패키지(DDP; Dual Die package)에 관한 것으로서, 서로 부착되어 대향하는 방향으로 중앙부가 절곡되어 있는 상부 리드와 하부 리드와; 각각 복수의 본딩패드를 가지며 각각 상부 리드와 하부 리드에 부착되어 상부 리드와 하부 리드 사이에 위치하는 제 1반도체 칩과 제 2반도체 칩과; 제 1반도체 칩과 제 2반도체 칩 및 그에 대응되는 상부 리드와 하부 리드를 전기적으로 연결하는 전기적 연결 수단; 제 1반도체 칩과 제 2반도체 칩, 전기적 연결수단, 및 상부 리드와 하부 리드의 소정 부분을 봉지하며 상부 리드와 하부 리드가 노출되도록 형성된 패키지 몸체를 포함하는 듀얼 다이 패키지에 있어서, 패키지 몸체는 상부 리드와 하부 리드의 접합계면이 패키지 몸체의 외부로 노출되어 있는 것을 특징으로 한다. 이에 따르면, 계면박리와 패키지 크랙의 발생을 방지하여 패키지 신뢰성을 향상시킬 수 있다.

Description

듀얼 다이 패키지{Dual die package}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 두 개의 반도체 칩이 두 개의 리드프레임에 실장되어 하나의 패키지로 구성되는 듀얼 다이 패키지(DDP; Dual Die package)에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술중의 하나가 복수의 반도체 칩을 리드프레임에 탑재하여 하나의 패키지로 구성하는 멀티 칩 패키징(multi chip packaging) 기술이다.
멀티 칩 패키징 기술은 특히 소형화와 경량화가 요구되는 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 예를 들어, 메모리 기능을 수행하는 플래시 메모리(flash memory) 소자와 에스램(SRAM; Synchronous RAM) 소자를 하나의 TSOP(Thin Small Outline Package)로 구성하면 각각의 반도체 소자를 내재하는 단위 반도체 칩 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다.
일반적으로 두 개의 반도체 소자를 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 소자를 적층시키는 방법과 병렬로 배열시키는 방법이 있다. 전자의 경우 반도체 소자를 적층시키는 구조이므로 공정이 복잡하고 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열시키는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통 소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 소자를 적층시키는 형태가 많이 사용된다. 이와 같은 적층 형태의 멀티 칩 패키지 중에서 두 개의 반도체 칩을 두 개의 리드프레임에 실장하는 형태의 멀티 칩 패키지를 듀얼 다이 패키지라 하며 이의 예를 소개하면 다음과 같다.
도 1은 종래 기술에 따른 듀얼 다이 패키지를 나타낸 단면도이다.
도 1을 참조하면, 듀얼 다이 패키지(100)는 집적회로가 형성된 활성면의 중앙부에 본딩패드(112,114)가 배치되도록 형성된 2개의 반도체 칩(111,113)을 내재한다. 상부에 위치한 제 1반도체 칩(111)은 상부의 리드(121)의 상향 절곡된 부분의 하부에 실장되고, 하부에 위치한 제 2반도체 칩(113)은 하부의 리드(123)의 하향 절곡된 부분에 하부에 부착된다. 각각의 반도체 칩(111,113)은 리드(121,123)에 접착 테이프(131,133)로 부착된다. 이때, 제 1반도체 칩(111)은 상부의 이격된 리드(121)들의 사이에 본딩패드(112)가 위치하도록 상부의 리드(121) 하부에 부착되며, 제 2반도체 칩(113)은 역시 그 리드(123)들의 사이에 본딩패드(114)가 위치하도록 하부의 리드(123)에 부착된다. 따라서, 반도체 칩들(111,113)은 상부의 리드(121)와 하부의 리드(123)의 사이에 위치한다.
그리고, 각각의 반도체 칩(111,113)들은 본딩패드(112,114)가 그 반도체 칩(111,113)들이 부착된 리드(121,123)에 도전성 금속선(135)으로 와이어 본딩(wire bonding)되어 전기적으로 연결된다. 그리고, 이러한 전기적인 연결은 반도체 칩(111,113)과 도전성 금속선 및 리드(121,123)의 내측 부분을 봉지하는 패키지 몸체(141)에 의해 외부환경으로부터 보호된다.
이때, 상부의 리드(121)와 하부의 리드(123)는 서로 부착되어 전기적으로 연결되며 패키지 몸체(141)의 외부로 돌출된 리드(121,123)들 중에서 하부의 리드(123)가 절단되어 있고 상부의 리드(121)가 실장에 적합한 형태를 가지며 하나의 공통 접속단자로서의 역할을 수행하게 된다.
이와 같은 종래의 듀얼 다이 패키지 구조는 패키지 몸체 내의 영역에서 상부의 리드와 하부의 리드가 접합되어 접합계면 A를 형성한다. 접합계면은 패키지 몸체의 외부와 내부 모두에 발생되어 흡습의 경로가 된다. 접합계면으로 침투된 수분은 계면박리(delamination)와 패키지 크랙(package crack)을 발생시켜 패키지 신뢰도를 저하시키는 문제점을 가지고 있다. 이러한 문제점을 개선하기 위해 여러 가지 방법이 시도되고 있으며, 그 중에 은(Ag) 도금을 이용한 압착 방법이 가장 일반적으로 사용되고 있으나 계면박리와 패키지 크랙을 완전히 제거하지는 못하고 있어 이의 해결을 위한 새로운 방법이 요구된다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 흡습의 경로를 감소시키기 위하여 리드들간의 접착계면을 감소시켜 계면박리와 패키지 크랙의 발생을 방지할 수 있는 듀얼 다이 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 듀얼 다이 패키지를 나타낸 단면도,
도 2는 본 발명에 따른 듀얼 다이 패키지를 나타낸 단면도,
도 3은 본 발명에 따른 듀얼 다이 패키지를 나타낸 사시도,
도 4는 본 발명에 따른 듀얼 다이 패키지의 몰딩 공정이 진행되기 전의 상태를 나타낸 개략 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 듀얼 다이 패키지 11,13; 반도체 칩
12,14; 본딩패드 21,23; 리드
21a,23a; 노출면 31,33; 접착 테이프
35; 도전성 금속선 41; 패키지 몸체
70; 성형 금형 71; 상부 금형
73; 하부 금형 75; 단차부
이와 같은 목적을 달성하기 위한 본 발명에 따른 듀얼 다이 패키지는, 서로 부착되어 대향하는 방향으로 중앙부가 절곡되어 있는 상부 리드와 하부 리드와; 각각 복수의 본딩패드를 가지며 각각 상부 리드와 하부 리드에 부착되어 상부 리드와 하부 리드 사이에 위치하는 제 1반도체 칩과 제 2반도체 칩과; 제 1반도체 칩과 제 2반도체 칩 및 그에 대응되는 상부 리드와 하부 리드를 전기적으로 연결하는 전기적 연결 수단; 제 1반도체 칩과 제 2반도체 칩, 전기적 연결수단, 및 상부 리드와하부 리드의 소정 부분을 봉지하며 상부 리드와 하부 리드가 노출되도록 형성된 패키지 몸체를 포함하는 듀얼 다이 패키지에 있어서, 패키지 몸체는 상부 리드와 하부 리드의 접합계면이 패키지 몸체의 외부로 노출되어 있는 것을 특징으로 한다.
바람직하게는 상부 리드와 하부 리드의 절곡된 부분의 외측면이 패키지 몸체의 외주면과 동일한 평면상에 위치하도록 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 듀얼 다이 패키지를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 듀얼 다이 패키지를 나타낸 단면도이고, 도 3은 본 발명에 따른 듀얼 다이 패키지를 나타낸 사시도이며, 도 4는 본 발명에 따른 듀얼 다이 패키지의 몰딩 공정이 진행되기 전의 상태를 나타낸 개략 단면도이다.
도 2내지 도 4를 참조하면, 본 발명의 듀얼 다이 패키지(10)는 집적회로가 형성된 활성면의 중앙부에 본딩패드(12,14)가 배치되도록 형성된 2개의 반도체 칩(11,13)을 내재하고, 상부에 위치한 제 1반도체 칩(11)은 상부의 리드(21)에 실장되도록 하고, 하부에 위치한 제 2반도체 칩(13)이 하부의 리드(23)에 부착되어 제 1반도체 칩(11)과 제 2반도체 칩(13)이 상부 리드(21)와 하부 리드(23)의 사이에 위치하는 구조를 가지고 있다. 좀 더 상세하게 설명하기로 한다.
상부의 리드(21)는 소정 거리로 이격되어 있는 말단부들이 상위에 위치하도록 상향 절곡(up-set)되어 있고 하부의 리드(23)는 소정 거리로 이격되어 있는 말단부들이 하위에 위치하도록 하향 절곡(down-set)되어 있다. 여기서, 리드(21,23) 각각의 절곡되는 지점은 패키지 몸체(41)의 최외곽이 되도록 하고 있다. 이때, 상부의 리드(21)와 하부의 리드(23)는 서로 부착되어 전기적으로 연결되며 패키지 몸체(41)의 외부로 돌출된 리드(21,23)들 중에서 하부의 리드(23)가 절단되어 있고 상부의 리드(21)가 실장에 적합한 형태를 가지며 하나의 공통 접속단자로서의 역할을 수행하게 된다.
그리고, 제 1반도체 칩(11)은 상부의 이격된 리드(21)들의 사이에 본딩패드(12)가 위치하도록 상부의 리드(21) 하부에 부착되어 있으며, 제 2반도체 칩(13)은 역시 그 리드(23)들의 사이에 본딩패드(14)가 위치하도록 하부의 리드(23)에 부착되어 있다. 따라서, 반도체 칩들(11,13)은 상부의 리드(21)와 하부의 리드(23)의 사이에 위치한다. 여기서, 각각의 반도체 칩(11,13)은 리드(21,23)에 접착 테이프(31,33)로 부착되어 있다.
각각의 반도체 칩(11,13)들은 본딩패드(12,14)가 그 반도체 칩(11,13)들이 부착된 리드(21,23)에 도전성 금속선(35)으로 와이어 본딩되어 전기적으로 연결되어 있다. 그리고, 이러한 전기적인 연결은 반도체 칩(11,13)과 도전성 금속선(35) 및 리드(21,23)의 내측 부분을 봉지하는 패키지 몸체(41)에 의해 외부환경으로부터 보호된다. 패키지 몸체(41)는 에폭시 성형 수지(epoxy molding compound)와 같은 수지 봉지재로 형성된다.
이때, 상부 리드(21)와 하부 리드(23)는 절곡되는 부분을 패키지 몸체(41)의 최외곽에 위치하도록 하여 절곡된 부분의 외측면(21a,23a)이 패키지 몸체(41)의 외주면과 동일한 평면상에 있으며 상부 리드(21)와 하부 리드(23)의 접합계면 B가 패키지 몸체(41)의 외부로 노출되어 있다. 접합계면 B를 패키지 몸체(41)의 외측에위치하도록 하고 있기 때문에 수분의 침투로 인한 응력이 패키지 몸체(41)로 전달되기 어려우며 접합계면을 축소시켜 패키지 몸체(41) 내부에 응력이 집중되는 것을 방지하고 있다.
이와 같이 상부 리드(21)와 하부 리드(23)의 접합계면 B를 패키지 몸체(41)의 외측에 위치하도록 하기 위해서는 도 4와 같이 성형 금형(70)이 단차부(75)를 갖도록 하여 구현할 수 있다. 예를 들어, 하부 금형(73)에 패키지 몸체 외부로 노출되는 하부 리드(23)의 길이와 두께에 대응되는 단차부(75)를 형성하고 상부 금형(71)으로 정합시킨 상태에서 수지 봉지재를 내부 공간(43)에 주입하여 경화시킴으로써 구현할 수 있다. 이때, 상부 리드(21)와 하부 리드(23)는 절곡된 부분의 외측면이 상부 금형(71)과 하부 금형(73)에 밀착된 상태에서 진행된다.
한편, 본 발명에 따른 듀얼 다이 패키지는 위에 소개한 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
이상과 같은 본 발명에 의한 듀얼 다이 패키지 구조에 따르면 계면박리와 패키지 크랙의 발생을 방지하여 패키지 신뢰성을 향상시킬 수 있는 이점(利點)이 있다.

Claims (2)

  1. 서로 부착되어 대향하는 방향으로 중앙부가 절곡되어 있는 상부 리드와 하부 리드와; 각각 복수의 본딩패드를 가지며 각각 상기 상부 리드와 하부 리드에 부착되어 상부 리드와 하부 리드 사이에 위치하는 제 1반도체 칩과 제 2반도체 칩과; 상기 제 1반도체 칩과 제 2반도체 칩 및 그에 대응되는 상기 상부 리드와 하부 리드를 전기적으로 연결하는 전기적 연결 수단; 및 상기 제 1반도체 칩과 제 2반도체 칩, 전기적 연결수단, 및 상부 리드와 하부 리드의 소정 부분을 봉지하며 상부 리드와 하부 리드가 노출되도록 형성된 패키지 몸체를 포함하는 듀얼 다이 패키지에 있어서, 상기 패키지 몸체는 상기 상부 리드와 하부 리드의 접합계면이 패키지 몸체의 외부로 노출되어 있는 것을 특징으로 하는 듀얼 다이 패키지.
  2. 제 1항에 있어서, 상기 패키지 몸체는 외주면이 상부 리드와 하부 리드의 절곡된 부분의 외측면과 동일한 평면상에 위치하도록 형성되는 것을 특징으로 하는 듀얼 다이 패키지.
KR1019990063333A 1999-12-28 1999-12-28 듀얼 다이 패키지 KR20010060875A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063333A KR20010060875A (ko) 1999-12-28 1999-12-28 듀얼 다이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063333A KR20010060875A (ko) 1999-12-28 1999-12-28 듀얼 다이 패키지

Publications (1)

Publication Number Publication Date
KR20010060875A true KR20010060875A (ko) 2001-07-07

Family

ID=19630677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063333A KR20010060875A (ko) 1999-12-28 1999-12-28 듀얼 다이 패키지

Country Status (1)

Country Link
KR (1) KR20010060875A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480909B1 (ko) * 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480909B1 (ko) * 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법

Similar Documents

Publication Publication Date Title
KR100277438B1 (ko) 멀티칩패키지
US6545347B2 (en) Enhanced leadless chip carrier
KR100445073B1 (ko) 듀얼 다이 패키지
US6343019B1 (en) Apparatus and method of stacking die on a substrate
KR20000026615A (ko) 칩 적층형 반도체 패키지 및 그 제조방법
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
KR20010061886A (ko) 적층 칩 패키지
KR100422608B1 (ko) 적층칩패키지
KR20010060875A (ko) 듀얼 다이 패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR100891649B1 (ko) 반도체 패키지 제조방법
JP2001267484A (ja) 半導体装置およびその製造方法
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100687066B1 (ko) 멀티 칩 패키지 제조 방법
JPH08279575A (ja) 半導体パッケージ
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
KR19980034119A (ko) 반도체 칩 적층형 패키지
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
KR20020045674A (ko) 테이프를 이용한 듀얼 다이 패키지 제조 방법
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법
KR20030046794A (ko) 다중 적층 칩 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination