KR100480909B1 - 적층 칩 패키지의 제조 방법 - Google Patents
적층 칩 패키지의 제조 방법 Download PDFInfo
- Publication number
- KR100480909B1 KR100480909B1 KR10-2001-0088327A KR20010088327A KR100480909B1 KR 100480909 B1 KR100480909 B1 KR 100480909B1 KR 20010088327 A KR20010088327 A KR 20010088327A KR 100480909 B1 KR100480909 B1 KR 100480909B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- bonding
- semiconductor chip
- attaching
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000465 moulding Methods 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000002390 adhesive tape Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 다수의 반도체 칩이 적층된 구조를 가진 적층 칩 패키지의 제조 방법에 관해 개시한다.
개시된 본 발명의 적층 칩 패키지의 제조 방법은 센터 부분에 다수개의 제 1본딩 패드가 배열된 제 1반도체 칩 상에 제 1센터 윈도우를 가진 제 1기판을 부착시키는 단계와, 제 1반도체 칩과 제 1기판을 연결시키는 제 1본딩 와이어를 형성하는 단계와, 센터 부분에 다수개의 제 2본딩 패드가 배열된 제 2반도체 칩 상에 제 2센터 윈도우를 가진 제 2기판을 부착시키는 단계와, 제 2반도체 칩과 제 2기판을 연결시키는 제 2본딩 와이어를 형성하는 단계와, 상기 결과의 제 1 및 제 2반도체 칩의 이면이 서로 맞닿게 부착시키는 단계와, 제 1기판과 제 2기판을 연결시키는 제 3본딩 와이어를 형성하는 단계와, 제 1, 제 2 및 제 3 본딩와이어를 덮도록 몰딩체를 형성하는 단계와, 제 1기판에 도전성 볼을 부착하는 단계를 포함한다.
Description
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 보다 상세하게는 다수의 반도체 칩이 적층된 구조를 가진 적층 칩 패키지의 제조 방법에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 프레쉬 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
여기서, 패키지의 크기를 줄이기 위해서 제안되어 온 여러 가지 방안 예를 들면, 복수개의 칩 또는 패키지를 실장된 적층 칩 패키지(Multi Chip Package ; MCP), 적층 칩 모듈(Multi Chip Module ; MCM) 등이 있으며, 주로 반도체 칩 및 패키지가 기판 상에 평면적인 배열 방법으로 실장되기 때문에 제작에 한계가 있었다.
이러한 한계를 극복하기 위해서 동일한 기억 용량의 칩을 일체적으로 복수개 적층한 패키지 기술이 제안된 바 있으며, 이것을 통상 적층 칩 패키지(stacked chip package)라 통칭된다.
현재 전술된 적층 칩 패키지의 기술은 단순화된 공정으로 적층 칩 패키지의 제조 단가를 낮출 수 있으며, 또한 대량 생산등의 이점이 있는 반면, 칩의 크기증가에 따른 패키지의 내부 리드를 설계하는데 있어서 공간이 부족한 단점이 있다.
도 1은 종래 기술에 따른 적층 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.
종래 기술에 따른 적층 칩 패키지(100)는, 도 1에 도시된 바와 같이, 기판(110)을 이용하여 복수개의 반도체 칩(120,130,140)이 평면적으로 실장되어 패키징된 구조를 갖는다.
상기 기판(110)의 상부면의 실장 영역에 접착제(114)에 의해 상기 각각의 반도체 칩(120,130,140)이 부착되어 있으며, 기판(110)에 부착된 면에 대하여 반대되는 면에 복수개의 본딩 패드(122,132,142)가 형성된 구조를 갖는다. 이때, 상기 각각의 반도체 칩(120,130,140)을 적층하게 되면 계단 형상으로 배열된다. 또한, 상기 본딩 패드(122,132,142)는 상기 반도체 칩(120,130,140) 상면의 가장자리 부분에 다수개 형성된다.
상기 본딩 패드(122,132,142)는 기판(110)의 상부면에 형성된 전도성 패턴(112)와 각각 대응되어 본딩 와이어(124,134,144)에 의해 전기적으로 연결된다.
그리고, 반도체 칩(120,130,140) 및 기판(110) 상부면에 형성된 전기적 연결 부분을 보호하기 위하여 에폭시 계열의 봉지 수지를 봉지하여 패키지 몸체(150)가 형성된다.
상기 기판(110)의 전도성 패턴(112)은 반도체 칩(120,130,140)과 솔더 볼(160)을 전기적으로 연결시키기 위한 배선층이다.
반도체 칩(120,130,140)은 기판(110) 상부면에 형성된 회로 패턴에 의해 서로 전기적으로 연결되거나, 전도성 패턴(112)에 반도체 칩의 본딩 패드(12,22,32)가 동시에 본딩 와이어(124,134,144)와 본딩됨으로써 전기적으로 연결될 수도 있다.
그러나, 종래 기술에서는 적층된 반도체 칩들의 사이즈가 각기 다르고, 본딩 패드가 가장자리 부분에 배열된 반도체 칩들을 페이스-업(face-up)방향으로만 적층시킴으로써, 반도체 칩의 사이즈가 동일한다든지 본딩 패드가 반도체 칩의 센터 부분에 배열된 경우에는 적용하지 못하였다.
또한, 종래 기술에서는 적층된 반도체 칩 리드 수는 증가시킬 수 없기 때문에 탑 부분의 반도체 칩과 바텀 부분의 반도체 칩의 CS핀(chip select pin)을 슬릿(slit)하여 하나는 CS핀에 연결하고 다른 하나는 NC핀에 연결하여 사용함으로써, NC핀이 존재하여야 한다는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 센터 부분에 본딩 패드가 각각 형성되고, 또한 사이즈가 동일한 반도체 칩들을 페이스 업 및 페이스 다운(face down) 방식으로 적층시킬 수 있는 적층 칩 패키지의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 적층 칩 패키지의 제조 방법은 센터 부분에 다수개의 제 1본딩 패드가 배열된 제 1반도체 칩 상에 제 1센터 윈도우를 가진 제 1기판을 부착시키는 단계와, 제 1본딩패드와 제 1기판의 소정부위를 연결시키는 제 1본딩 와이어를 형성하는 단계와, 제 1기판의 상기 제 1센터 윈도우가 형성된 면 상에 이후의 몰딩공정에서 상기 제 1반도체 칩이 틸트되거나 노출되는 것을 방지하는 제 1위치고정바를 부착시키는 단계와, 센터 부분에 다수개의 제 2본딩와이어가 배열된 제 2반도체 칩 상에 제 2센터 윈도우를 가진 제 2기판을 부착시키는 단계와, 제 2본딩패드와 제 2기판의 소정부위를 연결시키는 제 2본딩 와이어를 형성하는 단계와, 제 2기판의 상기 제 2본딩와이어가 형성된 면 상에 이후의 몰딩공정에서 상기 제 2반도체 칩이 틸트되거나 노출되는 것을 방지하는 제 2위치고정바를 부착시키는 단계와, 결과의 제 1 및 제 2반도체 칩들이 서로 맞닿게 부착시키는 단계와, 제 1기판과 제 2기판을 연결시키는 제 3본딩 와이어를 형성하는 단계와, 제 1, 제 2 및 제 3 본딩와이어를 덮도록 몰딩체를 형성하는 단계와, 제 1센터 윈도우가 형성된 제 1기판에 도전성 볼을 부착하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 제 1실시예에 따른 적층 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명의 제 1실시예에 따른 적층 칩 패키지의 제조 방법은, 도 2a에 도시된 바와 같이, 먼저 센터 부분에 다수개의 제 1본딩 패드(미도시)가 배열된 제 1반도체 칩(10) 상에 센터 윈도우(13)가 형성된 제 1기판(12)을 부착시킨다. 이어, 제 1본딩와이어(14)를 이용하여 제 1본딩 패드와 제 1기판(12)을 연결시킨다.
그 다음, 도 2b에 도시된 바와 같이, 센터 부분에 다수개의 제 2본딩 패드(미도시)가 배열된 제 2반도체 칩(20) 상에 제 2센터 윈도우(23)가 형성된 제 2기판(22)을 부착시킨다. 이 후, 제 2본딩와이어(24)를 이용하여 제 2본딩 패드와 제 2기판(22)을 연결시킨다. 이때, 상기 제 1반도체 칩(10)과 상기 제 2반도체 칩(20)은 동일 사이즈를 가진다.
이어서, 도 2c에 도시된 바와 같이, 상기 결과의 제 1반도체 칩과 제 2반도체 칩을 본딩시킨다. 이때, 상기 본딩 공정은 각각의 제 1반도체 칩과 제 2반도체 칩의 이면(회로가 형성된 면의 반대면)을 맞닿게 부착시킨다.
그 다음, 도 2d에 도시된 바와 같이, 제 3본딩와이어(30)를 이용하여 상기 제 1기판(12)과 제 2기판(22)을 연결시킨다. 이때, 상기 제 1, 제2 및 제 3본딩 와이어(14)(24)(30)의 재질은 알루미늄(Al) 또는 금(Au)을 이용한다.
이 후, 도 2e에 도시된 바와 같이, 상기 결과물에 몰딩 공정을 진행하여 각각의 제 1, 제 2 및 제 2본딩와이어(14)(24)(30)을 덮는 몰딩체(32)를 형성한다.
이어서, 도 2f에 도시된 바와 같이, 제 1기판(12) 저면의 볼랜드(미도시)에 도전성 볼(34)을 부착시킨다. 이때, 상기 볼랜드의 지름은 150∼700㎛ 범위를 가진다. 또한, 상기 도전성 볼(34)은 100㎛∼1mm 범위를 가진다. 상기 도전성 볼(34)은 Sn을 주 성분으로 하고, Pb,In, Bi, Au, Zn, Cu 또는 Sb 중 어느 하나를 추가하여 형성한다.
도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 적층 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명의 제 2실시예에 따른 적층 칩 패키지의 제조 방법은, 도 3a에 도시된 바와 같이, 센터 부분에 다수개의 제 1본딩 패드(미도시)가 배열된 제 1반도체 칩(100) 상에 접착테이프(미도시) 등을 이용하여 제 1센터 윈도우(103)가 형성된 제 1기판(102)을 부착시킨다.
이어, 상기 제 1기판(102) 상에 제 1댐(106)을 부착시킨 다음, 본딩 공정에 의해 제 1본딩 패드와 제 1기판(102)을 연결시키는 제 1본딩 와이어(104)를 형성한다. 이때, 상기 제 1댐(106)은 이 후의 패키지 몰딩 공정 시 제 1반도체 칩(100)의 틸트(tilt)나 노출됨을 방지하는 역할을 한다.
그 다음, 도 3b에 도시된 바와 같이, 센터 부분에 다수개의 제 2본딩 패드(미도시)가 배열된 제 2반도체 칩(200) 상에 접착테이프 등을 이용하여 제 1센터 윈도우(203)가 형성된 제 1기판(202)을 부착시킨다. 이 후, 제 2기판(202) 상에 제 2댐(206)을 부착시킨 다음, 본딩 공정에 의해 제 2본딩 패드와 제 2기판(202)을 연결시키는 제 2본딩 와이어(204)를 형성한다. 이때, 상기 제 2댐(206)은 이 후의 몰딩 공정 시 제 2반도체 칩(200)에 몰드 플래쉬(mold flash)가 발생되는 것을 방지하는 역할을 한다. 또한, 상기 제 1댐(106) 및 제 2댐(206)은 솔더 레지스트(solder resist) 또는 절연 물질을 이용하며, 이때, 상기 제 1및 제 2댐(106)(206)은 이 후의 공정에서 몰딩 컴파운드의 흐름을 방지하도록 20㎛ ∼1mm 두게를 유지한다.
이어서, 도 3c에 도시된 바와 같이, 상기 본딩 공정이 완료된 제 1 및 제 2반도체 칩(100)(200)의 이면이 서로 맞닿게 부착시킨 후, 본딩 공정에 의해 제 2기판(202)과 제 1기판(102)을 연결시키는 제 3본딩 와이어(230)를 형성한다.
그 다음, 도 3e에 도시된 바와 같이, 상기 결과물에 몰딩 공정을 진행하여 각각의 제 1및 제 2반도체 칩(100)(200)과 제 1, 제 2 및 제 2본딩와이어(104)(204)(230)을 덮는 몰딩체(250)를 형성한다. 이때, 상기 몰딩 공정 시, 도 3d에 도시된 바와 같이, 상부 및 하부 몰드다이(262)(260)의 표면에 제 1및 제 2댐(103)(203)이 닿아 페이스 업 방향으로 바람직하지 못한 몰드 플로우(flow)로 인한 제 1 및 제 2반도체 칩(100)(200)의 틸트나 노출을 방지하고, 페이스 업방향으로는 몰드 플래쉬 생성을 억제한다.
상기 하부 몰딩다이(260)과 제 2댐(202)의 갭(gap)은 충분히 작고 제 2반도체 칩 방향으로 접착테이프가 부착되어 있어 완충 역할을 하므로 제 2반도체 칩에 손상을 입히지 않음과 동시에 몰드 플래쉬 생성을 억제할 수 있다.
이 후, 제 2기판의 볼랜드(미도시)에 도전성 볼(252)을 부착한다. 이때, 상기 볼랜드의 지름은 150∼700㎛ 범위를 가진다. 또한, 상기 도전성 볼(252)은 100㎛∼1mm 범위를 가진다. 상기 도전성 볼(252)은 Sn을 주 성분으로 하고, Pb,In, Bi, Au, Zn, Cu 또는 Sb 중 어느 하나를 추가하여 형성한다.
본 발명의 제 1 및 제 2실시예에서는 센터 부분에 다수개의 본딩 패드가 배열되며, 동일 사이즈를 가진 각각의 제 1 및 제 2반도체 칩을 서로 이면이 맞닿게 부착시킨 후, 본딩 와이어 공정 및 몰딩 공정을 진행한다.
이상에서 설명한 바와 같이, 본 발명에서는 센터 부분에 본딩 패드가 각각 형성되고 사이즈가 동일한 각각의 반도체 칩들을 이면이 서로 맞닿게 다 수개 적층시킴으로써, 최소면적에서 메모리 밀도를 확장할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래 기술에 따른 적층 칩 패키지의 제조 방법을 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명의 제 1실시예에 따른 적층 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3e는 본 발명의 제 2실시예에 따른 적층 칩 패키지의 제조 방법을 설명하기 위한 공정 단면도.
도면의 주요부분에 대한 부호의 설명
10, 20. 반도체 칩 12, 22. 기판
13,23. 센터 윈도우 14, 24, 30. 본딩와이어
32. 몰딩체 34. 도전성 볼
Claims (4)
- 센터 부분에 다수개의 제 1본딩 패드가 배열된 제 1반도체 칩 상에 제 1센터 윈도우를 가진 제 1기판을 부착시키는 단계와,이로부터 얻어지는 제 1기판 결과물 상에 이후의 몰딩공정에서 상기 제 1반도체 칩이 틸트되거나 노출되는 것을 방지하기 위한 제 1댐을 부착시키는 단계와,상기 제 1본딩패드와 상기 제 1기판의 소정부위를 연결시키는 제 1본딩 와이어를 형성하는 단계와,센터 부분에 다수개의 제 2본딩와이어가 배열된 제 2반도체 칩 상에 제 2센터 윈도우를 가진 제 2기판을 부착시키는 단계와,이로부터 얻어지는 제 2기판 결과물 상에 이후의 몰딩공정에서 상기 제 2반도체 칩이 틸트되거나 노출되는 것을 방지하기 위한 제 2댐을 부착시키는 단계와,상기 제 2본딩패드와 상기 제 2기판의 소정부위를 연결시키는 제 2본딩 와이어를 형성하는 단계와,상기 결과의 제 1 및 제 2반도체 칩들이 서로 맞닿게 부착시키는 단계와,상기 제 1기판과 제 2기판을 연결시키는 제 3본딩 와이어를 형성하는 단계와,상기 제 1, 제 2 및 제 3 본딩와이어를 덮도록 몰딩체를 형성하는 단계와,상기 제 2센터윈도우가 형성된 제 2기판 면에 도전성 볼을 부착하는 단계를 포함한 것을 특징으로 하는 적층 칩 패키지 제조 방법.
- 삭제
- 제 1항에 있어서, 상기 제 1및 제 2댐은 솔더 레지스트를 이용하는 것을 특징으로 하는 적층 칩 패키지 제조 방법.
- 제 1항에 있어서, 상기 제 1및 제 2댐은 20㎛ ∼1mm 두께로 형성하는 것을 특징으로 하는 적층 칩 패키지 제조 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0088327A KR100480909B1 (ko) | 2001-12-29 | 2001-12-29 | 적층 칩 패키지의 제조 방법 |
TW091135655A TWI304236B (en) | 2001-12-29 | 2002-12-10 | Method for manufacturing stacked chip pakcage |
DE10257707A DE10257707B4 (de) | 2001-12-29 | 2002-12-11 | Verfahren zum Herstellen eines gestapelten Chip-Paketes |
US10/316,647 US6818474B2 (en) | 2001-12-29 | 2002-12-11 | Method for manufacturing stacked chip package |
CNB021578087A CN1188906C (zh) | 2001-12-29 | 2002-12-19 | 层叠芯片封装件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0088327A KR100480909B1 (ko) | 2001-12-29 | 2001-12-29 | 적층 칩 패키지의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030059464A KR20030059464A (ko) | 2003-07-10 |
KR100480909B1 true KR100480909B1 (ko) | 2005-04-07 |
Family
ID=19717932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0088327A KR100480909B1 (ko) | 2001-12-29 | 2001-12-29 | 적층 칩 패키지의 제조 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6818474B2 (ko) |
KR (1) | KR100480909B1 (ko) |
CN (1) | CN1188906C (ko) |
DE (1) | DE10257707B4 (ko) |
TW (1) | TWI304236B (ko) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6531335B1 (en) * | 2000-04-28 | 2003-03-11 | Micron Technology, Inc. | Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods |
US7254226B1 (en) | 2001-05-08 | 2007-08-07 | At&T Intellectual Property, Inc. | Call waiting priority alert |
DE10127009A1 (de) * | 2001-06-05 | 2002-12-12 | Infineon Technologies Ag | Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform |
US7085358B2 (en) | 2001-06-25 | 2006-08-01 | Bellsouth Intellectual Property Corporation | Visual caller identification |
US7315614B2 (en) | 2001-08-14 | 2008-01-01 | At&T Delaware Intellectual Property, Inc. | Remote notification of communications |
US7269249B2 (en) | 2001-09-28 | 2007-09-11 | At&T Bls Intellectual Property, Inc. | Systems and methods for providing user profile information in conjunction with an enhanced caller information system |
US7315618B1 (en) | 2001-12-27 | 2008-01-01 | At&T Bls Intellectual Property, Inc. | Voice caller ID |
US7623645B1 (en) | 2002-07-23 | 2009-11-24 | At&T Intellectual Property, I, L.P. | System and method for gathering information related to a geographical location of a caller in a public switched telephone network |
US7139374B1 (en) | 2002-07-23 | 2006-11-21 | Bellsouth Intellectual Property Corp. | System and method for gathering information related to a geographical location of a callee in a public switched telephone network |
US7443964B2 (en) | 2003-04-18 | 2008-10-28 | At&T Intellectual Property, I,L.P. | Caller ID messaging |
US7978833B2 (en) | 2003-04-18 | 2011-07-12 | At&T Intellectual Property I, L.P. | Private caller ID messaging |
US7061121B2 (en) * | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
US7623849B2 (en) | 2003-11-13 | 2009-11-24 | At&T Intellectual Property, I, L.P. | Method, system, and storage medium for providing comprehensive originator identification services |
US7672444B2 (en) | 2003-12-24 | 2010-03-02 | At&T Intellectual Property, I, L.P. | Client survey systems and methods using caller identification information |
CN100386876C (zh) * | 2004-03-26 | 2008-05-07 | 乾坤科技股份有限公司 | 多层基板堆叠封装结构 |
US8195136B2 (en) | 2004-07-15 | 2012-06-05 | At&T Intellectual Property I, L.P. | Methods of providing caller identification information and related registries and radiotelephone networks |
KR100771860B1 (ko) * | 2004-12-28 | 2007-11-01 | 삼성전자주식회사 | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 |
SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
DE102005039786A1 (de) * | 2005-08-22 | 2007-03-15 | Infineon Technologies Ag | Dual-Die-FBGA |
SG130066A1 (en) * | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
KR100791576B1 (ko) * | 2005-10-13 | 2008-01-03 | 삼성전자주식회사 | 볼 그리드 어레이 유형의 적층 패키지 |
US20070268660A1 (en) * | 2006-05-17 | 2007-11-22 | Stats Chippac Ltd. | Spacerless semiconductor package chip stacking system |
US7696629B2 (en) * | 2007-04-30 | 2010-04-13 | Chipmos Technology Inc. | Chip-stacked package structure |
JP2009038142A (ja) * | 2007-07-31 | 2009-02-19 | Elpida Memory Inc | 半導体積層パッケージ |
US8160226B2 (en) | 2007-08-22 | 2012-04-17 | At&T Intellectual Property I, L.P. | Key word programmable caller ID |
US8243909B2 (en) | 2007-08-22 | 2012-08-14 | At&T Intellectual Property I, L.P. | Programmable caller ID |
US8247894B2 (en) * | 2008-03-24 | 2012-08-21 | Stats Chippac Ltd. | Integrated circuit package system with step mold recess |
US8102666B2 (en) * | 2008-08-19 | 2012-01-24 | Stats Chippac Ltd. | Integrated circuit package system |
KR101026488B1 (ko) * | 2009-08-10 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 패키지 |
US8553420B2 (en) | 2010-10-19 | 2013-10-08 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
KR101116731B1 (ko) * | 2010-10-27 | 2012-02-22 | 주식회사 하이닉스반도체 | 듀얼 다이 패키지 |
US8378478B2 (en) | 2010-11-24 | 2013-02-19 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8338963B2 (en) | 2011-04-21 | 2012-12-25 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
CN105556878B (zh) | 2013-09-02 | 2019-09-24 | 飞利浦照明控股有限公司 | 透明计算机结构 |
JP6504401B2 (ja) * | 2015-11-05 | 2019-04-24 | パナソニックIpマネジメント株式会社 | はんだ合金およびそれを用いた実装構造体 |
US10672696B2 (en) * | 2017-11-22 | 2020-06-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004339A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 스택형 패키지 |
JP2001085604A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体装置 |
KR20010027266A (ko) * | 1999-09-13 | 2001-04-06 | 윤종용 | 적층 패키지 |
KR20010060875A (ko) * | 1999-12-28 | 2001-07-07 | 윤종용 | 듀얼 다이 패키지 |
KR20010068512A (ko) * | 2000-01-06 | 2001-07-23 | 윤종용 | 칩 스케일 적층 패키지와 그 제조 방법 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5814881A (en) * | 1996-12-20 | 1998-09-29 | Lsi Logic Corporation | Stacked integrated chip package and method of making same |
US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
US6020629A (en) * | 1998-06-05 | 2000-02-01 | Micron Technology, Inc. | Stacked semiconductor package and method of fabrication |
US6515355B1 (en) * | 1998-09-02 | 2003-02-04 | Micron Technology, Inc. | Passivation layer for packaged integrated circuits |
KR100304959B1 (ko) | 1998-10-21 | 2001-09-24 | 김영환 | 칩 적층형 반도체 패키지 및 그 제조방법 |
US6118176A (en) * | 1999-04-26 | 2000-09-12 | Advanced Semiconductor Engineering, Inc. | Stacked chip assembly utilizing a lead frame |
KR100297451B1 (ko) | 1999-07-06 | 2001-11-01 | 윤종용 | 반도체 패키지 및 그의 제조 방법 |
TW415056B (en) * | 1999-08-05 | 2000-12-11 | Siliconware Precision Industries Co Ltd | Multi-chip packaging structure |
US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
US6605875B2 (en) * | 1999-12-30 | 2003-08-12 | Intel Corporation | Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size |
US6344401B1 (en) | 2000-03-09 | 2002-02-05 | Atmel Corporation | Method of forming a stacked-die integrated circuit chip package on a water level |
DE10023823A1 (de) * | 2000-05-15 | 2001-12-06 | Infineon Technologies Ag | Multichip-Gehäuse |
KR100379600B1 (ko) | 2000-08-14 | 2003-04-10 | 삼성전자주식회사 | 듀얼 칩 패키지의 제조 방법 |
US7273769B1 (en) * | 2000-08-16 | 2007-09-25 | Micron Technology, Inc. | Method and apparatus for removing encapsulating material from a packaged microelectronic device |
US20020043709A1 (en) * | 2000-10-13 | 2002-04-18 | Yeh Nai Hua | Stackable integrated circuit |
US6451626B1 (en) | 2001-07-27 | 2002-09-17 | Charles W.C. Lin | Three-dimensional stacked semiconductor package |
US20030134451A1 (en) * | 2002-01-14 | 2003-07-17 | Picta Technology, Inc. | Structure and process for packaging back-to-back chips |
US6472736B1 (en) * | 2002-03-13 | 2002-10-29 | Kingpak Technology Inc. | Stacked structure for memory chips |
KR100460063B1 (ko) * | 2002-05-03 | 2004-12-04 | 주식회사 하이닉스반도체 | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 |
-
2001
- 2001-12-29 KR KR10-2001-0088327A patent/KR100480909B1/ko not_active IP Right Cessation
-
2002
- 2002-12-10 TW TW091135655A patent/TWI304236B/zh not_active IP Right Cessation
- 2002-12-11 DE DE10257707A patent/DE10257707B4/de not_active Expired - Fee Related
- 2002-12-11 US US10/316,647 patent/US6818474B2/en not_active Expired - Fee Related
- 2002-12-19 CN CNB021578087A patent/CN1188906C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004339A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 스택형 패키지 |
KR20010027266A (ko) * | 1999-09-13 | 2001-04-06 | 윤종용 | 적층 패키지 |
JP2001085604A (ja) * | 1999-09-14 | 2001-03-30 | Toshiba Corp | 半導体装置 |
KR20010060875A (ko) * | 1999-12-28 | 2001-07-07 | 윤종용 | 듀얼 다이 패키지 |
KR20010068512A (ko) * | 2000-01-06 | 2001-07-23 | 윤종용 | 칩 스케일 적층 패키지와 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE10257707A1 (de) | 2005-01-13 |
TWI304236B (en) | 2008-12-11 |
KR20030059464A (ko) | 2003-07-10 |
US6818474B2 (en) | 2004-11-16 |
TW200410346A (en) | 2004-06-16 |
CN1430251A (zh) | 2003-07-16 |
US20030124766A1 (en) | 2003-07-03 |
DE10257707B4 (de) | 2010-04-08 |
CN1188906C (zh) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100480909B1 (ko) | 적층 칩 패키지의 제조 방법 | |
US7061125B2 (en) | Semiconductor package with pattern leads and method for manufacturing the same | |
US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
US6445064B1 (en) | Semiconductor device | |
US7321164B2 (en) | Stack structure with semiconductor chip embedded in carrier | |
KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
US7459778B2 (en) | Chip on board leadframe for semiconductor components having area array | |
US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
US20040084757A1 (en) | Micro leadframe package having oblique etching | |
US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
KR100480908B1 (ko) | 적층 칩 패키지의 제조 방법 | |
KR100451510B1 (ko) | 적층 칩 패키지의 제조 방법 | |
KR100891538B1 (ko) | 칩 스택 패키지 | |
KR100470387B1 (ko) | 적층 칩 패키지 | |
US6875639B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
KR100223125B1 (ko) | 칩 온 칩 구조를 갖는 적층 칩 패키지 | |
US20230352460A1 (en) | Semiconductor package | |
KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
KR20010026512A (ko) | 멀티 칩 패키지 | |
JPS6342860B2 (ko) | ||
JP2006040983A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |