KR100687066B1 - 멀티 칩 패키지 제조 방법 - Google Patents

멀티 칩 패키지 제조 방법 Download PDF

Info

Publication number
KR100687066B1
KR100687066B1 KR1020000039260A KR20000039260A KR100687066B1 KR 100687066 B1 KR100687066 B1 KR 100687066B1 KR 1020000039260 A KR1020000039260 A KR 1020000039260A KR 20000039260 A KR20000039260 A KR 20000039260A KR 100687066 B1 KR100687066 B1 KR 100687066B1
Authority
KR
South Korea
Prior art keywords
lead
die pad
inner lead
chip
bonding
Prior art date
Application number
KR1020000039260A
Other languages
English (en)
Other versions
KR20020005309A (ko
Inventor
최종곤
이상엽
박철재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000039260A priority Critical patent/KR100687066B1/ko
Publication of KR20020005309A publication Critical patent/KR20020005309A/ko
Application granted granted Critical
Publication of KR100687066B1 publication Critical patent/KR100687066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 복수의 반도체 칩을 하나의 리드프레임에 실장하여 단일 패키지로 구성되는 멀티 칩 패키지 제조 방법으로서, ⒜내부리드와 외부리드 및 다이패드가 형성된 리드프레임을 준비하는 단계, ⒝다이패드와 내부리드의 와이어 본딩이 이루어지는 부분과 외부리드가 노출되도록 하고 내부리드들 사이 및 내부리드와 다이패드 사이가 채워지게 하여 패키지 몸체를 형성하는 몰딩 단계, ⒞다이패드의 상면과 하면에 각각 반도체 칩을 실장하는 칩 실장 단계, ⒟다이패드의 어느 한 면 쪽에 위치한 반도체 칩과 내부리드를 본딩 와이어로 연결하는 1차 와이어 본딩 단계, ⒠와이어 본딩이 이루어진 반도체 칩과 내부리드 및 본딩 와이어를 봉지하는 1차 봉지 단계, ⒡다이패드의 다른 한 면 쪽에 위치한 반도체 칩과 내부리드를 본딩 와이어로 연결하는 2차 와이어 본딩 단계, ⒢상기 ⒡단계에서 와이어 본딩이 이루어진 반도체 칩과 내부리드 및 본딩 와이어를 봉지하는 2차 봉지 단계, ⒣패키지 몸체의 외부로 노출된 외부리드를 절단 및 절곡 성형하는 리드 성형 단계를 포함한다. 이에 의해, 다이패드의 양면에 복수의 반도체 칩을 실장하여 조립 공정을 진행할 때 기계적 접촉에 의한 손상이 방지되고, 와이어 본딩 공정의 제약이 크게 감소된다.
MCP, 듀얼 다이 패키지, 사전 몰딩(pre-molding), 리드프레임, 몰딩

Description

멀티 칩 패키지 제조 방법{Manufacturing method for multi chip package}
도 1은 일반적인 사전 몰딩(pre-molding) 형태의 멀티 칩 패키지를 나타낸 단면도,
도 2는 도 1의 멀티 칩 패키지 제조 공정을 나타낸 블럭도,
도 3은 본 발명의 멀티 칩 패키지 제조 방법에 따른 제조 공정을 나타낸 블록도,
도 4 내지 도 7은 본 발명에 따른 멀티 칩 패키지 제조 공정도,
도 8내지 도 11은 본 발명에 의한 멀티 칩 패키지 제조 방법에 따라 제조된 멀티 칩 패키지의 예를 나타낸 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 멀티 칩 패키지 11, 13; 반도체 칩
20; 리드프레임 21; 내부리드
22; 외부리드 23; 다이패드
31,33; 본딩와이어 35; 패키지 몸체
36a,36b; 봉지부
본 발명은 멀티 칩 패키지(multi chip package) 제조 방법에 관한 것으로서, 더욱 상세하게는 복수의 반도체 칩을 리드프레임에 실장하여 전기적으로 연결함으로써 단일 패키지로 구성되는 멀티 칩 패키지 제조 방법에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술중의 하나가 복수의 반도체 칩을 리드프레임에 탑재하여 하나의 패키지로 구성되는 멀티 칩 패키징(multi chip packaging) 기술이다.
멀티 칩 패키징 기술은 특히 소형화와 경량화가 요구되는 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 예를 들어, 메모리 기능을 수행하는 플래시 메모리(flash memory) 소자와 에스램(SRAM; Synchronous RAM) 소자를 하나의 TSOP(Thin Small Outline Package)로 구성하면 각각의 반도체 소자를 내재하는 단위 반도체 칩 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다.
일반적으로 두 개의 반도체 소자를 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 소자를 적층시키는 방법과 병렬로 배열시키는 방법이 있다. 전자의 경우 반도체 소자를 적층시키는 구조이므로 공정이 복잡하고 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열시키는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통 소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 소자를 적층하는 형 태가 많이 사용된다. 이와 같은 형태의 멀티 칩 패키지의 예를 소개하면 다음과 같다.
도 1은 일반적인 사전 몰딩(pre-molding) 형태의 멀티 칩 패키지를 나타낸 단면도이고, 도 2는 도 1의 멀티 칩 패키지 제조 공정을 나타낸 블럭도이다.
도 1과 도 2를 참조하면, 이 멀티 칩 패키지(110)는 제 1반도체 칩(111)과 제 2반도체 칩(113)이 다이패드(123)의 상면과 하면에 각각 부착되어 있고, 제 1반도체 칩(111)과 제 2반도체 칩(113)이 다이패드(123)와 소정의 간격으로 이격되어 있는 내부리드(121)의 내측 말단 부분의 상면과 하면에 본딩 와이어(131,133)로 각각 와이어 본딩(wire bonding)되어 전기적인 연결을 이루고 있으며, 외부환경으로부터의 보호를 위하여 에폭시 성형 수지(epoxy molding compound)와 같은 플라스틱 봉지재로 형성된 패키지 몸체(135)와 그를 덮는 금속덮개(137,138)로 봉지되어 있는 구조이다.
이 멀티 칩 패키지(110)를 제조하기 위한 종래 기술에 따른 제조 방법은 내부리드(121)와 외부리드(122) 및 다이패드(123)가 형성된 리드프레임(120)을 준비하는 단계로부터 시작된다(151). 준비된 리드프레임(120)으로 사전 몰딩을 진행하여 패키지 몸체(135)를 형성한다(152). 사전 몰딩에 의해 내부리드(121)와 다이패드(123)가 노출되도록 캐버티(125)가 형성된 패키지 몸체(135)를 형성한다. 몰딩이 완료된 리드프레임(120)의 다이패드(123) 상면에 제 1반도체 칩(111)을 부착하고(153), 제 1반도체 칩(111)과 내부리드(121)를 본딩 와이어(131)로 연결시키는 1차 와이어 본딩을 진행한다(154).
그리고, 다이패드(123)의 하면에 제 2반도체 칩(113)을 부착하고(155), 제 2반도체 칩(113)과 내부리드(121)들 본딩 와이어(133)로 연결시키는 2차 와이어 본딩을 진행한다(156). 다음에, 금속덮개(137,138)들을 패키지 몸체(135)의 상부와 하부에 부착시켜 캐버티(125)를 봉지한다.
그러나, 이러한 종래 기술에 따른 멀티 칩 패키지 제조 방법은 금속덮개를 이용하여 봉지를 함으로써 사용 중 또는 신뢰성 시험 중에 흡습으로 인한 불량이 유발될 수 있다. 또한, 다이패드의 상면과 하면 중 어느 하나에 부착된 반도체 칩에 대한 와이어 본딩을 한 후 그 반대면에 부착된 반도체 칩에 대한 와이어 본딩을 진행할 때 기계적 접촉에 의한 기계적 손상의 발생을 피하기 어렵다. 그리고, 두 개의 반도체 칩을 하나의 다이패드 양쪽 면에 탑재할 때 기계적 손상 없이 적용이 가능하다 해도 한쪽 면에 반도체 칩을 적층할 경우 와이어 본딩 공정에 커다란 제약이 있어 3개 이상의 멀티 칩 구현이 불가능해진다.
전술한 멀티 칩 패키지 제조 방법 이외에 센터 패드(center pad)를 갖는 LOC 형태의 듀얼 다이 패키지(dual die package)의 구조를 갖도록 두 개의 리드프레임에 각각 반도체 칩을 개별 리드프레임에 실장하고 와이어 본딩을 실시 한 후 몰딩을 진행하여 두 개의 리드프레임을 1개의 패키지로 형성시키는 방법이 있으나 2개의 리드프레임을 접착시키는 기술상의 어려움과 후속 공정 등에서 각각의 리드가 단락되는 품질 문제, 단가 상승 등이 해결해야할 문제로 남아 있다.
본 발명의 목적은 흡습에 의한 불량의 발생과 기계적 손상의 방지 및 다수의 반도체 칩이 적층된 멀티 칩 패키지의 구현이 용이한 멀티 칩 패키지 제조 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 멀티 칩 패키지 제조 방법은, ⒜내부리드와 외부리드 및 다이패드가 형성된 리드프레임을 준비하는 단계, ⒝상기 다이패드와 상기 내부리드의 와이어 본딩이 이루어지는 부분 및 상기 외부리드가 노출되도록 하고 내부리드들 사이 및 내부리드와 다이패드 사이가 채워지게 하여 패키지 몸체를 형성하는 몰딩 단계, ⒞다이패드의 상면과 하면에 각각 반도체 칩을 실장하는 칩 실장 단계, ⒟다이패드의 어느 한 면 쪽에 위치한 반도체 칩과 내부리드를 본딩 와이어로 연결하는 1차 와이어 본딩 단계, ⒠와이어 본딩이 이루어진 반도체 칩과 내부리드 및 본딩 와이어를 봉지하는 1차 봉지 단계, ⒡다이패드의 다른 한 면 쪽에 위치한 반도체 칩과 내부리드를 본딩 와이어로 연결하는 2차 와이어 본딩 단계, ⒢상기 ⒡단계에서 와이어 본딩이 이루어진 반도체 칩과 내부리드 및 본딩 와이어를 봉지하는 2차 봉지 단계, ⒣패키지 몸체의 외부로 노출된 외부리드를 절단 및 절곡 성형하는 리드 성형 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 멀티 칩 패키지 제조 방법을 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 멀티 칩 패키지 제조 방법에 따른 제조 공정을 나타낸 블럭도이고, 도 4 내지 도 7은 본 발명에 따른 멀티 칩 패키지 제조 공정도이다.
도 3 내지 도 7을 참조하면, 본 발명에 따른 멀티 칩 패키지 제조 방법은 내 부리드(21)와 외부리드(22) 및 다이패드(23)가 형성된 리드프레임(20)을 준비하는 단계로부터 시작된다(51). 도시되지 않았지만 리드프레임(20) 준비 단계에서 와이어 본딩이 실시되는 내부리드(21)의 말단 부분에 Ag, Au 또는 Pd 등으로 도금이 실시된다. 도금은 베어 리드프레임(20)을 제작한 후 후속 공정인 사전 몰딩 후 실시될 수도 있다. 여기서, 리드프레임(20)은 다운-셋(down set)이 실시된 것이어도 무방하다.
이렇게 제작된 리드프레임(20)을 이용하여 사전 몰딩(pre-molding)하는 단계를 진행한다(52). 준비된 리드프레임(20)으로 사전 몰딩을 진행하여 패키지 외관을 결정해주는 패키지 몸체(35)를 형성하게 된다. 패키지 몸체(35)는 다이패드(23) 부분과 와이어 본딩이 이루어지는 내부리드(21) 부분과 외부리드(22) 부분만이 노출된다. 이때, 내부리드(21)들 사이, 내부리드(21)와 다이패드(23) 사이는 모두 에폭시 몰딩 수지로 채워지게 되어 내부리드(21)와 다이패드(23)의 변형이 방지될 수 있다. 여기서, 패키지 몸체(35)의 두께는 실장될 반도체 칩들의 높이를 고려하여 결정된다. 한편, 이 단계에서 내부리드(21)와 다이패드(23)에 발생된 플래시(flash)나 수지(resin) 찌꺼기 등을 제거하는 단계를 추가로 진행할 수 있다.
다음으로 반도체 칩을 부착하는 칩 실장 단계를 진행한다(53). 사전 몰딩된 리드프레임(20)의 다이패드(23)의 상면과 하면에 제 1칩(11)과 제 2칩(13)을 각각 부착시킨다.
칩 실장이 완료되면, 다이패드(23)의 한쪽 면에 부착된 반도체 칩, 여기서는 제 1칩(11)에 대하여 제 1칩(11)과 내부리드(21)를 본딩 와이어(31)로 접합시켜 전기적으로 연결하는 1차 와이어 본딩을 실시한다(54).
그리고, 제 1칩(11)이 부착된 쪽에 대하여 성형 수지로 코팅(coating) 또는 포팅(potting)하여 제 1칩(11)과 내부리드(21) 및 본딩 와이어(31)를 봉지시키는 봉지부(36a)를 형성한다. 여기서, 코팅 또는 포팅 대신 2차 몰딩을 진행할 수도 있다.
다음으로, 다이패드(23)의 제 1칩(11)이 부착된 반대쪽 면에 부착된 제 2칩(13)에 대하여 제 2칩(13)과 내부리드(21)를 본딩 와이어(33)로 접합시켜 전기적으로 연결하는 2차 와이어 본딩을 실시한다(56).
그리고, 제 2칩(13)이 부착된 쪽에 대하여 성형 수지로 코팅 또는 포팅하여 제 2칩(11)과 내부리드(21) 및 본딩 와이어(33)를 봉지시키는 봉지부(36b)를 형성한다.
다음에 패키지 몸체(35)의 외부로 노출되는 외부리드(22)에 대한 절단 및 절곡을 하여 실장에 적합한 형태로 성형하는 리드 성형 단계를 진행한다(58).
이와 같은 멀티 칩 패키지 제조 방법은 리드프레임의 한쪽 면에 대하여 1차 와이어 본딩과 몰딩을 진행하고 다른 쪽 면에 대하여 2차 와이어 본딩과 몰딩이 진행되기 때문에 내부리드와 다이패드의 변형이 없고 봉지부에 의해 견고하게 지지됨에 따라 취급 과정에서 발생되는 손상이 발생되지 않는다.
본 발명의 멀티 칩 패키지 제조 방법은 위에 소개한 멀티 칩 패키지의 제조에 한정되지 않고 여러 형태의 멀티 칩 패키지의 제조에 이용될 수 있다.
도 8내지 도 11은 본 발명에 의한 멀티 칩 패키지 제조 방법에 따라 제조된 멀티 칩 패키지의 예를 나타낸 단면도들이다.
도 8에 도시된 멀티 칩 패키지(60)는 다이패드(23)의 상면과 하면에 각각 2개씩의 반도체 칩(11과12, 13과14)이 적층 형태로 실장된 구조로서, 칩 실장 단계에서 다이패드(23)의 상면과 하면에 각각 2개씩의 반도체 칩(11과12, 13과14)을 적층 형태로 실장하고 어느 한 쪽의 반도체 칩들(11,12)과 내부리드(21)를 먼저 본딩 와이어(31a,31b)로 와이어 본딩하고 봉지부(36a)를 형성한 상태에서 다른 쪽의 반도체 칩들(13,14)과 내부리드(21)를 본딩 와이어(33a,33b)로 와이어 본딩을 실시하여 구현된다. 어느 한쪽의 반도체 칩들에 대한 봉지가 이루어진 상태에서 다른 쪽에 대한 와이어 본딩 또는 몰딩이 진행되기 때문에 취급 중에 발생되는 칩 손상 및 본딩 와이어 단락 및 끊어짐 등이 방지될 수 있다. 이는 도 9에 도시된 멀티 칩 패키지(70)와 같이 수직 및 수평으로 반도체 칩들(11a,11b,12a,12b,13a,13b,14a,14b)들이 실장된 형태의 멀티 칩 패키지 제조에도 효과적으로 이용될 수 있다.
한편, 본 발명의 멀티 칩 패키지 제조 방법에서 1차 봉지 단계와 2차 봉지 단계에서 코팅 또는 포팅에 의해 봉지부를 형성하고 있지만, 플라스틱(plastic) 또는 유리(glass) 재질의 덮개로 봉지할 수도 있다. 1차 봉지 단계와 2차 봉지 단계에서 에폭시 성형 수지를 사용하는 코팅 또는 포팅을 하지 않고 도 10에 도시된 바와 같이 유리덮개(37)를 부착하여 제 1칩(11)과 제 2칩(13), 내부리드(21), 본딩 와이어(31,33)를 봉지하는 단계를 진행하면 도시된 바와 같은 멀티 칩 패키지(110)가 용이하게 제조될 수 있다. 도 10의 멀티 칩 패키지(110)는 CCD(Charge Couple Device), CMOS 이미지 센서 등 과 같은 광학 소자로 이용될 수 있다.
또한, 본 발명의 멀티 칩 패키지 제조 방법은 도 11의 멀티 칩 패키지(90)와 같이 사전 몰딩 공정을 진행할 때 다이패드(21)와 와이어 본딩이 실시되는 내부리드(21) 사이에 본딩 와이어(31,33)가 반도체 칩(11,13)의 가장자리에 단락되는 것을 방지할 수 있도록 벽(35a,35b)을 형성시킴으로서 센터패드(center pad)를 갖는 대형 칩에서도 LOC가 아닌 일반적인 와이어 본딩 방식을 이용하여 적용 가능하다.
이상과 같은 본 발명에 의한 멀티 칩 패키지 제조 방법에 따르면, 성형 수지에 의해 견고하게 지지되므로 내부리드와 다이패드의 변형이 없다. 따라서, 리드프레임 제작시 리드 고정용 테이프가 필요없고 리드의 다운-셋을 실시하지 않아도 됨에 따라 리드프레임 제작 단가를 낮출 수 있다. 그리고, 성형 수지에 의해 실장 상태와 와이어 본딩 상태가 보호되어 취급 과정에서 발생되는 제품 손상을 방지할 수 있어 다수의 반도체 칩을 1개의 패키지로 구현하기에 유리하다.

Claims (3)

  1. ⒜내부리드와 외부리드 및 다이패드가 형성된 리드프레임을 준비하는 단계, ⒝상기 다이패드와 상기 내부리드의 와이어 본딩이 이루어지는 부분 및 상기 외부리드가 노출되도록 하고 상기 내부리드들 사이 및 상기 내부리드와 상기 다이패드 사이가 채워지게 하여 패키지 몸체를 형성하는 몰딩 단계, ⒞상기 다이패드의 상면과 하면에 각각 반도체 칩을 실장하는 칩 실장 단계, ⒟상기 다이패드의 어느 한 면 쪽에 실장된 상기 반도체 칩과 상기 내부리드를 본딩 와이어로 연결하는 1차 와이어 본딩 단계, ⒠와이어 본딩이 이루어진 상기 반도체 칩과 상기 내부리드 및 상기 본딩 와이어를 봉지하는 1차 봉지 단계, ⒡상기 다이패드의 다른 한 면 쪽에 위치한 상기 반도체 칩과 상기 내부리드를 본딩 와이어로 연결하는 2차 와이어 본딩 단계, ⒢상기 ⒡단계에서 와이어 본딩이 이루어진 상기 반도체 칩과 상기 내부리드 및 상기 본딩 와이어를 봉지하는 2차 봉지 단계, 및 ⒣상기 패키지 몸체의 외부로 노출된 외부리드를 절단 및 절곡 성형하는 리드 성형 단계를 포함하는 것을 특징으로 하는 멀티 칩 패키지 제조 방법.
  2. 제 1항에 있어서, 상기 1차 봉지 단계와 상기 2차 봉지 단계는 에폭시 성형 수지의 포팅에 의해 이루어지는 것을 특징으로 하는 멀티 칩 패키지 제조 방법.
  3. 제 1항에 있어서, 상기 1차 봉지 단계와 상기 2차 봉지 단계는 덮개의 부착에 의해 이루어지는 것을 특징으로 하는 멀티 칩 패키지 제조 방법.
KR1020000039260A 2000-07-10 2000-07-10 멀티 칩 패키지 제조 방법 KR100687066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039260A KR100687066B1 (ko) 2000-07-10 2000-07-10 멀티 칩 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039260A KR100687066B1 (ko) 2000-07-10 2000-07-10 멀티 칩 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20020005309A KR20020005309A (ko) 2002-01-17
KR100687066B1 true KR100687066B1 (ko) 2007-02-27

Family

ID=19677095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039260A KR100687066B1 (ko) 2000-07-10 2000-07-10 멀티 칩 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR100687066B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368342B1 (ko) 2012-03-26 2014-02-28 암페놀센싱코리아 유한회사 비접촉소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010535A (ko) * 1992-10-06 1994-05-26 수나오 타카토리 연산회로
KR940010535B1 (ko) * 1991-09-26 1994-10-24 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JPH1079405A (ja) * 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
KR19990080278A (ko) * 1998-04-15 1999-11-05 최완균 멀티 칩 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010535B1 (ko) * 1991-09-26 1994-10-24 삼성전자 주식회사 반도체 패키지 및 그 제조방법
KR940010535A (ko) * 1992-10-06 1994-05-26 수나오 타카토리 연산회로
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JPH1079405A (ja) * 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
KR19990080278A (ko) * 1998-04-15 1999-11-05 최완균 멀티 칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101368342B1 (ko) 2012-03-26 2014-02-28 암페놀센싱코리아 유한회사 비접촉소자의 제조방법

Also Published As

Publication number Publication date
KR20020005309A (ko) 2002-01-17

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US6574107B2 (en) Stacked intelligent power module package
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US6847104B2 (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US7642638B2 (en) Inverted lead frame in substrate
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US20090166828A1 (en) Etched surface mount islands in a leadframe package
US11081366B2 (en) MCM package isolation through leadframe design and package saw process
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
KR100687066B1 (ko) 멀티 칩 패키지 제조 방법
US6696750B1 (en) Semiconductor package with heat dissipating structure
KR20010061886A (ko) 적층 칩 패키지
KR100447894B1 (ko) 듀얼 적층패키지 및 그 제조방법
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
KR100422608B1 (ko) 적층칩패키지
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR100239684B1 (ko) 멀티칩패키지(mcp) 제작방법 및 그 구조
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100772096B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee