DE102012223982A1 - Verfahren zum Herstellen einer elektronischen Baugruppe - Google Patents

Verfahren zum Herstellen einer elektronischen Baugruppe Download PDF

Info

Publication number
DE102012223982A1
DE102012223982A1 DE102012223982.0A DE102012223982A DE102012223982A1 DE 102012223982 A1 DE102012223982 A1 DE 102012223982A1 DE 102012223982 A DE102012223982 A DE 102012223982A DE 102012223982 A1 DE102012223982 A1 DE 102012223982A1
Authority
DE
Germany
Prior art keywords
electronic component
encapsulation
encapsulating
electronic
predetermined value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012223982.0A
Other languages
English (en)
Inventor
Lothar Biebricher
Michael Schulmeister
Jakob Schillinger
Dietmar Huber
Thomas Fischer
Stefan Günthner
Waldemar Baumung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Teves AG and Co OHG
Original Assignee
Continental Teves AG and Co OHG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Teves AG and Co OHG filed Critical Continental Teves AG and Co OHG
Priority to DE102012223982.0A priority Critical patent/DE102012223982A1/de
Priority to US14/652,507 priority patent/US9961779B2/en
Priority to CN201380067353.7A priority patent/CN104871308B/zh
Priority to EP13811837.7A priority patent/EP2936553A1/de
Priority to JP2015548365A priority patent/JP2016504769A/ja
Priority to PCT/EP2013/076134 priority patent/WO2014095500A1/de
Priority to KR1020157018818A priority patent/KR20150097628A/ko
Publication of DE102012223982A1 publication Critical patent/DE102012223982A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer elektronischen Baugruppe (14), in der ein auf einem Verdrahtungsträger (32) getragenes elektronisches Bauelement (26, 30) mit einem Verkapselungsmaterial (38) verkapselt ist, umfassend: – Anordnen des elektronischen Bauelements (26, 30) auf dem Verdrahtungsträger (32) derart, dass ein Stresseintrag durch das Verkapselungsmaterial (38) auf das elektronische Bauelement (26, 30) einen vorbestimmten Wert unterschreitet, und – Verkapseln des elektronischen Bauelements (26, 30) mit dem Verkapselungsmaterial (38).

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer elektronischen Baugruppe und eine elektronische Baugruppe.
  • Aus der DE 10 2007 060 931 A1 ist eine elektronische Baugruppe mit einem verkapselten elektronischen Bauelement bekannt (in der Druckschrift verkapselte Struktur genannt), das auf einem Substrat in Form einer Leiterplatte mit einer elektrischen Beschaltung gehalten und über Bond-Drähte mit der elektrischen Beschaltung verschalten ist. Das Substrat mit dem elektronischen Bauelement ist in einem Gehäuse fixiert, das mit einem Einbettungsmaterial ausgegossen ist. Das ausgegossene ist mit einem als Schirmung dienenden Deckel verschlossen.
  • Es ist Aufgabe der vorliegenden Erfindung die bekannte elektronische Baugruppe zu verbessern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß einem Aspekt der Erfindung umfasst ein Verfahren zum Herstellen einer elektronischen Baugruppe, in der ein auf einem Verdrahtungsträger getragenes elektronisches Bauelement mit einem Verkapselungsmaterial verkapselt ist die Schritte Anordnen des elektronischen Bauelements auf dem Verdrahtungsträger derart, dass ein Stresseintrag durch das Verkapselungsmaterial auf das elektronische Bauelement einen vorbestimmten Wert unterschreitet und Verkapseln des elektronischen Bauelements mit dem Verkapselungsmaterial.
  • Dem angegebenen Verfahren liegt die Überlegung zugrunde, dass die eingangs genannte elektronische Baugruppe sehr groß dimensioniert ist, was daran liegt, dass das elektronische Bauelement zunächst eigenständig verkapselt und anschließend zur Fixierung in einem Gehäuse mit einem weiteren Material eingebettet werden muss. Entsprechend benötigen die Strukturen sehr viel Bauraum, wodurch die elektronische Baugruppe der eingangs genannten Art als bauraumknappe technische Anwendungen wie beispielsweise als oberflächenmontiertes Bauelement (engl: surface-mounted device), nachstehend SMD genannt, ungeeignet ist.
  • Demgegenüber liegt dem angegebenen Verfahren die Idee zugrunde, die Einbettung des elektronischen Bauelements direkt als Gehäuse zu verwenden, so dass auf ein extra Gehäuse um die Einbettung verzichtet werden kann. Dies würde den notwendigen Bauraum für die gesamte elektronische Baugruppe spürbar senken.
  • Dieser Idee liegt jedoch die Erkenntnis zugrunde, dass die Einbettung eine gewisse Elastizität und/oder Viskosität aufweisen muss, um einen zu hohen mechanischen Stresseintrag auf die elektronische Baugruppe und/oder ihrer elektrischen Anbindungen wie Bonddrähte zu vermeiden, denn dieser mechanische Stresseintrag könnte die elektronische Baugruppe und/oder die elektrischen Anbindungen elektrisch und/oder mechanisch beschädigen, und so zu entsprechenden Fehlfunktionen führen.
  • Daher ist es Idee des angegebenen Verfahrens, bei der Vorbereitung der herzustellenden elektronischen Baugruppe den Stresseintrag bei ihrer Dimensionierung zu berücksichtigen und geeignete Vorkehrungen zu treffen, dass der Stresseintrag unterhalb eines Grenzwertes bleibt, bei dem die Funktion der gesamten elektronischen Baugruppe nicht mehr zuverlässig sichergestellt werden kann. Beispiele, wie der Stresseintrag bei der Dimensionierung der elektronischen Baugruppe berücksichtigt werden kann, sind in den Unteransprüchen angegeben.
  • Der vorbestimmte Wert für den Stresseintrag kann sich dabei direkt oder indirekt bei der Dimensionierung ergeben. Eine direkte Vorgabe kann beispielsweise im Rahmen einer Simulation realisiert werden, bei der der vorbestimmte Wert direkt vorgegeben wird. Eine indirekte Vorgabe kann beispielsweise anhand einer Reihe von Vergleichstests realisiert werden, im Rahmen derer lediglich ein zu erwartendes Ergebnis, wie beispielsweise eine bestimmte Ausfallsicherheit vorgegeben wird und aus dem sich der vorbestimmte Wert dann implizit ergibt.
  • In einer Weiterbildung des angegebenen Verfahrens weist das Verkapselungsmaterial einen Wärmeausdehnungskoeffizienten auf, der Im Bereich eines Wärmeausdehnungskoeffizienten des elektronischen Bauelements liegt, so dass sich das Verkapselungsmaterial und die damit verkapselte elektronische Baugruppe in gleicher Weise ausdehnen und damit keinen oder nur einen minimalen mechanischen Stress gegeneinander aufbringen.
  • Das Verkapselungsmaterial kann ein härtbares Harz, insbesondere ein Epoxidharz umfassen, so dass die Verkapselung des elektronischen Bauelements in einer dem Fachmann bekannten Weise mittels Spritzpressen (engl: transfer molding) durchgeführt werden kann.
  • In einer anderen Weiterbildung des angegebenen Verfahrens kann das elektronische Bauelement an einer Nullposition des Verdrahtungsträgers angeordnet sein, an denen sich die Wärmebewegungen des Verkapselungsmaterials aufheben. Auf diese Weise kann ebenfalls ein Stresseintrag reduziert werden.
  • Das elektronische Bauelement kann dabei eine Auswerteschaltung zum Auswerten von Messsignalen aus wenigstens zwei Geberelementen sein, wobei die beiden Geberelemente symmetrisch um die Auswerteschaltung angeordnet sein können. Auf diese Weise kann ein Stresseintrag auf die Geberelemente und ein damit verbundener eventueller Messfehler aufgrund der bekannten Symmetrie nachträglich berücksichtigt werden.
  • In einer noch anderen Weiterbildung des angegebenen Verfahrens kann zum Verkapseln des elektronischen Bauelements mit dem Verkapselungsmaterial eine Verkapselungsgeometrie gewählt werden, bei der eine Wärmebewegung des Verkapselungsmaterials wenigstens in einer Richtung einen vorbestimmten Wert unterschreitet. Diese Geometrie kann in beliebiger Weise gewählt werden, wobei die Verkapselungsgeometrie besonders bevorzugt derart gewählt wird, dass eine Wandstärke des Verkapselungsmaterials an wenigstens einer Wand des elektronischen Bauelements einen vorbestimmten Wert unterschreitet, so dass der durch die Wand aufgebrachte mechanische Stress auf einen von diesem vorbestimmten Wert abhängigen Stresswert begrenzt bleibt.
  • In einer noch anderen Weiterbildung umfasst das angegebene Verfahren den Schritt Umhüllen des elektronischen Bauelements mit einem mechanischen Entkopplungsmaterial vor dem Verkapseln. Das mechanische Entkopplungsmaterial reduziert den Stresseintrag in die elektronische Baugruppe weiter und reduziert so die mechanische Beanspruchung des elektronischen Bauelements.
  • In einer besonderen Weiterbildung ist das mechanische Entkopplungsmaterial wenigstens thixotrop eingestellt. Auf diese Weise lässt sich das mechanische Entkopplungsmaterial in einfacher Weise auf das elektronische Bauelement aufgießen, weist jedoch im aufgegossenen Zustand eine ausreichende Stabilität auf, das elektronische Bauelement vollständig zu umhüllen.
  • In einer zusätzlichen Weiterbildung umfasst der Verdrahtungsträger einen Anschluss zum elektrischen Kontaktieren des elektronischen Bauelementes mit einer Leiterplatte und eine elektrische Schirmschicht, wobei das angegebenen Verfahren den Schritt Anordnen des elektronischen Bauelements auf dem Verdrahtungsträger derart umfasst, dass das elektronische Bauelement in wenigstens einer Richtung der elektrischen Baugruppe gesehen zwischen der elektrischen Schirmschicht und dem Anschluss aufgenommen ist. Auf diese Weise kann der Verdrahtungsträger gleichzeitig zur Verbesserung der elektromagnetischen Verträglichkeit, EMV genannt verwendet werden, ohne dass eine extra elektrische Schirmschicht notwendig wäre.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst eine elektronische Baugruppe, ein auf einem Verdrahtungsträger getragenes elektronisches Bauelement, das mit einem Verkapselungsmaterial verkapselt ist, wobei das elektronische Bauelement auf dem Verdrahtungsträger derart angeordnet ist, dass ein Stresseintrag durch das Verkapselungsmaterial auf das elektronische Bauelement einen vorbestimmten Wert unterschreitet.
  • Die angegebene elektronische Baugruppe kann um Merkmale erweitert werden, die den Unteransprüchen des angegebenen Verfahrens sinngemäß entsprechen.
  • In einer Weiterbildung der angegebenen elektronischen Baugruppe ist die angegebene elektronische Baugruppe als Inertialsensor ausgebildet.
  • Die angegebene elektronische Baugruppe kann dabei vorzugsweise mit einem angegebenen Verfahren hergestellt werden.
  • Gemäß einem weiteren Aspekt der Erfindung umfasst ein Fahrzeug eine angegebene elektronische Baugruppe, insbesondere zur Erfassung von Fahrdynamikdaten.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden, wobei:
  • 1 eine schematische Ansicht eines Fahrzeuges mit einer Fahrdynamikregelung,
  • 2 eine schematische Ansicht eines als SMD-Bauteil ausgebildeten Inertialsensors aus 1,
  • 3 eine schematische Ansicht eines Zwischenprodukts eines Inertialsensors aus 1;
  • 4 eine schematische Ansicht eines Inertialsensors aus 1 auf einer Leiterplatte; und
  • 5 eine weitere schematische Ansicht des Inertialsensors aus 1 zeigen.
  • In den Figuren werden gleiche technische Elemente mit gleichen Bezugszeichen versehen und nur einmal beschrieben.
  • Es wird auf 1 Bezug genommen, die eine schematische Ansicht eines Fahrzeuges 2 mit einer an sich bekannten Fahrdynamikregelung zeigt. Details zu dieser Fahrdynamikregelung können beispielsweise der DE 10 2011 080 789 A1 entnommen werden.
  • Das Fahrzeug 2 umfasst ein Chassis 4 und vier Räder 6. Jedes Rad 6 kann über eine ortsfest am Chassis 4 befestigte Bremse 8 gegenüber dem Chassis 4 verlangsamt werden, um eine Bewegung des Fahrzeuges 2 auf einer nicht weiter dargestellten Straße zu verlangsamen.
  • Dabei kann es in einer dem Fachmann bekannten Weise passieren, dass das die Räder 6 des Fahrzeugs 2 ihre Bodenhaftung verlieren und sich das Fahrzeug 2 sogar von einer beispielsweise über ein nicht weiter gezeigtes Lenkrad vorgegebenen Trajektorie durch Untersteuern oder Übersteuern wegbewegt. Dies wird durch an sich bekannte Regelkreise wie ABS (Antiblockiersystem) und ESP (elektronisches Stabilitätsprogramm) vermieden.
  • In der vorliegenden Ausführung weist das Fahrzeug 2 dafür Drehzahlsensoren 10 an den Rädern 6 auf, die eine Dreh-zahl 12 der Räder 6 erfassen. Ferner weist das Fahrzeug 2 einen Inertialsensor 14 auf, der Fahrdynamidaten 16 des Fahrzeuges 2 erfasst aus denen beispielsweise eine Nickrate, eine Wankrate, eine Gierrate, eine Querbeschleunigung, eine Längsbeschleunigung und/oder eine Vertikalbeschleunigung in einer dem Fachmann an sich bekannten Weise ausgegeben werden kann.
  • Basierend auf den erfassten Drehzahlen 12 und Fahrdynamikdaten 16 kann ein Regler 18 in einer dem Fachmann bekannten Weise bestimmen, ob das Fahrzeug 2 auf der Fahrbahn rutscht oder sogar von der oben genannten vorgegebenen Trajektorie abweicht und entsprechen mit einem an sich bekannten Reglerausgangssignal 20 darauf reagieren. Das Reglerausgangssignal 20 kann dann von einer Stelleinrichtung 22 verwendet werden, um mittels Stellsignalen 24 Stellglieder, wie die Bremsen 8 anzusteuern, die auf das Rutschen und die Abweichung von der vorgegebenen Trajektorie in an sich bekannter Weise reagieren.
  • Der Regler 18 kann beispielsweise in eine an sich bekannte Motorsteuerung des Fahrzeuges 2 integriert sein. Auch können der Regler 18 und die Stelleinrichtung 22 als eine gemeinsame Regeleinrichtung ausgebildet und optional in die zuvor genannte Motorsteuerung integriert sein.
  • In 1 ist der Inertialsensor 14 als externe Einrichtung außerhalb des Reglers 18 gezeigt. In einem solchen Fall spricht man von einem als Satelliten ausgebildeten Inertialsensor 14. In der vorliegenden Ausführung soll der Inertialsensor 14 jedoch als SMD-Bauteil aufgebaut werden, damit er beispielsweise in ein Gehäuse des Reglers 18 mit integriert werden kann.
  • Der Inertialsensor 14 umfasst mindestens ein mikroelektromechanisches System 26, MEMS 26 genannt, als Messaufnehmer, der in an sich bekannter Weise ein von den Fahrdynamikdaten 16 abhängiges, nicht weiter dargestelltes Signal über Bonddrähte 28 an zwei Signalauswerteschaltungen 30 in Form von anwendungsspezifischen integrierte Schaltung 30, ASIC 30 (engl: application-specific integrated circuit) genannt ausgibt. Die ASIC 30 kann dann basierend auf dem empfangenen, von den Fahrdynamikdaten 16 abhängigen Signal die Fahrdynamikdaten 16 erzeugen.
  • Das MEMS 26 und die ASIC 30 sind auf einer Leiterplatte 32 getragen und mit verschiedenen, auf der Leiterplatte 32 ausgeformten elektrischen Leitungen 34 elektrisch kontaktiert. Alternativ kann die Leiterplatte 32 auch als Leadframe ausgebildet sein, worauf an späterer Stelle näher eingegangen wird. Von den Leitungen 34 ist in 2 lediglich eine einzige Leitung 34 im Schnitt zu sehen. Die Kontaktierung kann dabei direkt, beispielsweise über eine an sich bekannte FlipChip-Verbindung oder, wie in 2 gezeigt, über einen Bonddraht 28 erfolgen.
  • Das MEMS 26 und die ASIC 30 können ferner von einem mechanischen Entkopplungsmaterial 36, Globetop-Masse 36 genannt, umhüllt sein, die wiederum gemeinsam mit dem MEMS 26 und der ASIC 30 in einem Spritzpressmaterial 38, wie beispielsweise einem Epoxidharz 38 verkapselt sein kann.
  • Das Spritzpressmaterial 38 könnte damit allein bereits als Gehäuse des Inertialsensors 14 dienen und die darin aufgenommenen Schaltungskomponenten schützen.
  • Schließlich sind an dem als SMD-Bauteil ausgebildeten Inertialsensor 14 entsprechende Kontaktmöglichkeiten, wie in 2 gezeigte Lötperlen 40 zur elektrischen Kontaktierung mit einem Schaltkreis des Reglers 18 vorgesehen. Alternativ könnten die Kontaktmöglichkeiten des als SMD-Bauteil ausgebildeten Inertialsensors 14 aber als an sich bekannte Gull-Wing-Lötanschlüsse oder J-Lead-Lötanschlüsse ausgebildet sein, sofern das Substrat als an sich bekannter und in 3 gezeigter Leadframe 32 ausgebildet ist.
  • Es wird auf 3 Bezug genommen, anhand derer der innere Aufbau des Inertialsensors 14 erläutert werden soll. Zur Verdeutlichung der vielfältigen Möglichkeiten, wie der Inertialsensor 14 als SMD-Bauteil aufgebaut sein kann, sind in 3 statt Lötperlen 40 als Kontaktmöglichkeiten Kontaktbeinchen 40 als Kontaktmöglichkeiten ausgebildet.
  • In 3 sind die MEMS 26 und die ASIC 30 statt auf einer Leiterplatte 32 als Verdrahtungsträger auf einem Leadframe 32 als Verdrahtungsträger getragen, an dem Kontaktbeinchen 40 ausgebildet sind, über die die MEMS 26 und die ASIC 30 mit dem zuvor genannten Schaltkreis des Reglers 18 elektrisch verbunden werden können. Von diesen Kontaktbeinchen sind in 3 der Übersichtlichkeit halber nicht alle mit einem Bezugszeichen versehen.
  • Die MEMS 26 und die ASIC 30 können auf dem Leadframe 32 durch löten, kleben und/oder Klebefolien, wie an sich bekannte DAF-Tapes fixiert sein. Die elektrische Kontaktierung kann dabei über die Fixierung und/oder über Bonddrähte 28 erfolgen, von denen der Übersichtlichkeit halber nicht alle mit einem Bezugszeichen versehen sind.
  • In der vorliegenden Ausführung kann alternativ oder zusätzlich ein weiteres MEMS 26 auf dem ASIC 30 getragen werden, das entweder ebenfalls als Geberelement zur Erfassung der Fahrdynamikdaten 16 oder als alternatives Geberelement, beispielsweise zur Erfassung einer Temperatur oder einer anderen physikalischen Größe verwendet werden kann. In nicht gezeigter Weise könnten auf diesem Leadframe auch weitere elektrische Bauelemente, wie beispielsweise passive Bauelemente verschaltet werden.
  • In die Bildebene der 3 hinein betrachtet können die ASIC 30 und die MEMS 26 auf einer Metallschicht 46 getragen sein, die als elektrische Schirmschicht 46 dient und so die EMV des Fusionssensors 14 steigert. Auf diese Weise kann die EMV des Fusionssensors 14 durch Tragen der gesamten elektronischen Baugruppe auf einer in 4 gezeigten Leiterplatte 48 einerseits und der elektrischen Schirmschicht 46 andererseits spürbar verbessert werden.
  • Zum Umhüllen der ASIC 30 und der MEMS 26 mit dem oben genannten Entkopplungsmaterial 36 und/oder zu ihrer Verkapselung mit dem Spritzpressmaterial 38 sind an dem Leadframe 32 Laschen 50 ausgebildet, an denen der Leadframe 32 während des Umhüllungs- und/oder Verkapselungsvorgangs mechanisch festgehalten werden kann.
  • Da die Laschen 50 eine Durchdringung des Leadframes 32 durch das Spritzpressmaterial 38 zu Außenseite darstellt, bietet die Lasche einen Zugang für Feuchtigkeit zur ASIC 30 und den MEMS 26. Um das Eindringen dieser Feuchtigkeit zu erschweren, sind an den Laschen 50 Aussparungen 51 ausgebildet, die den Querschnitt der zuvor genannten Durchdringung des Leadframes 32 durch das Spritzpressmaterial 38 zu Außenseite reduzieren. Gleichzeitig wird das Spritzpressmaterial 38 und damit die Verkapselung der ASIC 30 und der MEMS 26 in der Aussparung 51 weiter verankert.
  • Die einzelnen Kontaktbeinchen 40 weisen dabei Verankerungselemente auf, die in der vorliegenden Ausführung beispielhaft als Einkerbungen 52 ausgebildet sind, an denen die Kontaktbeinchen 40 verjüngt sind. Von diesen Einkerbungen sind in 3 der Übersichtlichkeit halber nicht alle mit einem Bezugszeichen versehen. Die Einkerbungen 52 können von dem Spritzpressmaterial 38 umschlossen werden, um zu verhindern, dass die Kontaktbeinchen 40 nachträglich aus dem Spritzpressmaterial 38 herausgezogen werden.
  • Darüber hinaus begrenzen die beispielhaft als Einkerbungen 52 ausgebildeten Verankerungselemente die Bewegung der Kontaktbeinchen 40 aufgrund von thermischer Ausdehnung, Vibration, etc innerhalb des Spritzpressmaterials 38, was eine Schädigung der Bonddrähte 28 beziehungsweise ihrer elektrischen Anbindung an die Kontaktbeinchen 40 beispielsweise durch auf diese Weise entstehende Scherkräfte verhindert.
  • Der fertige Fusionssensor 14 ist in 4 auf der Leiterplatte 48 getragen dargestellt, auf der beispielsweise in nicht weiter dargestellter Weise der Regler 18 verdrahtet sein kann.
  • Das Volumen des beispielhaft als Verkapselungsmaterials ausgebildeten Spritzpressmaterials 38 sollte vom Leadframe 32 aus gesehen auf der Oberseite 54 und der Unterseite 56 abzüglich des Volumens der ASIC 30 und der MEMS 26, wie in 5 gezeigt, gleich sein oder maximal um 30% voneinander abweichen. Auf diese Weise werden ein ungleicher Schwund und einer verringerter Verzug erreicht, was die Eigenspannungen des vergossenen Spritzpressmaterials 38 gering hält und somit mechanische Belastungen der ASIC 30 und der MEMS 26 sowie der Bonddrähte weiter verringert oder sogar vermeidet.
  • Um die Entformung in einem Werkzeug bei der Herstellung des Fusionssensors 14 sicherzustellen sollten Entformschrägen 58 von mindestens 5° ausgebildet sein, von denen in 5 der Übersichtlichkeit halber nur eine mit einem Bezugszeichen versehen ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007060931 A1 [0002]
    • DE 102011080789 A1 [0031]

Claims (10)

  1. Verfahren zum Herstellen einer elektronischen Baugruppe (14), in der ein auf einem Verdrahtungsträger (32) getragenes elektronisches Bauelement (26, 30) mit einem Verkapselungsmaterial (38) verkapselt ist, umfassend: – Anordnen des elektronischen Bauelements (26, 30) auf dem Verdrahtungsträger (32) derart, dass ein Stresseintrag durch das Verkapselungsmaterial (38) auf das elektronische Bauelement (26, 30) einen vorbestimmten Wert unterschreitet, und – Verkapseln des elektronischen Bauelements (26, 30) mit dem Verkapselungsmaterial (38).
  2. Verfahren nach Anspruch 1, wobei das Verkapselungsmaterial (38) einen Wärmeausdehnungskoeffizienten aufweist, der Im Bereich eines Wärmeausdehnungskoeffizienten des elektronischen Bauelements (26, 30) liegt.
  3. Verfahren nach Anspruch 2, wobei das Verkapselungsmaterial ein härtbares Harz, insbesondere ein Epoxidharz umfasst.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei das elektronische Bauelement (26, 30) an einer Nullposition des Verdrahtungsträgers (32) angeordnet wird, an denen sich die Wärmebewegungen des Verkapselungsmaterials (38) aufheben.
  5. Verfahren nach Anspruch 4, wobei das elektronische Bauelement (26, 30) eine Auswerteschaltung (30) zum Auswerten von Messsignalen aus wenigstens zwei Geberelementen (26) ist, die symmetrisch um die Auswerteschaltung (30) angeordnet werden.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei zum Verkapseln des elektronischen Bauelements (26, 30) mit dem Verkapselungsmaterial (38) eine Verkapselungsgeometrie gewählt wird, bei der eine Wärmebewegung des Verkapselungsmaterials (38) wenigstens in einer Richtung einen vorbestimmten Wert unterschreitet.
  7. Verfahren nach Anspruch 6, wobei die Verkapselungsgeometrie gewählt wird, dass eine Wandstärke des Verkapselungsmaterials (38) an wenigstens einer Wand des elektronischen Bauelements (26, 30) einen vorbestimmten Wert unterschreitet.
  8. Verfahren nach einem der vorstehenden Ansprüche, umfassend Umhüllen des elektronischen Bauelements (26, 30) mit einer mechanischen Entkopplungsschicht (36) vor dem Verkapseln.
  9. Verfahren nach einem der vorstehenden Ansprüche, wobei der Verdrahtungsträger (32) einen Anschluss (40) zum elektrischen Kontaktieren des elektronischen Bauelementes (26, 30) mit einer Leiterplatte (50) und eine elektrische Schirmschicht (46) umfasst, umfassend Anordnen des elektronischen Bauelements (26, 30) auf dem Verdrahtungsträger (32) derart, dass das elektronische Bauelement (26, 30) in wenigstens einer Richtung der elektrischen Baugruppe (14) gesehen zwischen der elektrischen Schirmschicht (32) und dem Anschluss (40) aufgenommen ist.
  10. Elektronische Baugruppe (14), die insbesondere mit einem Verfahren nach einem der vorstehenden Ansprüche hergestellt ist, umfassend: – ein auf einem Verdrahtungsträger (32) getragenes elektronisches Bauelement (26, 30), das mit einem Verkapselungsmaterial (38) verkapselt ist, – wobei das elektronische Bauelement (26, 30) auf dem Verdrahtungsträger (32) derart angeordnet ist, dass ein Stresseintrag durch das Verkapselungsmaterial (38) auf das elektronische Bauelement (26, 30) einen vorbestimmten Wert unterschreitet.
DE102012223982.0A 2012-12-20 2012-12-20 Verfahren zum Herstellen einer elektronischen Baugruppe Withdrawn DE102012223982A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102012223982.0A DE102012223982A1 (de) 2012-12-20 2012-12-20 Verfahren zum Herstellen einer elektronischen Baugruppe
US14/652,507 US9961779B2 (en) 2012-12-20 2013-12-10 Method for producing an electronic assembly
CN201380067353.7A CN104871308B (zh) 2012-12-20 2013-12-10 用于制造电子组件的方法
EP13811837.7A EP2936553A1 (de) 2012-12-20 2013-12-10 Verfahren zum herstellen einer elektronischen baugruppe
JP2015548365A JP2016504769A (ja) 2012-12-20 2013-12-10 電子部品グループの製造方法
PCT/EP2013/076134 WO2014095500A1 (de) 2012-12-20 2013-12-10 Verfahren zum herstellen einer elektronischen baugruppe
KR1020157018818A KR20150097628A (ko) 2012-12-20 2013-12-10 전자 조립체의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012223982.0A DE102012223982A1 (de) 2012-12-20 2012-12-20 Verfahren zum Herstellen einer elektronischen Baugruppe

Publications (1)

Publication Number Publication Date
DE102012223982A1 true DE102012223982A1 (de) 2014-06-26

Family

ID=49880704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012223982.0A Withdrawn DE102012223982A1 (de) 2012-12-20 2012-12-20 Verfahren zum Herstellen einer elektronischen Baugruppe

Country Status (7)

Country Link
US (1) US9961779B2 (de)
EP (1) EP2936553A1 (de)
JP (1) JP2016504769A (de)
KR (1) KR20150097628A (de)
CN (1) CN104871308B (de)
DE (1) DE102012223982A1 (de)
WO (1) WO2014095500A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224645A1 (de) * 2013-11-29 2015-06-03 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
DE102014210523A1 (de) * 2014-06-03 2015-12-03 Continental Teves Ag & Co. Ohg Spannungsarmes Verkleben von Sensorchips
DE102014213217A1 (de) * 2014-07-08 2016-01-14 Continental Teves Ag & Co. Ohg Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren
DE102014213218A1 (de) * 2014-07-08 2016-02-18 Continental Teves Ag & Co. Ohg Sensor mit Opferanode
DE102014213588A1 (de) * 2014-07-11 2016-02-18 Continental Teves Ag & Co. Ohg Kundenspezifischer Sensor hergestellt durch Dreifach-Molden
DE102016207664A1 (de) * 2016-05-03 2017-11-09 Continental Teves Ag & Co. Ohg Sensorelement für ein kraftfahrzeug

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203416415U (zh) * 2013-08-15 2014-01-29 山东共达电声股份有限公司 指向性mems传声器
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239449A1 (en) * 2001-09-28 2004-12-02 Alois Stelzl Method for encapsulating an electrical component and surface wave component thus encapsulated
DE102004039229A1 (de) * 2004-08-12 2006-02-23 Epcos Ag Bauelement-Anordnung mit einem Trägersubstrat
DE102007060931A1 (de) 2006-12-21 2008-08-28 Continental Teves Ag & Co. Ohg Verkapselungsmodul, Verfahren zu dessen Herstellung und Verwendung
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102011080789A1 (de) 2010-08-10 2012-02-16 Continental Teves Ag & Co. Ohg Verfahren und System zur Regelung der Fahrstabilität

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JP2546125B2 (ja) * 1993-03-02 1996-10-23 日本電気株式会社 半導体装置
JP3940298B2 (ja) * 2002-02-08 2007-07-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置及びその半導体装置の製造方法
US7352070B2 (en) * 2003-06-27 2008-04-01 Delphi Technologies, Inc. Polymer encapsulated electrical devices
DE10330739A1 (de) * 2003-07-07 2004-09-23 Infineon Technologies Ag Mikroelektromechanisches Modul mit Sensor und Gehäuse sowie Verfahren zur Herstellung derselben
EP1659386A4 (de) 2003-08-26 2007-08-29 Matsushita Electric Works Ltd Sensoreinrichtung
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
JP2008258478A (ja) * 2007-04-06 2008-10-23 Murata Mfg Co Ltd 電子部品装置およびその製造方法
JP2009226571A (ja) * 2008-02-28 2009-10-08 Nippon Kayaku Co Ltd マイクロデバイス及びその製造方法
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP2010080901A (ja) * 2008-08-28 2010-04-08 Kyocera Corp 電子部品モジュール
DE102008043773A1 (de) * 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8609465B2 (en) * 2009-10-09 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device manufacturing method
EP2339627A1 (de) * 2009-12-24 2011-06-29 Imec Chipverkapselung mit Fenster-Zwischenstück
WO2012070261A1 (ja) * 2010-11-25 2012-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239449A1 (en) * 2001-09-28 2004-12-02 Alois Stelzl Method for encapsulating an electrical component and surface wave component thus encapsulated
DE102004039229A1 (de) * 2004-08-12 2006-02-23 Epcos Ag Bauelement-Anordnung mit einem Trägersubstrat
DE102007060931A1 (de) 2006-12-21 2008-08-28 Continental Teves Ag & Co. Ohg Verkapselungsmodul, Verfahren zu dessen Herstellung und Verwendung
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
DE102011080789A1 (de) 2010-08-10 2012-02-16 Continental Teves Ag & Co. Ohg Verfahren und System zur Regelung der Fahrstabilität

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224645A1 (de) * 2013-11-29 2015-06-03 Continental Teves Ag & Co. Ohg Verfahren zum Herstellen einer elektronischen Baugruppe
DE102014210523A1 (de) * 2014-06-03 2015-12-03 Continental Teves Ag & Co. Ohg Spannungsarmes Verkleben von Sensorchips
DE102014213217A1 (de) * 2014-07-08 2016-01-14 Continental Teves Ag & Co. Ohg Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren
DE102014213218A1 (de) * 2014-07-08 2016-02-18 Continental Teves Ag & Co. Ohg Sensor mit Opferanode
EP3167253B1 (de) * 2014-07-08 2019-03-20 Continental Teves AG & Co. OHG Körperschallentkopplung an mit geberfeldern arbeitenden sensoren
US11118908B2 (en) 2014-07-08 2021-09-14 Continental Teves Ag & Co. Ohg Structure-borne noise decoupling on sensors working with transmitter fields
DE102014213588A1 (de) * 2014-07-11 2016-02-18 Continental Teves Ag & Co. Ohg Kundenspezifischer Sensor hergestellt durch Dreifach-Molden
DE102016207664A1 (de) * 2016-05-03 2017-11-09 Continental Teves Ag & Co. Ohg Sensorelement für ein kraftfahrzeug
US10718640B2 (en) 2016-05-03 2020-07-21 Continental Teves Ag & Co. Ohg Sensor element for a motor vehicle

Also Published As

Publication number Publication date
EP2936553A1 (de) 2015-10-28
US20150351252A1 (en) 2015-12-03
KR20150097628A (ko) 2015-08-26
US9961779B2 (en) 2018-05-01
JP2016504769A (ja) 2016-02-12
WO2014095500A1 (de) 2014-06-26
CN104871308A (zh) 2015-08-26
CN104871308B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
DE102012223982A1 (de) Verfahren zum Herstellen einer elektronischen Baugruppe
EP3074728B1 (de) Verfahren zum herstellen eines sensors
DE102013214915A1 (de) Verdrahtungseinrichtung zum Verdrahten einer elektronischen Vorrichtung
EP2526545B1 (de) Sensor mit dämpfung
DE102011053434A1 (de) Bauteil zur Verwendung als doppelseitiges Sensorgehäuse
DE102008015709A1 (de) Elektrische Einrichtung mit Abdeckung
DE10201710A1 (de) Halbleitersensor für eine physikalische Größe
WO2014095316A2 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE102008054735A1 (de) Leadless-Gehäusepackung
WO2016005609A2 (de) Kundenspezifischer sensor hergestellt durch dreifach-molden
WO2015078959A1 (de) Verfahren zum herstellen einer elektronischen baugruppe
WO2014095884A1 (de) Verfahren zum herstellen eines messaufnehmers
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
EP1835538A1 (de) Elektronisches Bauelement, elektronische Baugruppe sowie Verfahren zur Herstellung einer elektronischen Baugruppe
WO2016005201A1 (de) Sensor mit opferanode
DE102017123175A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102015206299B4 (de) Über Leiterplatte auf Leadframe verschaltete Sensorschaltung
DE102015207533A1 (de) Schirmung als Silikonvergusshalter
DE102008043773A1 (de) Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
EP2886510B1 (de) Verfahren zum Herstellen eines elektronischen Bauteils, bei dem ein Sensor-Element von dem Grundmaterial schwingungs- und thermomechanisch entkoppelt ist, sowie elektronisches Bauteil
EP3167249B1 (de) Neutralteil für einen kundenspezifisch adaptierbaren sensor
DE102014210523A1 (de) Spannungsarmes Verkleben von Sensorchips
WO2016005200A1 (de) Sensorunterseitig verschaltete passive bauelemente
DE102014213591A1 (de) Neutralteil für einen kundenspezifisch adaptierbaren Sensor
DE102012200648B4 (de) Sensorvorrichtung

Legal Events

Date Code Title Description
R163 Identified publications notified
R005 Application deemed withdrawn due to failure to request examination