DE102019127007A1 - Stapel elektrischer bauelemente und verfahren zur herstellung desselben - Google Patents
Stapel elektrischer bauelemente und verfahren zur herstellung desselben Download PDFInfo
- Publication number
- DE102019127007A1 DE102019127007A1 DE102019127007.3A DE102019127007A DE102019127007A1 DE 102019127007 A1 DE102019127007 A1 DE 102019127007A1 DE 102019127007 A DE102019127007 A DE 102019127007A DE 102019127007 A1 DE102019127007 A1 DE 102019127007A1
- Authority
- DE
- Germany
- Prior art keywords
- electrical component
- stack
- electrical
- layer
- electrical components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims abstract description 197
- 239000012790 adhesive layer Substances 0.000 claims abstract description 53
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 8
- 229920000647 polyepoxide Polymers 0.000 claims description 8
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 description 22
- 235000012431 wafers Nutrition 0.000 description 19
- 239000000758 substrate Substances 0.000 description 17
- 238000009413 insulation Methods 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 238000007747 plating Methods 0.000 description 12
- 239000002313 adhesive film Substances 0.000 description 10
- 238000000465 moulding Methods 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 210000001654 germ layer Anatomy 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- QFLWZFQWSBQYPS-AWRAUJHKSA-N (3S)-3-[[(2S)-2-[[(2S)-2-[5-[(3aS,6aR)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]pentanoylamino]-3-methylbutanoyl]amino]-3-(4-hydroxyphenyl)propanoyl]amino]-4-[1-bis(4-chlorophenoxy)phosphorylbutylamino]-4-oxobutanoic acid Chemical compound CCCC(NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](Cc1ccc(O)cc1)NC(=O)[C@@H](NC(=O)CCCCC1SC[C@@H]2NC(=O)N[C@H]12)C(C)C)P(=O)(Oc1ccc(Cl)cc1)Oc1ccc(Cl)cc1 QFLWZFQWSBQYPS-AWRAUJHKSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 244000052616 bacterial pathogen Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/245—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2512—Layout
- H01L2224/25175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32058—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40105—Connecting bonding areas at different heights
- H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82909—Post-treatment of the connector or the bonding area
- H01L2224/82951—Forming additional members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/83139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9202—Forming additional connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Micromachines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Ein Stapel elektrischer Bauelemente hat ein erstes elektrisches Bauelement mit einer ersten Oberfläche, einer zweiten Oberfläche, die der ersten Oberfläche entgegengesetzt ist, und einer Seitenfläche, die sich zwischen der ersten Oberfläche und der zweiten Oberfläche befindet; ein zweites elektrisches Bauelement mit einer dritten Oberfläche, auf die das erste elektrische Bauelement montiert ist, wobei die dritte Oberfläche der zweiten Oberfläche gegenüberliegt und einen Eckbereich zwischen der dritten Oberfläche und der Seitenfläche bildet; eine Klebeschicht, die das erste elektrische Bauelement an das zweite elektrische Bauelement bindet, wobei die Klebeschicht einen ersten Abschnitt umfasst, der zwischen der zweiten Oberfläche und der dritten Oberfläche gelegen ist, und einen gekrümmten zweiten Abschnitt umfasst, der den Eckbereich ausfüllt; und eine leitende Schicht, die sich auf einer Seite der Seitenfläche erstreckt, entlang des zweiten Abschnitts gekrümmt ist und sich zur dritten Oberfläche hin erstreckt.
Description
- STAND DER TECHNIK
- Technisches Gebiet der Erfindung
- Die vorliegende Patentanmeldung basiert auf und beansprucht die Priorität der am 12. Oktober 2018 eingereichten
japanischen Patentanmeldung Nr. 2018-193174 - Die vorliegende Erfindung betrifft einen Stapel elektrischer Bauelemente und ein Verfahren zur Herstellung desselben, insbesondere einen Stapel elektrischer Bauelemente, in dem ein ASIC (anwendungsspezifische integrierte Schaltung) und ein Magnetsensor gestapelt sind.
- Beschreibung der verwandten Technik
- Es ist eine Technik bekannt, bei der ein Package ausgebildet wird, indem ein elektrisches Bauelement wie etwa eine integrierte Schaltung, ein Halbleiterelement, ein MEMS System und ein Magnetsensor auf ein anderes elektrisches Bauelement montiert werden. Die
US-Patentschrift Nr. 9466580 - KURZDARSTELLUNG DER ERFINDUNG
- Um einen Stapel elektrischer Bauelemente, bei dem ein erstes elektrisches Bauelement auf ein zweites elektrisches Bauelement montiert ist, zu verkleinern, ist es im Allgemeinen wünschenswert, das zweite elektrische Bauelement zu verkleinern. Um das zweite elektrische Bauelement zu verkleinern, kann es erforderlich sein, die Kontaktfläche des zweiten elektrischen Bauelements nahe dem ersten elektrischen Bauelement anzuordnen. Wenn die leitende Schicht entlang der Seitenfläche des ersten elektrischen Bauelements angeordnet werden kann, dann wird der erforderliche Abstand zwischen der Kontaktfläche des zweiten elektrischen Bauelements und dem ersten elektrischen Bauelement minimiert, und die Beschränkung hinsichtlich der Verkleinerung des zweiten elektrischen Bauelements kann abgemildert werden. Weil jedoch die leitende Schicht bei dem Eckbereich, der von der oberen Oberfläche des zweiten elektrischen Bauelements und der Seitenfläche des ersten elektrischen Bauelements gebildet wird, im Wesentlichen in rechten Winkeln gebogen sein muss, kann sich die elektrische Zuverlässigkeit der leitenden Schicht verschlechtern.
- Die vorliegende Erfindung soll einen Stapel elektrischer Bauelemente, bei dem eine leitende Schicht entlang der Seitenfläche eines ersten elektrischen Bauelements angeordnet sein kann und zugleich die elektrische Zuverlässigkeit der leitenden Schicht sichergestellt ist, und ein Verfahren zur Herstellung des Stapels elektrischer Bauelemente bereitstellen.
- Ein Stapel elektrischer Bauelemente der vorliegenden Erfindung umfasst: ein erstes elektrisches Bauelement mit einer ersten Oberfläche, einer zweiten Oberfläche, die der ersten Oberfläche entgegengesetzt ist, und einer Seitenfläche, die sich zwischen der ersten Oberfläche und der zweiten Oberfläche befindet; ein zweites elektrisches Bauelement mit einer dritten Oberfläche, auf die das erste elektrische Bauelement montiert ist, wobei die dritte Oberfläche der zweiten Oberfläche gegenüberliegt und einen Eckbereich zwischen der dritten Oberfläche und der Seitenfläche bildet; eine Klebeschicht, die das erste elektrische Bauelement an das zweite elektrische Bauelement bindet, wobei die Klebeschicht einen ersten Abschnitt umfasst, der zwischen der zweiten Oberfläche und der dritten Oberfläche gelegen ist, und einen gekrümmten zweiten Abschnitt umfasst, der den Eckbereich ausfüllt; und eine leitende Schicht, die sich auf einer Seite der Seitenfläche erstreckt, entlang des zweiten Abschnitts gekrümmt ist und sich zur dritten Oberfläche hin erstreckt.
- Ein Verfahren zur Herstellung eines Stapels elektrischer Bauelemente der vorliegenden Erfindung umfasst: Montieren eines ersten elektrischen Bauelements auf ein zweites elektrisches Bauelement und Kleben des ersten elektrischen Bauelements an das zweite elektrischen Bauelement mit einer Klebeschicht, wobei das erste elektrische Bauelement eine erste Oberfläche, eine zweite Oberfläche, die der ersten Oberfläche entgegengesetzt ist, und Seitenfläche aufweist, die sich zwischen der ersten Oberfläche und der zweiten Oberfläche befindet, wobei die zweite Oberfläche des ersten elektrischen Bauelements einer dritten Oberfläche des zweiten elektrischen Bauelements gegenüberliegt und die dritte Oberfläche einen Eckbereich zwischen der dritten Oberfläche und der Seitenfläche bildet, sowie Bereitstellen einer leitenden Schicht, die sich auf einer Seite der Seitenfläche erstreckt und sich weiter zur dritten Oberfläche hin erstreckt. Die Klebeschicht ist derart angeordnet, dass die Klebeschicht einen ersten Abschnitt aufweist, der zwischen der zweiten Oberfläche und der dritten Oberfläche gelegen ist, und einen gekrümmten zweiten Abschnitt aufweist, der den Eckbereich ausfüllt, und die leitende Schicht derart angeordnet ist, dass sie entlang des zweiten Abschnitts gekrümmt ist.
- Gemäß der vorliegenden Erfindung ist ein Teil der Klebeschicht, die das erste elektrische Bauelement an das zweite elektrische Bauelement bindet, ein gekrümmter zweiter Abschnitt, der den Eckbereich ausfüllt, der zwischen der dritten Oberfläche und der Seitenfläche ausgebildet ist, und die leitende Schicht ist entlang des zweiten Abschnitts gekrümmt. Demgemäß muss die leitende Schicht beim Eckbereich keine enge Kurve machen. Daher kann die vorliegende Erfindung einen Stapel elektrischer Bauelemente, bei dem eine leitende Schicht entlang einer Seitenfläche eines ersten elektrischen Bauelements angeordnet werden kann und zugleich die elektrische Zuverlässigkeit der leitenden Schicht sichergestellt ist, und ein Verfahren zur Herstellung des Stapels elektrischer Bauelemente bereitstellen.
- Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachstehenden Beschreibung mit Bezug auf die beigefügten Zeichnungen, die Beispiele der vorliegenden Erfindung veranschaulichen, ersichtlich.
- Figurenliste
-
-
1A und1B sind eine Draufsicht beziehungsweise eine Querschnittsansicht, die einen Stapel elektrischer Bauelemente gemäß einer ersten Ausführungsform darstellen; -
2 ist eine Querschnittsansicht, die den Stapel von1A und1B detaillierter darstellt; -
3A bis3C sind Teilschnittansichten, die den Stapel von1A und1B detaillierter darstellen; -
4A bis4C sind perspektivische Ansichten, die verschiedene Abwandlungen des Haltemittels veranschaulichen; -
5A bis5C sind Prozessschaubilder, die ein Verfahren zur Herstellung des ersten elektrischen Bauelements schematisch darstellen; -
6A bis6D sind Prozessschaubilder, die ein Verfahren zur Herstellung des Stapels gemäß der ersten Ausführungsform schematisch darstellen; -
7A und7B sind Schaubilder, welche die Vorteile des Stapels gemäß der ersten Ausführungsform veranschaulichen; -
8 ist eine Draufsicht, die den Stapel elektrischer Bauelemente gemäß einer zweiten Ausführungsform darstellt; -
9A und9B sind Querschnittsansichten, die den Stapel von8 darstellen; -
10A und10B sind Teilschnittansichten, die den Stapel von8 detaillierter darstellen; -
11A bis11 G sind Prozessschaubilder, die ein Verfahren zur Herstellung des Stapels gemäß der zweiten Ausführungsform schematisch darstellen; -
12 ist eine Querschnittsansicht eines Stapels gemäß einer anderen Abwandlung; und -
13 ist eine Querschnittsansicht eines Stapels gemäß einer noch anderen Abwandlung. - AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
- Nachstehend werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. Die vorliegende Erfindung betrifft einen Stapel (ein Package) elektrischer Bauelemente, bei dem ein erstes elektrisches Bauelement auf ein zweites elektrisches Bauelement montiert ist. Bei den folgenden Ausführungsformen ist das erste elektrische Bauelement ein Magnetsensor und das zweite elektrische Bauelement ein ASIC (anwendungsspezifische integrierte Schaltung), der mit dem Magnetsensor verbunden ist, doch ist die vorliegende Erfindung nicht hierauf beschränkt.
- (Erste Ausführungsform)
-
1A ist eine Draufsicht, die einen Stapel elektrischer Bauelemente (im Folgenden als Stapel1 bezeichnet) darstellt, und1B ist eine Querschnittsansicht, die den Stapel1 entlang der LinieA-A in1A darstellt.2 ist eine Querschnittsansicht, die den Stapel1 detaillierter darstellt, und3A bis3C sind Teilschnittansichten, die AbschnittA , AbschnittB beziehungsweise AbschnittC von2 detaillierter darstellen. - Das erste elektrische Bauelement
2 hat ungefähr die Form eines rechteckigen Parallelepipeds. Das erste elektrische Bauelement2 hat eine erste Oberfläche21 , eine zweite Oberfläche22 , die eine der ersten Oberfläche21 entgegengesetzte Oberfläche ist, und erste Seitenflächen23 . die sich zwischen der ersten Oberfläche21 und der zweiten Oberfläche22 befinden. Das erste elektrische Bauelement2 hat erste elektrische Verbindungen24 auf der ersten Oberfläche21 . Das erste elektrische Bauelement2 hat ein erstes Substrat25 , das aus Silicium besteht, und eine erste Passivierungsschicht26 , die auf dem ersten Substrat25 vorgesehen ist. Ein Sensorelement, wie etwa ein TMR-Element (nicht dargestellt), ist in dem ersten Substrat25 ausgebildet. Die erste Passivierungsschicht26 ist eine Isolierschicht, die das erste Substrat25 schützt, und die erste Oberfläche21a wird von der Oberfläche der ersten Passivierungsschicht26 gebildet. Bei jeder ersten elektrischen Verbindung24 ist eine erste Kontaktfläche27 auf der Oberfläche des ersten Substrats25 ausgebildet, und die erste Passivierungsschicht26 umfasst eine erste Öffnung28 , welche die erste Kontaktfläche27 freilegt. - Das zweite elektrische Bauelement
3 hat ungefähr die Form eines rechteckigen Parallelepipeds. Das zweite elektrische Bauelement3 hat eine dritte Oberfläche31 , eine vierte Oberfläche32 , die eine der dritten Oberfläche31 entgegengesetzte Oberfläche ist, und zweite Seitenflächen33 , die sich zwischen der dritten Oberfläche31 und der vierten Oberfläche32 befinden. Die dritte Oberfläche31 des zweiten elektrischen Bauelements3 liegt der zweiten Oberfläche22 des ersten elektrischen Bauelements2 gegenüber. Ein Teil der dritten Oberfläche31 wirkt als die Montagefläche, auf die das erste elektrische Bauelement2 montiert ist, und das erste elektrische Bauelement2 ist mit dem zweiten elektrischen Bauelement3 über eine Klebeschicht4 auf der Montagefläche verbunden. Zweite elektrische Verbindungen34 sind auf der dritten Oberfläche31 an von der Montagefläche verschiedenen Stellen vorgesehen. Das zweite elektrische Bauelement3 hat ein zweites Substrat35 , das aus Silicium besteht, und eine zweite Passivierungsschicht36 , die auf dem zweiten Substrat35 vorgesehen ist. Ein Element, wie etwa eine integrierte Schaltung (nicht dargestellt), ist in dem zweiten Substrat35 ausgebildet. Die zweite Passivierungsschicht36 ist eine Isolierschicht, die das zweite Substrat35 schützt, und die dritte Oberfläche31 wird von der Oberfläche der zweiten Passivierungsschicht36 gebildet. Bei jeder zweiten elektrischen Verbindung34 ist eine zweite Kontaktfläche37 auf der Oberfläche des zweiten Substrats35 ausgebildet, und die zweite Passivierungsschicht36 hat eine zweite Öffnung38 , welche die zweite Kontaktfläche37 freilegt. Das zweite elektrische Bauelement3 ist größer als das erste elektrische Bauelement2 , und die dritte Oberfläche31 des zweiten elektrischen Bauelements3 ist größer als die zweite Oberfläche22 des ersten elektrischen Bauelements2 . Insbesondere liegt die zweite Oberfläche22 des ersten elektrischen Bauelements2 innerhalb des Umfangs der dritten Oberfläche31 des zweiten elektrischen Bauelements3 . Demgemäß wird ein EckbereichK mit annähernd rechten Winkeln zwischen der dritten Oberfläche31 des zweiten elektrischen Bauelements3 und der ersten Seitenfläche23 des ersten elektrischen Bauelements2 gebildet. Wie später beschrieben, sind die zweiten elektrischen Verbindungen34 mit den ersten elektrischen Verbindungen24 über leitende Schichten5 verbunden. Außenanschlussflächen39 für die Verbindung nach außen sind nahe des Umfangs der dritten Oberfläche31 des zweiten elektrischen Bauelements3 eingerichtet. Wie in1B dargestellt, ist der Stapel1 mit einer anderen Vorrichtung über einen DrahtW verbunden, der mit der Außenanschlussfläche39 verbunden ist. - Die Klebeschicht
4 besteht aus einem Silikonharz. Aufgrund der hohen Wärmewiderstandsfähigkeit kann die Klebeschicht4 einer Wärmebehandlung bei einer hohen Temperatur im Wafer-Prozess standhalten. Die Klebeschicht4 hat einen ersten Abschnitt41 , der zwischen der zweiten Oberfläche22 und der dritten Oberfläche31 gelegen ist, und einen gekrümmt geformten zweiten Abschnitt42 , der den EckbereichK ausfüllt. Der erste Abschnitt41 hat hauptsächlich die Funktion, das erste elektrische Bauelement2 an das zweite elektrische Bauelement3 zu binden. Ein Teil des zweiten Abschnitts42 ist aus einem Flüssigharz ausgebildet, der vorab außerhalb des ersten elektrischen Bauelements2 bereitgestellt wird, und der übrige Abschnitt ist aus einem Harz ausgebildet, das aus dem Raum zwischen der zweiten Oberfläche22 und der dritten Oberfläche31 herausgedrückt wird, wenn das erste elektrische Bauelement2 an das zweite elektrische Bauelement3 geklebt wird. Demgemäß ist der zweite Abschnitt42 auf der Seite des ersten Abschnitts41 und in dem Gebiet der ersten Seitenfläche23 ausgebildet, das nahe der dritten Oberfläche31 ist (im Folgenden als unterer Abschnitt23b bezeichnet). Da das Harz aufgrund seiner Oberflächenspannung entlang der ersten Seitenfläche23 nach oben wandert, wird auch ein Teil der Klebeschicht4 (nicht dargestellt) im Gebiet der ersten Seitenfläche23 zwischen dem zweiten Abschnitt42 und der ersten Oberfläche21 ausgebildet (im Folgenden als oberer Abschnitt23a bezeichnet), obgleich die so ausgebildete Menge des Harzes begrenzt ist. Bei der vorliegenden Erfindung ist es nicht wesentlich, ob ein Teil der Klebeschicht4 im oberen Abschnitt23a ausgebildet wird, und der Umfang der Klebeschicht4 , die im oberen Abschnitt23a ausgebildet wird, ist nicht wesentlich. Die Grenze zwischen dem oberen Abschnitt23a und dem unteren Abschnitt23b befindet sich näher an der dritten Oberfläche31 als der Mittelpunkt der ersten Seitenfläche23 in der Höhenrichtung, doch kann sich die Grenze auch näher an der ersten Oberfläche21 als am Mittelpunkt befinden. - Es sei angenommen, dass die Dicke t des zweiten Abschnitts
42 als eine Dicke definiert ist, die entlang einer Normalen zur ersten Seitenfläche23 im Gebiet der ersten Seitenfläche23 gemessen wird, und als eine Dicke definiert ist, die entlang einer Normalen zu einer Verlängerung der ersten Seitenfläche23 in dem Gebiet zwischen dem ersten elektrischen Bauelement2 und dem zweiten elektrischen Bauelement3 gemessen wird. Die derart definierte Dicke t des zweiten Abschnitts42 nimmt zur dritten Oberfläche31 des zweiten elektrischen Bauelements3 hin monoton zu. Überdies steigt die Zunahmerate der Dicke t in Richtung der dritten Oberfläche31 zumindest in dem Bereich monoton an, der sich näher an der dritten Oberfläche31 befindet als die Mitte der ersten Seitenfläche23 in der Dickenrichtung (die mittlere Position, die von der ersten Oberfläche21 und der dritten Oberfläche31 gleich weit entfernt ist). Anders gesagt hat der zweite Abschnitt42 eine gekrümmte Form, die in Richtung des EckbereichsK nahe dem EckbereichK konkav ist und im Wesentlichen einen Querschnitt eines rechtwinkligen Dreiecks mit einer sich zum EckbereichK hin vorwölbenden gekrümmten Hypotenuse aufweist. - Das Haltemittel
6 zum Halten der Klebeschicht4 ist zwischen der dritten Oberfläche31 und der Klebeschicht4 ausgebildet. Um genauer zu sein, hält das Haltemittel6 einen Flüssigklebstoff (Harz), der ausgehärtet wird, um in eine Klebeschicht4 umgewandelt zu werden. Bei der vorliegenden Ausführungsform ist eine Benetzbarkeitssteuerschicht61 mit einer höheren Benetzbarkeit als die dritte Oberfläche31 als Haltemittel6 ausgebildet. Die Benetzbarkeitssteuerschicht61 ist zwischen der Klebeschicht4 und der dritten Oberfläche31 ausgebildet. Die Benetzbarkeit bezieht sich auf die Neigung einer Flüssigkeit, auf einer festen Oberfläche benetzbar zu sein. Je kleiner der Kontaktwinkel (ein zwischen einer Oberfläche einer stationären Flüssigkeit und einer festen Oberfläche gebildeter Winkel, wo die freie Oberfläche der Flüssigkeit auf die feste Wand trifft) ist, umso höher ist die Benetzbarkeit. Die Benetzbarkeitssteuerschicht61 ist eine Metallschicht (ein metallischer Bereich), die auf der dritten Oberfläche31 ausgebildet ist und eine Stufe zwischen der Schicht und der dritten Oberfläche31 bildet. Insbesondere bildet die Benetzbarkeitssteuerschicht61 einen Abschnitt, der in Richtung des ersten elektrischen Bauelements2 aus der umgebenden dritten Oberfläche31 herausragt. Die Benetzbarkeitssteuerschicht61 besteht beispielsweise aus einem Metall wie etwa Cu, kann aber auch aus einem beliebigen Material ausgebildet sein, das ein Flüssigharz halten kann, das in die Klebeschicht4 umgewandelt werden soll. Bei der vorliegenden Ausführungsform wird die Benetzbarkeitssteuerschicht61 durch Plattieren ausgebildet, und die zweite Keimschicht65 für das Plattieren der Benetzbarkeitssteuerschicht61 ist zwischen der zweiten Passivierungsschicht36 und der Benetzbarkeitssteuerschicht61 vorgesehen. Die zweite Keimschicht65 besteht aus Cu und kann durch Sputtern ausgebildet werden. Wenn die Benetzbarkeitssteuerschicht61 durch Sputtern, CVD oder dergleichen ausgebildet wird, ist die zweite Keimschicht65 nicht erforderlich. Der Umfang der Benetzbarkeitssteuerschicht61 wird, in der zur dritten Oberfläche31 senkrechten Richtung betrachtet, außerhalb des Umfangs des ersten elektrischen Bauelements2 entlang seinem gesamten Umfang ausgebildet. - Ein Teil des zweiten Abschnitts
42 wird aus einem Harz ausgebildet, das aus dem Raum zwischen der zweiten Oberfläche22 und der dritten Oberfläche31 herausgedrückt wird. Daher hat das Harz vorzugsweise eine möglichst geringe Viskosität, um den zweiten Abschnitt42 mit hoher Genauigkeit und hoher Reproduzierbarkeit der Form auszubilden. Wenn jedoch ein Harz mit einer geringen Viskosität verwendet wird, dann kann sich das Harz übermäßig auf der dritten Oberfläche31 ausbreiten. Weil die Benetzbarkeitssteuerschicht61 eine höhere Benetzbarkeit als die dritte Oberfläche31 aufweist, ist die Fläche, auf der sich das aufgebrachte Harz ausbreitet, innerhalb des Umfangs der Benetzbarkeitssteuerschicht61 begrenzt. Eine Stufe wird derart zwischen der Benetzbarkeitssteuerschicht61 und der dritten Oberfläche31 ausgebildet, dass sich die Benetzbarkeitssteuerschicht61 auf der oberen Seite befindet und sich die dritte Oberfläche31 auf der unteren Seite befindet. Demgemäß wird die Fläche, auf der sich das aufgebrachte Harz ausbreitet, auch durch die Oberflächenspannung begrenzt, die entlang des Umfangs der Benetzbarkeitssteuerschicht61 erzeugt wird. - Das Haltemittel
6 ist nicht auf die oben beschriebene Anordnung beschränkt und kann in vielfältiger Weise abgewandelt werden. Wie in4A dargestellt, kann die Halteeinheit6 beispielsweise eine Haltefläche62 für eine Klebeschicht sein, die auf der dritten Oberfläche31 ausgebildet ist und eine höhere Benetzbarkeit als andere Abschnitte der dritten Oberfläche31 aufweist. Die Haltefläche62 mit einer höheren Benetzbarkeit als die dritte Oberfläche31 kann durch eine raue Oberflächenbearbeitung der dritten Oberfläche31 ausgebildet werden. Bei dieser Abwandlung ist keine Stufe zwischen der Haltefläche62 und der dritten Oberfläche31 erforderlich. Wie in4B dargestellt, kann das Haltemittel6 eine Aussparung63 sein, die aus der dritten Oberfläche31 in einer Richtung weg vom ersten elektrischen Bauelement2 ausgespart ist Bei dieser Abwandlung hält die Aussparung63 den Klebstoff, und die Benetzbarkeit der Bodenfläche der Aussparung63 unterliegt keinen Beschränkungen. Wie in4C dargestellt, kann das Haltemittel6 ein Rahmenelement64 sein, das auf der dritten Oberfläche31 angeordnet ist. Bei dieser Abwandlung hält das Rahmenelement64 den Klebstoff, und die Benetzbarkeit der unteren Oberfläche innerhalb des Rahmenelements64 unterliegt keinen Beschränkungen. Des Weiteren kann die Benetzbarkeitssteuerschicht61 , obwohl nicht dargestellt, derart in die zweite Passivierungsschicht36 eingebettet sein, dass die Benetzbarkeitssteuerschicht61 bündig mit der dritten Oberfläche31 ist. - Wie in
1A ,1B und2 dargestellt, sind die ersten elektrischen Verbindungen24 (erste Kontaktflächen27 ) mit den zweiten elektrischen Verbindungen34 (zweite Kontaktflächen37 ) über leitende Schichten5 (Redistributionsschichten) verbunden. Die leitenden Schichten5 sind streifenförmige Metallschichten, welche die ersten elektrischen Verbindungen24 mit den zweiten elektrischen Verbindungen34 verbinden. Bei der vorliegenden Ausführungsform sind vier leitende Schichten5 vorgesehen, doch ist die Anzahl der leitenden Schichten5 nicht hierauf beschränkt. Jede leitende Schicht5 erstreckt sich von der ersten elektrischen Verbindung24 entlang der ersten Oberfläche21 , dann entlang des zweiten Abschnitts42 der Klebeschicht4 (d.h., sie verläuft auf der Seite der ersten Seitenfläche23 zur dritten Oberfläche31 ), dann entlang der dritten Oberfläche31 des zweiten elektrischen Bauelements3 zur zweiten elektrischen Verbindung34 . Bei der vorliegenden Ausführungsform endet jede leitende Schicht5 bei der zweiten elektrischen Verbindung34 . Im oberen Abschnitt23a der ersten Seitenfläche23 verläuft die leitende Schicht5 im Wesentlichen entlang der ersten Seitenfläche23 . Die leitende Schicht5 besteht aus Cu, kann jedoch aus einem anderen leitenden Material wie etwa Au, Ag und Al bestehen. Bei der vorliegenden Ausführungsform ist die leitende Schicht5 durch Plattieren ausgebildet, doch kann sie mit anderen Verfahren wie etwa Sputtern und CVD ausgebildet sein. Die leitende Schicht5 ist entlang des zweiten Abschnitts42 gekrümmt, der mit einer gekrümmten Form nahe des EckbereichsK ausgebildet ist, und daher ändert die leitende Schicht5 ihre Richtung nicht scharf. Dies macht es einfach, die elektrische Zuverlässigkeit der leitenden Schicht5 sicherzustellen. - Die erste Isolierschicht
7 ist sowohl zwischen der leitenden Schicht5 und der ersten Seitenfläche23 als auch zwischen der leitenden Schicht5 und der ersten Oberfläche21 vorgesehen, um die elektrische Isolierung zwischen der leitenden Schicht5 und dem ersten Substrat25 sicherzustellen. Die erste Isolierschicht7 ist auch zwischen der leitenden Schicht5 und der dritten Oberfläche31 vorgesehen. Die erste Isolierschicht7 besteht aus SiO2, SiN, AIO oder dergleichen und kann durch CVD ausgebildet sein. Die erste Keimschicht51 ist auf der äußeren Oberfläche der ersten Isolierschicht7 zum Plattieren der leitenden Schicht5 vorgesehen. Die erste Keimschicht51 besteht aus Cu und kann durch Sputtern ausgebildet werden. Wenn die leitende Schicht5 durch Sputtern, CVD oder dergleichen ausgebildet wird, ist die erste Keimschicht51 nicht erforderlich. Die äußere Oberfläche der leitenden Schicht5 ist mit der dritten Passivierungsschicht8 bedeckt und wird durch sie geschützt. Wie in3A dargestellt, ist die erste Öffnung28 zum Freilegen der ersten Kontaktfläche27 sowohl in der ersten Passivierungsschicht26 als auch in der ersten Isolierschicht7 um die erste elektrische Verbindung24 vorgesehen, und die erste Keimschicht51 ist auch auf der Seitenwand der ersten Öffnung28 und auf der ersten Kontaktfläche27 ausgebildet. So kann die elektrische Verbindung zwischen der leitenden Schicht5 und der ersten Kontaktfläche27 hergestellt werden. Ebenso ist, wie in3C dargestellt, die zweite Öffnung38 zum Freilegen der zweiten Kontaktfläche37 sowohl in der zweiten Passivierungsschicht36 als auch in der ersten Isolierschicht7 um die zweite elektrische Verbindung34 vorgesehen, und die erste Keimschicht51 ist auch auf der Seitenwand der zweiten Öffnung38 und auf der zweiten Kontaktfläche37 ausgebildet. So kann die elektrische Verbindung zwischen der leitenden Schicht5 und der zweiten Kontaktfläche37 hergestellt werden. - Als Nächstes wird ein Verfahren zur Herstellung des oben beschriebenen Stapels
1 beschrieben. Bei diesem Herstellungsverfahren werden die ersten elektrischen Bauelemente2 und die zweiten elektrischen Bauelemente3 in verschiedenen Wafer-Prozessen ausgebildet (auf verschiedenen Wafern ausgebildet), und das erste elektrische Bauelement2 , das getrennt ist, wird auf das zweite elektrische Bauelement3 montiert, das auf dem Wafer vorgesehen ist. Wie in5A dargestellt, wird zuerst ein WaferW , auf dem eine Vielzahl von ersten elektrischen Bauelementen2 ausgebildet ist, zur Fixierung an der KlebefolieS1 angebracht. Die KlebefolieS1 wird an der Oberfläche des Wafers angebracht, die der Oberfläche (zweite Oberfläche22 ) entgegengesetzt ist, auf der die erste elektrische Verbindung24 ausgebildet ist. Die ersten elektrischen Bauelemente2 werden von der Rückseite der ersten elektrischen Bauelemente2 , von der KlebefolieS1 aus betrachtet, in der Dicke des WafersW teilweise eingeschnitten (Halbschneiden). Als Nächstes wird, wie in5B dargestellt, die KlebefolieS1 entfernt, der WaferW wird gewendet und zur Fixierung an einer anderen KlebefolieS2 angebracht. Das heißt, dass die ersten elektrischen Bauelemente2 derart an einer anderen KlebefolieS2 angebracht werden, dass die Oberflächen der ersten elektrischen Bauelemente2 , die eingeschnitten wurden, die KlebefolieS2 berühren. In diesem Zustand werden die Oberflächen der ersten elektrischen Bauelemente2 , die nicht eingeschnitten wurden, geschliffen, um die ersten elektrischen Bauelemente2 zu verdünnen, bis kein nicht eingeschnittener Teil mehr verbleibt. So werden die ersten elektrischen Bauelemente2 auf der KlebefolieS2 vereinzelt. Durch die Verwendung eines solchen Schneidverfahrens, das das Halbschneiden beinhaltet, kann Absplittern während des Schneidprozesses auch dann verhindert werden, wenn die ersten elektrischen Bauelemente2 verdünnt werden. Als Nächstes wird, wie in5C dargestellt, eine andere KlebefolieS3 angebracht, der WaferW wird gewendet und die KlebefolieS2 wird entfernt. So können die ersten elektrischen Bauelemente2 , die vereinzelt sind, aufgenommen und problemlos auf jeweilige zweite elektrische Bauelemente3 montiert werden. Wenn eine Vorrichtung verwendet wird, welche die ersten elektrischen Bauelement2 in dem in5B gezeigten Zustand direkt auf die zweiten elektrischen Bauelemente3 montieren kann, kann der in5C veranschaulichte Arbeitsvorgang weggelassen werden. - Als Nächstes wird, wie in
6A dargestellt, der Klebstoff43 auf die dritte Oberfläche31 von jedem zweiten elektrischen Bauelement3 auf dem Wafer aufgebracht. Der Klebstoff43 ist ein Flüssigharz. Insbesondere wird die zweite Keimschicht65 auf der zweiten Passivierungsschicht36 des zweiten elektrischen Bauelements3 ausgebildet, und die Benetzbarkeitssteuerschicht61 wird auf der zweiten Keimschicht65 durch Plattieren ausgebildet (nicht in6A dargestellt; siehe2 und3B) . Als Nächstes wird der Flüssigklebstoff43 auf die Benetzbarkeitssteuerschicht61 aufgebracht. Der Klebstoff43 breitet sich aus, um die obere Oberfläche der Benetzbarkeitssteuerschicht61 zu bedecken. Der Klebstoff43 bedeckt nicht die gesamte obere Oberfläche der Benetzbarkeitssteuerschicht61 , sondern breitet sich vorzugsweise auf der oberen Oberfläche der Benetzbarkeitssteuerschicht61 über die Fläche aus, die es ermöglicht, dass die gesamte untere Oberfläche des ersten elektrischen Bauelements2 in Kontakt mit dem Klebstoff43 ist. Mit anderen Worten ist die Fläche der zweiten Oberfläche22 des ersten elektrischen Bauelements2 kleiner als die Fläche, auf der sich der Klebstoff43 ausbreitet. Dies ermöglicht es, dass der zweite Abschnitt42 entlang des gesamten Umfangs der zweiten Oberfläche22 des ersten elektrischen Bauelements2 ausgebildet wird. Der Klebstoff43 kann die gesamte obere Oberfläche der Benetzbarkeitssteuerschicht61 bedecken. Weil die Fläche der Benetzbarkeitssteuerschicht61 größer als die Fläche der zweiten Oberfläche22 des ersten elektrischen Bauelements2 ist, wird der zweite Abschnitt42 entlang des gesamten Umfangs der zweiten Oberfläche22 des ersten elektrischen Bauelements2 ausgebildet. Man beachte, dass eine Vielzahl von zweiten elektrischen Bauelementen3 auf dem Wafer ausgebildet ist, obgleich nur das zweite elektrische Bauelement3 in6A bis6D dargestellt ist. Als Nächstes wird, wie in6B dargestellt, das erste elektrische Bauelement2 auf die Benetzbarkeitssteuerschicht61 montiert, die mit dem Klebstoff43 bedeckt ist. Die zweite Oberfläche22 des ersten elektrischen Bauelements2 liegt der dritten Oberfläche31 des zweiten elektrischen Bauelements3 gegenüber und der EckbereichK ist zwischen der dritten Oberfläche31 des zweiten elektrischen Bauelements3 und der ersten Seitenfläche23 des ersten elektrischen Bauelements2 ausgebildet. Ein Teil des Klebstoffs43 wird durch das Gewicht des ersten elektrischen Bauelements2 oder durch Steuern der Presskraft aus dem Raum zwischen der zweiten Oberfläche22 und der dritten Oberfläche31 herausgedrückt und wandert entlang der ersten Seitenfläche23 nach oben (siehe2 ). So wird der zweite Abschnitt42 ausgebildet. Die Reproduzierbarkeit der Form des zweiten Abschnitts42 kann sichergestellt werden, indem die Menge des Klebstoffs43 , die Bewegungsgeschwindigkeit des ersten elektrischen Bauelements2 , die Presskraft und so weiter eingestellt werden. Wenn ein wärmehärtbares Harz als Klebstoff43 verwendet wird, wird das erste elektrische Bauelement2 an das zweite elektrische Bauelement3 geklebt, indem das Harz erwärmt wird, um den zweiten Abschnitt42 auszubilden. Der Klebstoff43 wird dann ausgehärtet, um in die Klebeschicht4 umgewandelt zu werden. - Als Nächstes wird, wie in
6C dargestellt, die leitende Schicht5 ausgebildet, welche die erste elektrische Verbindung24 auf der ersten Oberfläche21 mit der zweiten elektrischen Verbindung34 auf der dritten Oberfläche31 verbindet. Insbesondere wird die erste Isolierschicht7 (siehe2 und3A bis3C ) zuerst auf der ersten Oberfläche21 und der ersten Seitenfläche23 des ersten elektrischen Bauelements2 sowie auf der dritten Oberfläche31 des zweiten elektrischen Bauelements3 ausgebildet. Die erste Isolierschicht7 kann beispielsweise durch CVD ausgebildet werden. In diesem Fall ist die Oberfläche der Klebeschicht4 ebenfalls mit der ersten Isolierschicht7 bedeckt. Als Nächstes werden die Abschnitte der ersten Isolierschicht7 unmittelbar über den ersten und zweiten Kontaktflächen27 und37 entfernt, um die ersten und zweiten Kontaktflächen27 und37 freizulegen. Dann wird die leitende Schicht5 gemäß den folgenden Arbeitsvorgängen ausgebildet. Die erste Keimschicht51 wird auf der ersten Isolierschicht7 und auf den freigelegten ersten und zweiten Kontaktflächen27 und37 ausgebildet. Als Nächstes wird ein Fotolack auf der ersten Keimschicht51 ausgebildet, und der Abschnitt des Fotolacks, wo die leitende Schicht5 ausgebildet werden soll, wird durch Strukturieren entfernt, um die erste Keimschicht51 freizulegen. Dann wird der Wafer in ein Plattierungsbad eingetaucht, um den Abschnitt der ersten Keimschicht51 zu plattieren, der freigelegt wurde. Da die Plattierung mit einer gekrümmten Form entlang des zweiten Abschnitts42 ausgebildet wird, kann die leitende Schicht5 graduell die Richtung von der ersten Seitenfläche23 des ersten elektrischen Bauelements2 hin zur dritten Oberfläche31 des zweiten elektrischen Bauelements3 ändern, wie oben beschrieben wurde. Dann wird der Fotolack entfernt, und der Abschnitt der ersten Keimschicht51 , der nicht plattiert wurde, wird durch Fräsen oder dergleichen entfernt. Anschließend wird die dritte Passivierungsschicht8 auf der leitenden Schicht5 ausgebildet. Die dritte Passivierungsschicht8 kann beispielsweise durch CVD ausgebildet werden. Wie in6D dargestellt, wird dann die Außenanschlussfläche39 auf der dritten Oberfläche31 des zweiten elektrischen Bauelements3 ausgebildet. Danach wird, obwohl nicht dargestellt, der Wafer, auf dem die zweiten elektrischen Bauelemente3 ausgebildet sind, geschnitten, um die Stapel1 zu vereinzeln. - Als Nächstes werden die Vorteile der vorliegenden Ausführungsform beschrieben. Der Eckbereich
K , der von dem ersten elektrischen Bauelement2 und dem zweiten elektrischen Bauelement3 gebildet wird, ist ein Abschnitt, wo es schwierig ist, eine Metallschicht auszubilden und die elektrische Zuverlässigkeit der leitenden Schicht5 sicherzustellen, unabhängig davon, wie die leitende Schicht5 ausgebildet wird (also unabhängig davon, ob die leitende Schicht5 durch Plattieren oder mit einem anderen Verfahren als Plattieren, wie etwa Sputtern ausgebildet wird). Bei der vorliegenden Ausführungsform wird der zweite Abschnitt42 der Klebeschicht4 außerhalb des ersten elektrischen Bauelements2 ausgebildet. Da der zweite Abschnitt42 mit einer gekrümmten Form ausgebildet wird, ist es möglich, die Richtung der leitenden Schicht5 in der Nähe des EckbereichsK durch Ausbilden der leitenden Schicht5 entlang des zweiten Abschnitts42 graduell zu ändern. Demgemäß kann bei der vorliegenden Ausführungsform die elektrische Zuverlässigkeit der leitenden Schicht5 ohne weiteres sichergestellt werden. - Allerdings kann ein anderes Element als ein Klebstoff verwendet werden, um, wenn möglich, einen gekrümmten Abschnitt im Eckbereich
K auszubilden. Doch kann die Verwendung eines solchen Elements den Herstellungsprozess verkomplizieren und sich auf die Kosten auswirken. Bei der vorliegenden Ausführungsform wird ein Flüssigharz, das dazu verwendet wird, um das erste elektrische Bauelement2 an das zweite elektrische Bauelement3 zu kleben, dazu verwendet, um den gekrümmten Abschnitt im EckbereichK bereitzustellen, und es ist kein zusätzliches Element erforderlich. Zudem tritt die Verformung des Harzes koinzident ein, wenn das erste elektrische Bauelement2 auf das zweite elektrische Bauelement3 montiert wird, und es ist kein besonderer Schritt zum Verformen des Harzes erforderlich. Mit anderen Worten wird die Klebeschicht4 (Klebstoff43 ) der vorliegenden Ausführungsform nicht nur dazu verwendet, das erste elektrische Bauelement2 an das zweite elektrische Bauelement3 zu kleben, sondern sie wird auch als Tragschicht für die leitende Schicht5 verwendet, indem die Klebeschicht4 (Klebstoff43 ) aus dem ersten elektrischen Bauelement2 herausgedrückt wird. - Da ferner die leitende Schicht
5 im Wesentlichen entlang der ersten Seitenfläche23 des ersten elektrischen Bauelements2 ausgebildet werden kann, kann die zweite elektrische Verbindung34 des zweiten elektrischen Bauelements3 nahe dem ersten elektrischen Bauelement2 angeordnet werden. Somit wird die Beschränkung in Bezug auf die Position der zweiten elektrischen Verbindung34 abgemildert, und das zweite elektrische Bauelement3 und der Stapel1 (Package) können verkleinert werden. Die Verkleinerung des zweiten elektrischen Bauelements3 führt zu einer Erhöhung der Anzahl von zweiten elektrischen Bauelementen3 , die pro Wafer erhalten wird. - Die erste Isolierschicht
7 ist eine Dünnschicht, die auf der ersten Oberfläche21 und der ersten Seitenfläche23 des ersten elektrischen Bauelements2 sowie auf der dritten Oberfläche31 des zweiten elektrischen Bauelements3 ausgebildet ist. Dies bringt einen weiteren Vorteil beim Herstellungsprozess mit sich.7A und7B sind Querschnittsansichten, die den Stapel schematisch darstellen, der in derUS-Patentschrift Nr. 9466580 7A dargestellt, ist die schräge Isolierschicht101 auf der Seitenfläche des ersten elektrischen Bauelements2 ausgebildet, und die leitende Schicht5 ist entlang der schrägen Seitenfläche ausgebildet. Da die Dicke der Isolierschicht101 , die auf der dritten Oberfläche31 ausgebildet ist, im Wesentlichen gleich der Höhe des ersten elektrischen Bauelements2 ist, ist die Isolierschicht101 , die im Wesentlichen die gleiche Höhe wie die Höhe des ersten elektrischen Bauelements2 aufweist, auf der ersten Oberfläche21 des ersten elektrischen Bauelements2 ausgebildet, wie es in7B dargestellt ist. Demgemäß muss der Abschnitt der Isolierschicht101 oberhalb der gestrichelten Linie vorab entfernt werden, um die leitende Schicht5 auf der ersten Oberfläche21 auszubilden. Demgegenüber wird bei der vorliegenden Ausführungsform keine derart große Stufe in der ersten Isolierschicht7 erzeugt. Der Arbeitsvorgang des Abflachens der ersten Isolierschicht7 ist nicht erforderlich, und der Prozess kann vereinfacht werden. - Des Weiteren wird die erste Keimschicht
51 zum Ausbilden der leitenden Schicht5 auch in anderen Abschnitten als dem Abschnitt ausgebildet, in dem die leitende Schicht5 ausgebildet wird. Daher muss die erste Keimschicht51 beim Vorherigen entfernt werden, nachdem der Arbeitsvorgang zum Plattieren der leitenden Schicht5 abgeschlossen wurde (nachdem der Fotolack entfernt wurde). Es ist sehr schwierig, die erste Keimschicht51 zu entfernen, wenn der EckbereichK rechte Winkel bildet, doch bei der vorliegenden Ausführungsform wird die Grenzfläche zwischen dem ersten elektrischen Bauelement2 und dem zweiten elektrischen Bauelement3 durch die Klebeschicht4 mit einer gekrümmten Form ausgebildet, und die erste Keimschicht51 kann problemlos entfernt werden. - (Zweite Ausführungsform)
- Der Stapel
101 gemäß der zweiten Ausführungsform wird mit Bezug auf8 bis11 G beschrieben. Im Folgenden werden vor allem die Unterschiede gegenüber der ersten Ausführungsform beschrieben. Die Ausgestaltung und die Wirkungen, die nicht eigens erwähnt werden, sind dieselben wie bei der ersten Ausführungsform.8 ist eine Draufsicht, die den Stapel101 gemäß der zweiten Ausführungsform darstellt, und9A und9B sind Querschnittsansichten des Stapels101 entlang der LinieA-A beziehungsweise der Linie B-B von8 .10A und10B sind Teilschnittansichten, die den AbschnittD beziehungsweise den Abschnitt E in9A detaillierter darstellen. Man beachte, dass der AbschnittA und der AbschnittB in9A dieselben wie bei der ersten Ausführungsform sind. Siehe3A bis3C und die oben erwähnte Beschreibung. - Bei der vorliegenden Ausführungsform sind der zweite Abschnitt
42 der Klebeschicht4 und die leitende Schicht5 mit einer Formmasse9 bedeckt, die aus einem Epoxidharz besteht. Die leitende Säule10 ist mit der leitenden Schicht5 verbunden. Die leitende Säule10 überbrückt das zweite elektrische Bauelement3 , um direkt den Ausgang des ersten elektrischen Bauelements2 zu entnehmen. Wenn die Säule10 unmittelbar über dem ersten elektrischen Bauelement2 angeordnet ist, kann eine Beanspruchung, die erzeugt wird, wenn die Säule10 mit einem äußeren Verbindungsabschnitt (einer Lotkugel, einem Draht oder dergleichen) verbunden wird, durch die Säule10 direkt auf das erste elektrische Bauelement2 ausgeübt werden. Wenn das erste elektrische Bauelement2 ein Magnetsensor oder ein Halbleiterelement ist, kann der Ausgang aufgrund des Einflusses der Beanspruchung variieren. Dieses Problem kann verhindert werden, indem die Säule10 außerhalb des ersten elektrischen Bauelements2 angeordnet wird. Die Säule10 besteht aus dem gleichen Material (Cu) wie die leitende Schicht5 . Die Ausgestaltungen des ersten elektrischen Bauelements2 , der leitenden Schicht5 und der Klebeschicht4 sind dieselben wie bei der ersten Ausführungsform. Demgegenüber ist, wie in9A und10B dargestellt, das zweite elektrische Bauelement34 nicht vorgesehen. In dem Verbindungsabschnitt zwischen der Säule10 und der leitenden Schicht5 ist die zweite Passivierungsschicht36 auf dem zweiten Substrat35 vorgesehen, und die erste Isolierschicht7 , die erste Keimschicht51 und die leitende Schicht5 sind in dieser Reihenfolge auf der zweiten Passivierungsschicht36 vorgesehen. Wie in9A und10A dargestellt, ist der leitende Anschluss12 für die äußere Verbindung auf dem oberen Ende der Säule10 vorgesehen. Die Säule10 ist entlang ihrem Umfang mit der dritten Passivierungsschicht8 bedeckt. - Wie in
9B dargestellt, ist die dritte Isolierschicht11 zwischen dem zweiten Abschnitt42 der Klebeschicht4 und der Formmasse9 vorgesehen. Aufgrund der geringen Haftfähigkeit zwischen dem Epoxidharz, welches das Material der Formmasse9 ist, und dem Silikonharz, welches das Material der Klebeschicht4 ist, löst sich das Epoxidharz leicht vom Silikonharz. Die dritte Isolierschicht11 verhindert, dass die Klebeschicht4 direkten Kontakt zur Formmasse9 hat, und verringert hierdurch die Möglichkeit, dass sich die Formmasse9 von der Klebeschicht4 löst. - Ein Epoxidharz wird bei der vorliegenden Ausführungsform als Formmasse
9 verwendet, doch kann das Epoxidharz auch als Beschichtungsfilm für den zweiten Abschnitt42 der Klebeschicht4 verwendet werden. Auch in diesem Fall ist die dritte Isolierschicht11 vorzugsweise zwischen dem aus dem Epoxidharz bestehenden Beschichtungsfilm und dem zweiten Abschnitt42 der Klebeschicht4 vorgesehen. Des Weiteren bedeckt die dritte Isolierschicht11 den zweiten Abschnitt42 der Klebeschicht4 bei der vorliegenden Ausführungsform direkt, doch kann sie den zweiten Abschnitt42 indirekt vermittels einer anderen Schicht bedecken. - Als Nächstes wird ein Verfahren zur Herstellung des oben beschriebenen Stapels
101 elektrischer Bauelemente beschrieben. Auch bei diesem Herstellungsverfahren werden die ersten elektrischen Bauelemente2 und die zweiten elektrischen Bauelemente3 in verschiedenen Wafer-Prozessen ausgebildet (auf verschiedenen Wafern ausgebildet) und wird das erste elektrische Bauelement2 , das getrennt ist, auf das zweite elektrische Bauelement3 montiert, das auf dem Wafer vorgesehen ist. Das erste elektrische Bauelement2 wird in gleichen Weise wie bei der ersten Ausführungsform hergestellt. Siehe5A bis5C und die oben erwähnte Beschreibung. - Als Nächstes wird, wie in
11A dargestellt, das erste elektrische Bauelement2 auf das zweite elektrische Bauelement3 geklebt und dann wird die leitende Schicht5 ausgebildet. Dieser Arbeitsvorgang kann in derselben Weise wie bei der ersten Ausführungsform ausgeführt werden. Siehe6A bis6D und die oben erwähnte Beschreibung. Man beachte, dass die zweiten elektrischen Verbindungen34 und die Außenanschlussflächen39 , die beide in6A bis6D dargestellt sind, bei der vorliegenden Ausführungsform nicht vorgesehen sind. Die dritte Passivierungsschicht8 wird nicht in diesem Stadium ausgebildet. Als Nächstes wird, wie in11 B dargestellt, die Säule10 durch Plattieren auf der leitenden Schicht5 ausgebildet. Die erste Keimschicht51 ist nicht erforderlich, weil die Säule10 auf der leitenden Schicht5 ausgebildet wird. Nach Ausbildung der Säule10 wird die dritte Passivierungsschicht8 auf der leitenden Schicht5 und um die Säule10 ausgebildet. - Als Nächstes wird, wie in
11C dargestellt, ein Epoxidharz über dem ersten elektrischen Bauelement2 , dem zweiten elektrischen Bauelement3 , der leitenden Schicht5 und der Säule10 ausgeformt. Wie in11D dargestellt, wird der obere Abschnitt der Formmasse9 geschliffen, um die Oberseite der Säule10 freizulegen. Wie in11 E dargestellt, wird der Anschluss12 für die äußere Verbindung durch Plattieren auf der Oberseite der Säule10 ausgebildet. Wie in11 F dargestellt, wird der Wafer von der Seite der Formmasse9 her teilweise eingeschnitten. Insbesondere wird die Formmasse9 entlang der gesamten Länge in ihrer Dickenrichtung eingeschnitten, und das zweite Substrat35 wird in seiner Dicke teilweise eingeschnitten. Wie in11G dargestellt, wird das zweite Substrat35 von der entgegengesetzten Oberfläche her geschliffen, um das zweite Substrat35 zu verdünnen, bis kein nicht in der Dickenrichtung eingeschnittener Abschnitt verbleibt. Dadurch werden die Stapel1 separiert. Man beachte, dass die in11F und11G veranschaulichten Arbeitsvorgänge weggelassen werden können, wenn der Stapel101 nicht verdünnt werden muss. - Die vorliegende Erfindung wurde zwar anhand der Ausführungsformen beschrieben, doch können vielfältige Abwandlungen vorgenommen werden. Wie in
12 dargestellt, kann beispielsweise die zweite Isolierschicht13 auf der ersten Seitenfläche23 des ersten elektrischen Bauelements2 vorgesehen sein. Die leitende Schicht5 ist vom ersten elektrischen Bauelement2 mit der ersten Isolierschicht7 isoliert. Doch ist die leitende Schicht5 nahe dem ersten elektrischen Bauelement2 , insbesondere über der ersten Seitenfläche23 des ersten elektrischen Bauelements2 (nahe der ersten Oberfläche21 ), und daher kann es schwierig sein, die Isolierung sicherzustellen, indem einfach eine Lücke vorgesehen wird, wenn ein Defekt in der ersten Isolierschicht7 erzeugt wird. Die zweite Isolierschicht13 erhöht die Zuverlässigkeit der Isolierung. Die zweite Isolierschicht13 kann im Wafer-Prozess vorgesehen werden, und es treten keine erheblichen Nachteile während dieses Prozesses ein. - Wie in
13 dargestellt, kann der Stapel1 auch mit einer anderen Vorrichtung15 , die mit der gestrichelten Linie gekennzeichnet ist, über eine Lotkugel14 , die mit der Außenanschlussfläche39 verbunden ist, verbunden sein. - Bei der vorliegenden Ausführungsform hat das erste elektrische Bauelement
2 die Form eines rechteckigen Parallelepipeds, und die erste Oberfläche21 und die zweite Oberfläche22 sind eben und zueinander parallel. Doch können die erste Oberfläche21 und die zweite Oberfläche22 gekrümmt oder uneben sein. Die erste Oberfläche21 und die zweite Oberfläche22 können nicht zueinander parallel sein. - Des Weiteren verläuft bei der vorliegenden Ausführungsform die leitende Schicht
5 von der ersten elektrischen Verbindung24 des ersten elektrischen Bauelements2 zur dritten Oberfläche31 entlang der Seite der ersten Seitenfläche23 des ersten elektrischen Bauelements2 , doch muss die leitende Schicht5 nicht mit der ersten elektrischen Verbindung24 verbunden sein. Beispielsweise kann sich die leitende Schicht5 von einer elektrischen Verbindung eines anderen elektrischen Bauelements, das auf das erste elektrische Bauelement2 montiert ist, auf der Seite der ersten Seitenfläche23 des ersten elektrischen Bauelements2 erstrecken. Anders gesagt kann die leitende Schicht jeden Weg nehmen, solange die leitende Schicht auf der Seite der ersten Seitenfläche23 des ersten elektrischen Bauelements2 verläuft, entlang des zweiten Abschnitts42 der Klebeschicht4 gekrümmt ist und sich zur dritten Oberfläche31 des zweiten elektrischen Bauelements3 hin erstreckt. - Bei der vorliegenden Ausführungsform ist das erste elektrische Bauelement
2 ein Magnetsensor, und das zweite elektrische Bauelement3 ist eine integrierte Schaltung, die mit dem Magnetsensor verbunden ist. Doch ist auch eine Ausgestaltung möglich, bei der das erste elektrische Bauelement2 eine integrierte Schaltung ist und das zweite elektrische Bauelement3 ein Magnetsensor ist. Das heißt, dass es möglich ist, dass entweder das erste elektrische Bauelement2 oder das zweite elektrische Bauelement3 ein Magnetsensor ist und das verbleibende Bauelement eine integrierte Schaltung ist, die mit dem Magnetsensor verbunden ist. - Bei der vorliegenden Ausführungsform ist das erste elektrische Bauelement
2 auf das zweite elektrische Bauelement3 montiert. Doch kann ein drittes elektrisches Bauelement auf das zweite elektrische Bauelement3 montiert sein. In diesem Fall kann das dritte elektrische Bauelement auf die Oberfläche des zweiten elektrischen Bauelements3 montiert sein, auf die das erste elektrische Bauelement2 montiert ist (dritte Oberfläche31 ), doch kann es auf die Oberfläche montiert sein, die der dritten Oberfläche31 entgegengesetzt ist, das heißt, die vierte Oberfläche32 . - Obgleich bestimmte bevorzugte Ausführungsformen der vorliegenden Erfindung im Einzelnen dargestellt und beschrieben wurden, versteht es sich, dass vielfältige Änderungen und Abwandlungen vorgenommen werden können, ohne vom Geist oder Umfang der beigefügten Patentansprüche abzuweichen.
- Bezugszeichenliste
-
- 1
- Stapel
- 2
- erstes elektrisches Bauelement
- 3
- zweites elektrisches Bauelement
- 4
- Klebeschicht
- 5
- leitende Schichten
- 6
- Haltemittel
- 7
- erste Isolierschicht
- 9
- Formmasse
- 11
- dritte Isolierschicht
- 13
- zweite Isolierschicht
- 21
- erste Oberfläche
- 22
- zweite Oberfläche
- 23
- erste Seitenfläche
- 24
- erste elektrische Verbindung
- 31
- dritte Oberfläche
- 33
- zweite Seitenfläche
- 34
- zweite elektrische Verbindung
- 41
- erster Abschnitt
- 42
- zweiter Abschnitt
- K
- Eckbereich
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 2018193174 [0001]
- US 9466580 [0003, 0027]
Claims (23)
- Stapel (1, 101) elektrischer Bauelemente, umfassend: ein erstes elektrisches Bauelement (2) mit einer ersten Oberfläche (21), einer zweiten Oberfläche (22), die der ersten Oberfläche (21) entgegengesetzt ist, und einer Seitenfläche (23), die sich zwischen der ersten Oberfläche (21) und der zweiten Oberfläche (22) befindet; ein zweites elektrisches Bauelement (3) mit einer dritten Oberfläche (31), auf die das erste elektrische Bauelement (2) montiert ist, wobei die dritte Oberfläche (31) der zweiten Oberfläche (22) gegenüberliegt und einen Eckbereich (K) zwischen der dritten Oberfläche (31) und der Seitenfläche (23) bildet; eine Klebeschicht (4), die das erste elektrische Bauelement (2) an das zweite elektrische Bauelement (3) bindet, wobei die Klebeschicht (4) einen ersten Abschnitt (41) umfasst, der zwischen der zweiten Oberfläche (22) und der dritten Oberfläche (31) gelegen ist, und einen gekrümmten zweiten Abschnitt (42) umfasst, der den Eckbereich (K) ausfüllt; und eine leitende Schicht (5), die sich auf einer Seite der Seitenfläche (23) erstreckt, entlang des zweiten Abschnitts (42) gekrümmt ist und sich zur dritten Oberfläche (31) hin erstreckt.
- Stapel (1, 101) elektrischer Bauelemente nach
Anspruch 1 , wobei sich die leitende Schicht (5) von der ersten Oberfläche (21) zur dritten Oberfläche (31) erstreckt. - Stapel (1) elektrischer Bauelemente nach
Anspruch 2 , wobei das erste elektrische Bauelement (2) eine erste elektrische Verbindung (24) auf der ersten Oberfläche (21) aufweist, das zweite elektrische Bauelement (3) eine zweite elektrische Verbindung (34) auf der dritten Oberfläche (31) aufweist, und die leitende Schicht (5) sich entlang des zweiten Abschnitts (42) der Klebeschicht (4) erstreckt und die erste elektrische Verbindung (24) mit der zweiten elektrischen Verbindung (34) verbindet. - Stapel (1, 101) elektrischer Bauelement nach einem der
Ansprüche 1 bis3 , ferner umfassend eine Haltefläche (61, 62) für die Klebeschicht (4) zwischen dem zweiten elektrischen Bauelement (3) und der Klebeschicht (4), wobei die Benetzbarkeit der Haltefläche (61, 62) höher als die der dritten Oberfläche (31) ist. - Stapel (1, 101) elektrischer Bauelemente nach
Anspruch 4 , wobei die Haltefläche (61) von der dritten Oberfläche (31) zum ersten elektrischen Bauelement (2) hin vorsteht. - Stapel (1, 101) elektrischer Bauelemente nach
Anspruch 4 oder5 , wobei ein Umfang der Haltefläche (61) außerhalb eines Umfangs des ersten elektrischen Bauelements (2) entlang eines gesamten Umfangs desselben, in einer zur dritten Oberfläche (31) senkrechten Richtung betrachtet, ausgebildet ist. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis3 , ferner umfassend eine Aussparung (63), die die Klebeschicht (4) hält, wobei die Aussparung (63) aus der dritten Oberfläche (31) in einer Richtung weg vom ersten elektrischen Bauelement (2) ausgespart ist. - Stapel (1, 101) elektrischer Bauelemente nach
Anspruch 7 , wobei ein Umfang der Aussparung (63) außerhalb eines Umfangs des ersten elektrischen Bauelements (2) entlang eines gesamten Umfangs desselben, in einer zur dritten Oberfläche (31) senkrechten Richtung betrachtet, ausgebildet ist. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis3 , ferner umfassend ein Rahmenelement (64), das auf der dritten Oberfläche (31) angeordnet ist und das die Klebeschicht (4) hält. - Stapel (1, 101) elektrischer Bauelemente nach
Anspruch 9 , wobei ein Umfang des Rahmenelements (64) außerhalb eines Umfangs des ersten elektrischen Bauelements (2) entlang eines gesamten Umfangs desselben, in einer zur dritten Oberfläche (31) senkrechten Richtung betrachtet, ausgebildet ist. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis10 , wobei eine Dicke des zweiten Abschnitts (42) in Richtung der dritten Oberfläche (31) monoton zunimmt. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis11 , wobei der zweite Abschnitt (42) eine gekrümmte Form hat, die nahe dem Eckbereich (K) konkav ist. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis12 , ferner umfassend eine erste Isolierschicht (7), die sowohl zwischen der leitenden Schicht (5) und der dritten Oberfläche (31) als auch zwischen der leitenden Schicht (5) und der Seitenfläche (23) angeordnet ist. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis13 , ferner umfassend eine zweite Isolierschicht (13), die auf der Seitenfläche (23) vorgesehen ist. - Stapel (101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis14 , wobei die Klebeschicht (4) aus Silikonharz gebildet ist, ferner umfassend: eine Epoxidharzschicht (9), die den zweiten Abschnitt (42) der Klebeschicht (4) und die leitende Schicht (5) bedeckt, und wobei eine dritte Isolierschicht (11) zwischen dem zweiten Abschnitt (42) der Klebeschicht (4) und der Epoxidharzschicht (9) angeordnet ist. - Stapel (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 1 bis15 , wobei entweder das erste elektrische Bauelement (2) oder das zweite elektrische Bauelement (3) ein Magnetsensor ist und das verbleibende eine integrierte Schaltung ist, die mit dem Magnetsensor verbunden ist. - Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente, umfassend: Montieren eines ersten elektrischen Bauelements (2) auf ein zweites elektrisches Bauelement (3) und Kleben des ersten elektrischen Bauelements (2) an das zweite elektrische Bauelement (3) mit einer Klebeschicht (4), wobei das erste elektrische Bauelement (2) eine erste Oberfläche (21), eine zweite Oberfläche (22), die der ersten Oberfläche (21) entgegengesetzt ist, und eine Seitenfläche (23) aufweist, die sich zwischen der ersten Oberfläche (21) und der zweiten Oberfläche (22) befindet, die zweite Oberfläche (22) des ersten elektrischen Bauelements (2) einer dritten Oberfläche (31) des zweiten elektrischen Bauelements (3) gegenüberliegt und die dritte Oberfläche (31) einen Eckbereich (K) zwischen der dritten Oberfläche (31) und der Seitenfläche (23) bildet, und Bereitstellen einer leitenden Schicht (5), die sich auf einer Seite der Seitenfläche (23) erstreckt und sich weiter zur dritten Oberfläche (31) hin erstreckt, wobei die Klebeschicht (4) derart angeordnet ist, dass die Klebeschicht (4) einen ersten Abschnitt (41) aufweist, der zwischen der zweiten Oberfläche (22) und der dritten Oberfläche (31) gelegen ist, und einen gekrümmten zweiten Abschnitt (42) aufweist, der den Eckbereich (K) ausfüllt, und die leitende Schicht (5) derart angeordnet ist, dass sie entlang des zweiten Abschnitts (42) gekrümmt ist.
- Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente nach
Anspruch 17 , wobei die Klebeschicht (4) ausgebildet wird, indem ein Flüssigharz (43) auf die dritte Oberfläche (31) aufgebracht wird, dann das erste elektrische Bauelement (2) durch das aufgebrachte Harz (43) auf das zweite elektrische Bauelement (3) montiert wird und das Harz (43) ausgehärtet wird, und das Harz (43) mithilfe eines Haltemittels (6) innerhalb einer vorgegebenen Fläche gehalten wird, bevor das Harz (43) ausgehärtet wird, wobei das Haltemittel (6) eine Fläche begrenzt, auf der sich das Harz (43) ausbreitet. - Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente nach
Anspruch 18 , wobei das Haltemittel (6) eine Oberfläche ist, die das Harz (43) hält und deren Benetzbarkeit höher als die der dritten Oberfläche (31) ist. - Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente nach
Anspruch 19 , wobei die Haltefläche von der dritten Oberfläche (31) zum ersten elektrischen Bauelement (2) hin vorsteht. - Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente nach
Anspruch 18 , wobei das Haltemittel (6) eine Aussparung ist, die aus der dritten Oberfläche (31) in einer Richtung weg vom ersten elektrischen Bauelement (2) ausgespart ist. - Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente nach
Anspruch 18 , wobei das Haltemittel (6) ein Rahmenelement (64) ist, das auf der dritten Oberfläche (31) vorgesehen ist. - Verfahren zur Herstellung eines Stapels (1, 101) elektrischer Bauelemente nach einem der
Ansprüche 17 bis22 , wobei eine zweite Isolierschicht (13) auf der Seitenfläche (23) in einem Wafer-Prozess bereitgestellt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018193174A JP6927179B2 (ja) | 2018-10-12 | 2018-10-12 | 電気部品の積層体とその製造方法 |
JP2018-193174 | 2018-10-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102019127007A1 true DE102019127007A1 (de) | 2020-04-16 |
DE102019127007B4 DE102019127007B4 (de) | 2023-06-22 |
Family
ID=69954773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019127007.3A Active DE102019127007B4 (de) | 2018-10-12 | 2019-10-08 | Stapel elektrischer bauelemente und verfahren zur herstellung desselben |
Country Status (4)
Country | Link |
---|---|
US (2) | US11088106B2 (de) |
JP (1) | JP6927179B2 (de) |
CN (1) | CN111048468B (de) |
DE (1) | DE102019127007B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6927179B2 (ja) * | 2018-10-12 | 2021-08-25 | Tdk株式会社 | 電気部品の積層体とその製造方法 |
WO2024024318A1 (ja) * | 2022-07-26 | 2024-02-01 | パナソニックIpマネジメント株式会社 | 被着体付き基板 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951020A (ja) | 1995-08-08 | 1997-02-18 | Hitachi Ltd | 半導体装置およびその製造方法ならびにicカード |
JP3182378B2 (ja) * | 1997-07-31 | 2001-07-03 | 三洋電機株式会社 | 半導体装置および混成集積回路装置 |
JPH11233531A (ja) | 1998-02-17 | 1999-08-27 | Nec Corp | 電子部品の実装構造および実装方法 |
JP3670853B2 (ja) * | 1998-07-30 | 2005-07-13 | 三洋電機株式会社 | 半導体装置 |
US6351029B1 (en) * | 1999-05-05 | 2002-02-26 | Harlan R. Isaak | Stackable flex circuit chip package and method of making same |
JP2004039988A (ja) | 2002-07-05 | 2004-02-05 | Shinko Electric Ind Co Ltd | 素子搭載用回路基板及び電子装置 |
US6756252B2 (en) * | 2002-07-17 | 2004-06-29 | Texas Instrument Incorporated | Multilayer laser trim interconnect method |
JP2004281538A (ja) | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 電子装置及びその製造方法、回路基板並びに電子機器 |
US7960830B2 (en) * | 2003-11-14 | 2011-06-14 | Industrial Technology Research Institute | Electronic assembly having a multilayer adhesive structure |
JP2005277356A (ja) * | 2004-03-26 | 2005-10-06 | Sanyo Electric Co Ltd | 回路装置 |
JP2006270009A (ja) | 2005-02-25 | 2006-10-05 | Seiko Epson Corp | 電子装置の製造方法 |
KR100912427B1 (ko) | 2006-10-23 | 2009-08-14 | 삼성전자주식회사 | 적층 칩 패키지 및 그 제조 방법 |
JP5014853B2 (ja) * | 2007-03-23 | 2012-08-29 | 株式会社日立製作所 | 半導体装置の製造方法 |
CN101320696A (zh) * | 2007-06-04 | 2008-12-10 | 矽品精密工业股份有限公司 | 堆叠式封装结构及其制法 |
US9153517B2 (en) * | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
JP2011198779A (ja) * | 2008-07-22 | 2011-10-06 | Sharp Corp | 電子回路装置、その製造方法及び表示装置 |
DE102010030070A1 (de) * | 2010-06-15 | 2012-02-02 | Robert Bosch Gmbh | Verfahren zur Herstellung einer elektrischen Verbindung sowie elektrische Verbindung |
US11067643B2 (en) | 2014-11-03 | 2021-07-20 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
GB2535683A (en) | 2014-11-03 | 2016-08-31 | Melexis Technologies Nv | Magnetic field sensor and method for making same |
KR101654433B1 (ko) | 2014-12-03 | 2016-09-05 | 앰코 테크놀로지 코리아 주식회사 | 센서 패키지 및 그 제조 방법 |
US11230471B2 (en) | 2016-02-05 | 2022-01-25 | X-Celeprint Limited | Micro-transfer-printed compound sensor device |
JP6927179B2 (ja) * | 2018-10-12 | 2021-08-25 | Tdk株式会社 | 電気部品の積層体とその製造方法 |
-
2018
- 2018-10-12 JP JP2018193174A patent/JP6927179B2/ja active Active
-
2019
- 2019-08-30 US US16/556,809 patent/US11088106B2/en active Active
- 2019-10-08 DE DE102019127007.3A patent/DE102019127007B4/de active Active
- 2019-10-11 CN CN201910962486.XA patent/CN111048468B/zh active Active
-
2021
- 2021-06-29 US US17/362,094 patent/US11855035B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020061511A (ja) | 2020-04-16 |
CN111048468B (zh) | 2023-09-05 |
US20200118963A1 (en) | 2020-04-16 |
US11855035B2 (en) | 2023-12-26 |
US20210327846A1 (en) | 2021-10-21 |
DE102019127007B4 (de) | 2023-06-22 |
US11088106B2 (en) | 2021-08-10 |
JP6927179B2 (ja) | 2021-08-25 |
CN111048468A (zh) | 2020-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE69434234T2 (de) | Chipkarte und Herstellungsmethode | |
DE2931449C2 (de) | ||
DE69008702T2 (de) | Halbleiterpackung mit von Trägern trennbaren Leitern. | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE68926652T2 (de) | Halbleiterpackung ohne Montierungsfläche | |
DE102008046095B4 (de) | Verfahren zum vereinzeln eines halbleiterbausteins | |
DE102011053871A1 (de) | Multichip-Halbleitergehäuse und deren Zusammenbau | |
DE4230187A1 (de) | Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE3810899C2 (de) | ||
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
DE102019127007B4 (de) | Stapel elektrischer bauelemente und verfahren zur herstellung desselben | |
DE102017129924B4 (de) | Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung | |
DE102013202910A1 (de) | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung | |
DE102005011863A1 (de) | Halbleitermikrovorrichtung | |
DE102016124270A1 (de) | Halbleiter-package und verfahren zum fertigen eines halbleiter-package | |
DE102008054735A1 (de) | Leadless-Gehäusepackung | |
DE19540306C1 (de) | Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente | |
DE69210423T2 (de) | Halbleiteranordnung mit Plastikpackung | |
DE102015118631B4 (de) | Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend | |
DE19749539B4 (de) | Halbleiterbaustein mit Leiterrahmen und Justierhilfen | |
DE102007050433B4 (de) | Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul | |
DE112018005048T5 (de) | Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist | |
DE102010001759A1 (de) | Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |