JP2006270009A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2006270009A
JP2006270009A JP2005127594A JP2005127594A JP2006270009A JP 2006270009 A JP2006270009 A JP 2006270009A JP 2005127594 A JP2005127594 A JP 2005127594A JP 2005127594 A JP2005127594 A JP 2005127594A JP 2006270009 A JP2006270009 A JP 2006270009A
Authority
JP
Japan
Prior art keywords
wiring
pedestal
substrate
electronic device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005127594A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005127594A priority Critical patent/JP2006270009A/ja
Priority to SG200601025A priority patent/SG125213A1/en
Priority to US11/358,894 priority patent/US20060192299A1/en
Priority to KR1020060016891A priority patent/KR100754557B1/ko
Priority to TW095105760A priority patent/TW200636891A/zh
Publication of JP2006270009A publication Critical patent/JP2006270009A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F13/00—Coin-freed apparatus for controlling dispensing or fluids, semiliquids or granular material from reservoirs
    • G07F13/10—Coin-freed apparatus for controlling dispensing or fluids, semiliquids or granular material from reservoirs with associated dispensing of containers, e.g. cups or other articles
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F17/00—Coin-freed apparatus for hiring articles; Coin-freed facilities or services
    • G07F17/0092—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for assembling and dispensing of pharmaceutical articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract


【課題】 基板上に形成された配線と、この基板に段差を介して接続するような配線を形成する際に、これら配線の接続部分の断線を防止し、その接続信頼性を向上させるとともに、配線同士の接続工程を簡略化した電子装置の製造方法を提供する。
【解決手段】 基板５上に第１の配線２０を形成する工程と、基板５上に所定形状に形成した台座を配置する工程と、第１の配線２０と接続され、かつ台座上に延在する第２の配線２５を形成する工程と、を備えたことを特徴とする。
【選択図】 図４

Description

本発明は、電子装置の製造方法に関する。
近年、ＭＥＭＳ（Micro Electro Mechanical System）技術を用いて超小型・超高性能の電子部品（ＭＥＭＳ素子）を製造する研究・開発が盛んに行われている。ＭＥＭＳ技術を用いた電子部品は多岐に亘るが、その一種として例えば、インクジェットプリンタを構成するインクジェットヘッド等が知られている。ところで、ＭＥＭＳ技術で製造された電子部品（電子装置）及び、ＭＥＭＳ技術以外で製造された電子部品では、電子部品を構成する基板の面積上の制約やその他の理由により、基板上に形成されている基板配線と、基板上に実装する半導体チップ等の部品の端子部とを、基板面上で直接接続できない場合がある。
例えば、側面に接続端子の端部が露出する半導体チップを、基板上に実装する場合、接続端子をこの基板の配線と直接接触させることは難しい。
そこで、半導体チップの側面上に、前記接続端子と接続する配線を半導体チップの上面まで引き回し、この配線と基板上に設けられている基板配線とを接続することで、半導体チップの接続端子と基板の基板配線とを、配線を介して導通する技術がある（例えば、非特許文献１参照）。
米国特許第６６４６２８９号明細書
しかしながら、半導体チップの側面に露出している接続端子と、この側面上に形成した配線との接続部分は線状となり、したがって前記接続端子と配線とは線接触した状態となってしまう。よって、外部応力や曲げ等の力が加わった際に、前記接続端子部と基板配線との接続部に断線が発生しやすくなるなど、接続信頼性に問題があった。
ところで、基板上に直接半導体チップ等を実装できない場合には、基板上に台座などによる段差を設け、この段差上に半導体チップを設ける方法が考えられる。
本発明は前記事情に鑑みてなされたもので、基板上に形成された配線と、この基板に段差を介して接続するような配線を形成する際に、これら配線の接続部分の断線を防止し、その接続信頼性を向上させるとともに、配線同士の接続工程を簡略化した電子装置の製造方法を提供することを目的とする。
本発明は上記課題に鑑みてなされたものであり、基板上に第１の配線を形成する工程と、前記基板上に所定形状に形成した台座を配置する工程と、前記第１の配線と接続され、かつ前記台座上に延在する第２の配線を形成する工程と、を備えたことを特徴とする。
この方法によれば、台座上に形成された第２の配線と基板上に形成された第１の配線とは、基板上で接続されていて、前記第１の配線と前記第２の配線との接続部は基板面上で面接触によって接続するので、第１の配線と第２の配線とを確実に導通させることができる。また、第１の配線と第２の配線との接続部が面で接続するので、接続部の強度を増すことができ、例えば、曲げや落下等によって、接合部に外部から力が加わった場合に接合部の断線を防止して、第１の配線と第２の配線との接続信頼性を向上でき、この接合部を備えた電子装置の信頼性を向上することができる。
また本発明の電子装置の製造方法は、前記台座の端面の少なくとも一部を、前記基板の上面に対して傾斜面となるように形成することも好ましい。
この方法よれば、特に前記傾斜面上に第２の配線を引き回すことにより、第２の配線が鋭く曲がることによる断線を防止することができ、電子装置の信頼性を向上することができる。
また本発明の電子装置の製造方法は、前記傾斜面を鋭角をなす傾斜面となるように形成することも好ましい。
この方法によれば、台座の端面と基板の上面との勾配が緩やかになり、第２の配線の鋭く曲がることでの断線をより確実に防止することができる。
また本発明の電子装置の製造方法は、前記第２の配線の形成工程において、前記基板及び台座上にシード層を形成する工程と、前記シード層上にレジストを塗布した後、前記第２の配線を形成する領域の前記レジストを除去して前記シード層を露出させる工程と、前記シード層上にメッキ処理により第２の配線材料を形成する工程と、前記レジストを除去する工程と、前記第２の配線材料をマスクとして前記シード層を除去し、前記第２の配線を形成する工程と、を有することも好ましい。
この方法によれば、メッキ処理により第２の配線を形成するため、基板上に形成される第１の配線から台座上にわたって一括で第２の配線を形成することができる。これにより、確実に第１の配線と第２の配線とを面接合させて電気的に接続させることができる。また、メッキ処理により第２の配線材料（第２の配線）を一括で第１の配線上に形成するため、第１の配線と第２の配線とを接続する工程を別途設ける必要がない。これにより、低コスト化を図ることができる。また、例えばスパッタ法により第２の配線を形成する場合には、真空状態で行わなければならないため、真空装置が必要となる。これに対し本発明によれば、メッキ処理により第２の配線を形成するため、真空装置が不要となり、設備投資が解消され、低コスト化を図ることができる。また、スパッタ法ではマスクの影により成膜ムラが発生するが、メッキ処理によれば、基板等を液体に浸漬してシード層上のみに第２の配線材料を堆積させるため、安定してメッキ析出することができる。従って、凹凸が複雑な表面形状の部品にも安定した第２の配線を形成することができる。
また本発明の電子装置の製造方法は、前記第２の配線の形成工程において、前記第２の配線材料をシード層としてメッキ処理を施し、前記第２の配線材料上に配線材料を積層することも好ましい。
この方法によれば、第２の配線上にさらに配線材料を積層して、第２の配線としている。そのため、第２の配線の単層のみの場合と比較して、多層構造とすることにより第２の配線の膜厚が厚くなる。これにより、配線抵抗であるインピーダンスを低下させて、大電流を流すことができる。
また本発明の電子装置の製造方法は、前記第２の配線の形成工程において、前記基板及び台座上にシランカップリング処理を施し、前記第２の配線に対応したシランカップリング材からなるパターンに形成する工程と、前記基板及び台座上に形成したシランカップリング材からなる前記パターン上にシード層を形成する工程と、前記シード層上に、メッキ処理により第２の配線材料を形成して前記第２の配線を形成する工程と、を有することも好ましい。
この方法によれば、基板上にシランカップリング処理を施しているため、シランカップ
リング処理を施した第２の配線に対応した領域にのみ選択的にシード層を形成することが
できる。そして、シード層にメッキ処理を施すことにより、シード層上にのみ第２の配線
材料を形成することができる。また、メッキ処理により第２の配線を形成するため、基板
上の第１の配線から台座上にわたって一括で第２の配線を形成することができ、確実に第
１の配線と第２の配線とを面接合させて電気的に接続することができる。また、メッキ処
理により第２の配線を形成するため、真空装置が不要となり、設備投資が解消され、低コ
スト化を図ることができる。さらに、凹凸が複雑な表面形状の部品にも安定した第２の配
線を形成することができる。
また本発明の電子装置の製造方法は、前記台座上に延在する前記第２の配線に、電子部品に設けられた電極が下面側を向くように配置して、前記第１の配線と前記電極とを前記第２の配線を介して電気的に接続する工程を有することも好ましい。
この方法によれば、メッキ処理により一括で、基板上に形成される第１の配線と、第２の配線とを面接触させて接続することができる。従って、第２の配線上に電子部品の電極を配置することにより、電子部品の電極と基板上の第１の配線とを安定して確実に電気的に接続させることができる。
また本発明の電子装置の製造方法は、前記台座上に延在する前記第２の配線に、電子部品に設けられた電極が上面側を向くように配置する工程と、前記電子部品の側方の少なくとも一部に、前記台座の上面に対して傾斜面となるような絶縁部を形成する工程と、前記第１の配線から前記絶縁部の側面の傾斜面上を介して前記電子部品の前記電極まで延在する前記第２の配線を形成し、前記第１の配線と前記電子部品の前記電極とを前記第２の配線を介して電気的に接続する工程と、を有することも好ましい。
この方法によれば、台座上に電子部品を配置した後に、電子部品の上面の電極と基板上の第１の配線とを第２の配線を介して電気的に接続させることができる。これにより、第２の配線の形成と電子部品との接合とを同時に行うことができ、電子装置の製造工程を簡略化できる。また、台座上に電子部品を配置した後に、電子部品の電極と第１の配線との全面を覆うようにメッキ処理により一括で第２の配線を形成するため、電子部品の電極と第１の配線とを安定して電気的に接続させることができる。また、電子部品の側部には絶縁部が形成されているので、第２の配線が電子部品の端子部分以外では絶縁された状態となり、電子部品の側部でのショートを防止することができる。さらに、前記絶縁部は傾斜面を備えているので、特に、第２の配線を前記傾斜面上を引き回すことで、第２の配線が鋭く曲がることによる断線を防止することができる。従って、第２の配線を介して基板上の第１の配線と電子部品とを確実に接続することで、電子装置の信頼性を向上できる。
また本発明の電子装置の製造方法は、前記台座上に少なくとも１以上の他の台座を配置し、前記他の台座上に前記電子部品を配置すること好ましい。
この構成によれば、基板に配置した台座上に少なくとも１以上の他の台座を配置することで電子装置を多段構造とすることができる。これにより、本発明も上記発明と同様に、第１の配線と第２の配線とを基板面上で面接触によって接続するので、第１の配線と第２の配線とを確実に導通させることができる。
前記傾斜面は鋭角をなす傾斜面となっていることも好ましい。
この方法によれば、傾斜面の勾配が緩くなって第２の配線の断線をより確実に防止できる。
また本発明の電子装置の製造方法は、前記電子部品にＩＣチップを用いることも好ましい。
この方法によれば、基板の制約がある場合でも、基板とＩＣチップとの間に段差を設けてＩＣチップを実装できるので、ＩＣチップを高密度実装することができ、電子装置を小型化することができる。
［第１の実施形態］
（電子装置）
以下、本発明について詳しく説明する。
図１は、本発明の電子装置の製造方法を用いて製造された電子装置を説明する図であって、図２のＡ−Ａ線矢視による側断面図である。図１中符号１は、本発明の電子装置である。図２は、本発明の電子装置１を説明するための、一部（後述する樹脂３５）を透視した平面図である。
図１に示すように、電子装置１は、例えば、Ｓｉからなる基板５と、この基板の上に形成された台座１０とを備えている。前記台座１０は、例えば、Ｓｉ、セラミクス等の材料からなる板状のものである。また、前記台座１０は、有機基板、電子部品等であっても良い。
本実施形態においては、前記台座１０は、基板５と同じ材料であるＳｉから形成されたものが好ましい。なぜならば、前記基板５と台座１０とで材料が違うものを用いた場合に、熱膨張係数の違いによって応力等の影響を少なくするためである。また、台座１０の高さとしては、４００μｍのものを用いた。そして、前記台座１０は、接着剤等からなる接着層１２によって基板５上に貼り付けられたものとなっている。なお、基板５上に台座１０を貼り付ける方法としては、接着剤からなる接着層１２を使用しない、例えば、常温接合又は原子間接合等により貼り付けることも可能である。また、本発明の電子装置１は、基板５上に電子部品を設ける際に、基板５と電子部品との間に高さの差が必要な場合に用いることを想定している。
前記基板５上には、周辺回路（図示せず）等に接続されていて、例えば、メッキ等からなる配線パターンを構成する第１の配線２０が形成されている。前記台座１０上には、前記第１の配線２０に電気的に接続される第２の配線２５が形成されていて、前記基板５上で第１の配線２０と第２の配線２５とが、電気的に接続されたものとなっている。第２の配線２５は、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により形成されたものである。
台座１０の端面は、基板５の上面に対して傾斜面１０ａとなっていて、前記傾斜面１０ａは前記基板５の上面に対して鋭角（０度より大きく９０度未満の角度）となっている。
詳細には、面方位が（１１０）のＳｉを用いて異方性エッチング処理により台座１０を形成した場合、台座１０の傾斜面１０ａは基板５の上面に対して５４．３度となる。
なお、本発明において台座１０の端面とは、台座１０の外周面、及び台座１０に開口部が形成されている場合には、前記開口部の内側の面を含むものである。
そして、基板５上の第１の配線２０に接続された第２の配線２５は、前記傾斜面１０ａ上を通って、台座１０の上面側にまで引き回されるように形成されている。接着層１２の下にも第１の配線パターン２０が形成されていても良い。また、前記傾斜面１０ａは、その傾斜角度が小さことが望ましい。なお、前記傾斜面１０ａ上に配線が形成できれば良いので、スパッタ条件やフォト条件によっては、傾斜面１０ａの傾斜角度は垂直でも良く、台座１０が、薄ければ、垂直（９０度）でも構わない。さらに、第２の配線２５を例えばＣＶＤ法により形成する場合には、台座１０の傾斜面１０ａを基板５の上面に対して鈍角（９０度より大きく１８０度より小さい角度）に形成することも可能である。
前記台座１０上には、ＩＣチップ３０（電子部品）が設けられている。
なお、台座１０上に形成される電子部品が、本実施形態のようにＩＣチップ３０である場合に、電子装置１を半導体装置ということができる。
前記ＩＣチップ３０の第１の面３２上には、図２に示すように複数の電極３４が形成されている。第１の面３２は四辺形（例えば矩形）であっても良い。複数の電極３４は、第１の面３２の周縁部（端部）に形成されていても良い。例えば、複数の電極３４は、第１の面３２の四辺に沿って配列されていても良いし、二辺に沿って配列されていても良い。
少なくとも１つの電極３４が、第１の面３２の中央部に配置されていても良い。
図１に示したように、第１の面３２には、少なくとも１層からなる電気的絶縁膜であるパッシベーション膜１６が形成されている。パッシベーション膜１６は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成しても良いし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでも良いし、樹脂層単独で形成しても良い。パッシベーション膜１６には、電極３４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜１６は、電極３４の少なくとも中央部（第２の配線２５と接続される部分）を避けて形成されている。また、電極３４の端部にパッシベーション膜１６が載っていても良いし、パッシベーション膜１６が第１の面３２の全面を覆っていても良い。
図２に示したように、前記電極３４と前記第２の配線２５とが接触することで電気的に接続されたものとなっている。また、前記第１の配線２０と前記第２の配線２５との接続部は、面で接続した状態となっている。
図１に示したように、第１の配線２０と第２の配線２５の接続部及び、ＩＣチップ３０上には、例えば、エポキシ、シリコーン樹脂等からなる樹脂３５によって覆われていて、外部の衝撃や湿気等から保護されている。
また、本実施の形態では台座１０及び基板５は絶縁性を有している前提で記載されているが、台座１０及び基板５の表面絶縁性が不足する場合、又は絶縁性がない場合には台座１０上、及び基板５上で配線形成面に予め絶縁層を形成しておくことが望ましい。具体的には、酸化膜、窒化膜、樹脂などを好適な方法（例えば、スパッタ、スピンコートなど）で形成するようにしても良い。
なお、図１、及び図２中においては、ＩＣチップ３０の電極３４側を下側（フェースダウン）に向けて台座１０上に実装した、所謂フェースダウン方式による場合を示しているが、前記電極３４側を上側に向けて、この電極３４と第２の配線２５とをＡｕ，Ａｌ等のワイヤーによって接続するワイヤーボンディング方式を採用しても良い。
（電子装置の製造方法）
次に、図３（ａ）〜（ｄ）及び図４（ａ）〜（ｅ）を用いて、本発明の電子装置１の製造方法について説明する。
図３（ａ）に示すように、前述したようにＳｉからなる台座１０に、後述する第２の配線２５の形成を容易にするためのＶ溝１１を形成する。前記Ｖ溝１１の形成方法としては、異方性エッチングや、斜め形状（ベベルカット）のブレードを使用して機械的に形成する。前記台座１０をＶ溝１１の底部で２つに分離（ダイシング）した後、一方の傾斜面１０ａを備えた台座１０を利用する。なお、樹脂などが収縮することで形成されたテーパー面を利用しても良い。さらに、必要に応じ前述の絶縁膜形成処理を施しても良い。また、台座１０は端部は垂直又は鋭角の傾斜面１０ａではなく、鈍角の傾斜面１０ａとなるように形成しても良い。
次に、図３（ｂ）に示すように、前記基板５上に、Ｃｕ、Ｎｉ−ｐ又はＡｕ等の材料を用いて、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により第１の配線２０を形成する。なお、前記第１の配線２０は、予め基板５上に形成されていても良い。また、前記第１の配線２０は、スパッタリングや、基板５上に貼り付けられた金属箔をエッチングすることによって形成しても良い。配線形成前に基板上にも必要に応じ、予め前述の絶縁膜形成処理を施しても良い。
基板５上に前記台座１０を位置あわせをして、接着層１２を介して貼り付ける。また、接着層１２の代わりに、台座１０上に予め貼られたシート状接着剤を用いても良いし、合金などによる金属拡散接合、溶融、ロウ付等による接着以外の固定方法を用いても良い。
次に、第１の配線２０及び台座１０上に第２の配線２５を形成する方法について図４（a）〜（ｆ）を参照して説明する。図４（ａ）〜（ｅ）は、図２のＢ−Ｂ’線に沿った断面図である。
図４（ａ）に示すように、第１の配線２０及び台座１０上の全面を覆うようにしてパラジウム（Ｐｄ）を材料としたシード層１３を形成する。具体的には、まず、電子装置１をパラジウムとスズとを含む混合液に浸漬させた後、電子装置１を塩酸等の酸で処理する。これにより、電子装置１の第１の配線２０及び台座１０上にパラジウムのみからなるシード層１３を形成することができる。なお、シード層１３を形成する前に、第１の配線２０及び台座１０上の全面にプラズマ処理を施すことも好ましい。これにより、第１の配線２０等とシード層１３との密着性を向上させることができる。また、シード層１３はスパッタ法により形成することも好ましい。
次に、図４（ｂ）に示すように、シード層１３上の全面にフォトレジスト１５を塗布し、塗布したフォトレジスト１５を熱処理によって硬化させる。フォトレジスト１５は、第１の配線２０及び台座１０との接続部上の凹凸を回避するため、スプレーコート法により塗布することが好ましい。次に、シード層１３上に塗布したフォトレジスト１５をフォトリソグラフィー処理によって所定形状にパターニングする。具体的には、第２の配線２５に対応した開口パターンが形成されたマスクを用いて、フォトレジスト１５に露光処理を施す。なお、本実施形態においては、ポジ型のレジストを採用しているが、ネガ型のレジストを採用することも可能である。次に、上記マスクの開口パターンが照射されたフォトレジスト１５に現像処理を施す。これにより、図４（ｂ）に示すように、露光光が照射されたフォトレジスト１５が溶解され、フォトレジスト１５の下層に形成されるシード層１３ａが露出する。つまり、第２の配線２５を形成する領域のフォトレジスト１５が除去される。
次に、図４（ｃ）に示すように、無電解メッキ処理によりシード層１３上に第２の配線材料２５ａを堆積させる。具体的には、電子装置１をＣｕメッキ液に所定時間浸漬する。これにより、シード層１３であるパラジウムを核として溶液中の銅イオンが還元され、銅（導電材料）が析出し、第２の配線材料２５ａが第２の配線２５に対応したシード層１３上に形成される。このとき、第２の配線材料２５ａは、基板５上の第１の配線２０から台座１０上にまで延在して形成され、基板５上の第１の配線２０と電気的に接続される。なお、第２の配線材料２５ａは、上記Ｃｕの他にＮｉ−ｐ又はＡｕ等の導電材料を採用することができる。
続けて、図４（ｃ）に示すように、無電解メッキ処理又は電解メッキ処理により、第２の配線材料２５ａ上にＣｕ、Ｎｉ−ｐ又はＡｕ等の配線材料２５ｂを堆積させる。このようにして、形成する第２の配線を多層構造とする。この場合に、１層目の第２の配線材料２５ａには、密着強度の優れたＴｉ、Ｗ、Ｔｉ−Ｗ、Ｎｉ又はＣｒ等を用い、２層目の配線材料２５ｂには、抵抗率の低いＣｕ、Ａｌ又はＡｕ等を用いる。この処理により、第２の配線２５の膜厚を厚く形成することができ、配線抵抗であるインピーダンスを低下させて、第２の配線２５の大電流化を図ることができる。なお、第１の配線２０及び第２の配線２５は、上述において説明した材料のうち、互いに異なる材料を選択して形成することが好ましい。第１の配線２０と第２の配線２５の材料が同じ場合には、第２の配線２５をエッチング処理等により形成する際に、同時に第１の配線２０をエッチングしてしまうからである。
次に、図４（ｃ）に示すように、多層構造からなる第２の配線材料２５ａの最表面上に、Ａｕ，Ｓｎ等のハンダ層２５ｃをメッキ処理等の各種方法により形成する。これにより、基板５上に実装される半導体チップとの接合を良好とすることができる。なお、このハンダ層２５ｃを第２の配線材料２５ａ上に形成せずに、第２の配線２５を形成することも可能である。
次に、図４（ｄ）に示すように、フォトレジスト１５を除去する。そして、図４（ｅ）に示すように、第２の配線材料２５ａ及び配線材料２５ｂをマスクとして、除去したフォトレジスト１５の下層の不要となるシード層１３をエッチング処理により除去する。エッチング処理は、ウエットエッチング処理又はドライエッチング処理のいずれも採用することができる。これにより、図３（ｃ）及び図４（ｄ）に示すように、第１の配線２０上から台座１０上に延在するシード層１３、第２の配線材料２５ａ、配線材料２５ｂ及びハンダ層２５ｃからなる多層構造の第２の配線２５を形成することができる。
次に、図３（ｄ）に戻り、第２の配線２５上に、ＩＣチップ３０を実装する。前記ＩＣチップ３０に形成されている電極３４と、第２の配線２５に接続するために、前記電極３４側を下側（フェイスダウン）に向けて、ＩＣチップ３０を実装し、電極３４と第２の配線２５とを例えばハンダを介して接続する。図示しないが、ＩＣチップ３０と台座１０の間には、接続信頼性を向上させるための樹脂が充填されることが好ましい。さらに、フェイスダウン実装方式としては、ハンダ以外にも金バンプを用いた各種の金属接合方式や樹脂圧接方式が提案されているので、それらを用いてもちろん構わない。また、ＩＣチップ３０をフェースアップの状態（前記電極３４側を上側に向けた状態）で第２の配線２５上に実装し、Ａｕ，Ａｌ等のワイヤーによって接続するワイヤーボンディング接合を用いてもよい。
ＩＣチップ３０を実装した後、第１の配線２０と第２の配線２５の接続部及び、ＩＣチップ３０と第２の配線２５との接続部を保護するように、前述したエポキシ、シリコーン樹脂等からなる樹脂３５によってモールドする。このとき、配線接続部にモールドした樹脂３５による残留応力が生じにくいように、樹脂３５は低応力樹脂を用いることが好ましい。こうすることで、基板から配線接合部分、配線部分、ＩＣチップ実装部分は樹脂で覆われるため、特に耐湿度信頼性を向上させることができる。
以上の工程により、本発明の電子装置１が製造される。
本実施形態の電子装置１の製造方法によれば、メッキ処理により第２の配線２５を形成するため、基板５上に形成される第１の配線２０から台座１０上にわたって一括で第２の配線２５を形成することができる。これにより、確実に第１の配線２０と第２の配線２５とを面接合させて電気的に接続させることができる。よって、第１の配線２０と第２の配線２５との接続部の信頼性を向上し、特に、耐温度サイクル、曲げや落下等の信頼性試験での接続信頼を向上することができる。また、メッキ処理により第２の配線材料２５ａを第１の配線２０上に一括で形成するため、第１の配線２０と第２の配線２５とを接続する工程を別途設ける必要がない。これにより、低コスト化を図ることができる。また、例えばスパッタ法により第２の配線２５を形成する場合には、真空状態で行わなければならないため、真空装置が必要となる。これに対し本実施形態によれば、メッキ処理により第２の配線２５を形成するため、真空装置が不要となり、設備投資が解消され、低コスト化を図ることができる。また、スパッタ法ではマスクの影により成膜ムラが発生するが、メッキ処理によれば、基板５等を液体に浸漬してシード層上のみに第２の配線材料２５を堆積させるため、安定してメッキ析出することができる。従って、凹凸が複雑な表面形状のＩＣチップ３０にも安定した第２の配線を形成することができる。
また、台座１０を基板５上に設けたことで、台座１０上に第２の配線２５を引き回すことで基板５に対して高い位置での導通を取ることができる。また、基板５の設計上の制約等で、基板５上に直接ＩＣチップ３０が実装できないような場合でも、本発明を採用すれば、基板５とＩＣチップ３０との間に台座１０を設けてＩＣチップ３０を実装できるので、ＩＣチップ３０を基板５上に高密度実装することができ、電子装置１を小型化することができる。
また、前記台座１０の端面は、前記基板５の上面に対して傾斜面１０ａとなるようにすれば、基板５上の接続部分で第２の配線２５が鋭く曲がることを防止し、第２の配線２５の断線を防止する。また、前記傾斜面１０ａが前記基板５の上面に対して鋭角をなす傾斜面となっているので、傾斜面１０ａの勾配が緩くなって、第２の配線２５の断線を起こりにくくすることで、第２の配線２５の断線をより確実に防止して電子装置１の信頼性を向上することができる。なお、第２の配線２５を例えばＣＶＤ法により形成する場合には、台座１０の傾斜面１０ａを基板５の上面に対して鈍角に形成することも可能である。
また、前記台座１０上には、ＩＣチップ３０が設けられていて、該ＩＣチップ３０は前記第２の配線２５に接続されている。よって、台座１０上に設けられたＩＣチップ３０の電極３４は、第２の配線２５に接続しているので、第２の配線２５を介して基板５上の第１の配線２０と導通することができる。よって、基板５上にＩＣチップ３０を設ける場合に、例えば、基板５の制約からＩＣチップ３０を基板５に比べて高い位置に設けた場合に、本発明を適用すれば、台座１０上の第２の配線２５とを介して、基板５の第１の配線２０と、ＩＣチップ３０とを導通させることができる。
［第２の実施形態］
以下に本発明の電子装置の好適な実施形態の一例について説明する。
上記実施形態では、基板及び台座上の全面にシード層を形成した後、フォトレジストによって区画された領域にメッキ処理を施し、第２の配線を形成した。これに対し、本実施形態では、基板上にシランカップリング処理を施して、シランカップリング剤上にシード層を形成し、メッキ処理を施して第２の配線を形成する点において異なる。なお、その他のパターンの形成方法の基本構成は、上記第１実施形態と同様であり、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図５（ａ）〜（ｄ）は、第１の配線２０及び台座１０上に第２の配線２５を形成する工程を示す図２の電子装置のＢ−Ｂ’線に沿った断面図である。
まず、図５（ａ）に示すように、基板５上の第１の配線２０及び台座１０上の全面にシランカップリング処理を施す。具体的には、シランカップリング剤等を含む液体材料を例えばインクジェット（ＩＪ）方式や、スリットコート方式、印刷法又はスピンコート方式により、第１の配線２０及び台座１０上の全面を覆うようにして塗布する。
次に、図５（ａ）に示すように、基板５の上方に、第２の配線パターンに対応した開口部１８ａが形成されたマスク１８を装着する。続けて、このマスク１８を用いて、基板５上に塗布されたシランカップリング剤に紫外線を照射し、紫外線照射部分のシランカップリング剤を分解除去する。つまり、第２の配線パターンが形成されない基板５及び台座１０上のシランカップリング剤を除去する。これにより、第１の配線２０及び台座１０上には、図５（ｂ）に示すように、基板５上の第１の配線２０から台座１０上まで延在する第２の配線に対応したシランカップリング剤からなるパターン１９が形成される。なお、レーザや電子線を照射することにより、シランカップリング剤を分解除去し、第２の配線形成以外の領域に選択的に照射することも可能である。
次に、図５（ｃ）に示すように、基板５及び台座１０上のパターン形成領域に形成されたシランカップリング剤のパターン１９上にシード層１３を形成する。シード層１３の材料としては、上記第１実施形態と同様に、パラジウム（Ｐｂ）を用いることができる。シード層１３の形成方法としては、電子装置をパラジウムとスズとを含む混合液に浸漬した後、電子装置を塩酸等の酸で処理する。これにより、パラジウムのみからなるシード層１３をシランカップリング剤上に形成することができる。
次に、図５（ｄ）に示すように、第２の配線２５を構成する材料を無電解メッキ処理によりシード層１３上に堆積させる。具体的には、まず、電子装置１をＣｕメッキ液に所定時間浸漬させる。これにより、シード層１３であるパラジウムを核として溶液中の銅イオンが還元され、銅（導電材料）が析出し、第２の配線材料２５ａが、第２の配線２５に対応したシード層１３上に形成される。このとき、第２の配線材料２５ａは、基板上の電極３４から台座１０上にまで延在して形成され、基板５上の電極３４と電気的に接続されている。なお、第２の配線材料２５ａは、上記Ｃｕの他にＮｉ−ｐ又はＡｕ等の導電材料を採用することが可能である。
なお、上記第１実施形態と同様に、第２の配線２５の膜厚化を図るため、さらに第２の配線材料２５ａ上に配線材料をメッキ処理により堆積させて、第２の配線２５の多層化を図ることも可能である。また、第２の配線２５上に、Ａｕ，Ｓｎ等のハンダ層２５ｃをメッキ処理等の各種方法により形成することも可能である。
本実施形態によれば、基板５上にシランカップリング処理を施しているため、シランカ
ップリング処理を施した第２の配線２５に対応した領域にのみ選択的にシード層１３を形
成することができる。そして、シード層１３にメッキ処理を施すことにより、シード層１
３上にのみ第２の配線２５材料を形成することができる。これにより、確実に第１の配線
２０と第２の配線２５とを面接合させて電気的に接続させることができる。よって、第１
の配線２０と第２の配線２５との接続部の信頼性を向上し、特に、耐温度サイクル、曲げ
や落下等の信頼性試験での接続信頼を向上することができる。また、メッキ処理により第
２の配線２５を形成するため、基板５上の第１の配線２０から台座１０上にわたって一括
で第２の配線２５を形成することができ、確実に第１の配線２０と第２の配線２５とを面
接合させて電気的に接続することができる。また、メッキ処理により第２の配線２５を形
成するため、真空装置が不要となり、設備投資が解消され、低コスト化を図ることができ
る。
［第３の実施形態］
次に、本発明の電子装置の第３の実施形態について説明する。
図６、図７は、第３の実施形態における電子装置を説明する図であって、図７のＡ−Ａ線矢視による側断面図である。図６中符号２は、電子装置である。図７は、本発明の電子装置２を説明するための、一部（後述する樹脂３５）を透視した平面図である。なお、上記第１実施形態と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
本実施形態の電子装置２は、前記実施形態の電子装置１の第２の配線２５がＩＣチップ３０の第１の面（上面）３２に形成されたＡｌからなる電極３４を覆うように接続され、ＩＣチップ３０の外周部に後述する絶縁部が形成されている。なお、電極３４の酸化を防止するため、Ｎｉ等のメッキにより電極３４の全面を被覆することも好ましい。さらに、電極３４上に、Ａｌ、Ｎｉ−Ｃｒ、Ｃｕ、Ｎｉ、Ａｕ又はＡｇ等の金属材料からなる突起（バンプ）を形成し、第２の配線２５と電極３４との導通を図ることも好ましい。上述したメッキ及び突起は、無電解メッキ処理により形成される。その他の電子装置１の構成は上記第１実施形態の電子装置１の構成と同一のものとなっている。
図６に示すように、電子装置２は、基板５とこの基板の上に形成された台座１０とを備えている。前記台座１０は、接着層１２によって基板５上に貼り付けられたものとなっている。また、基板５上には、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により、第１の配線２０が形成されている。
前記台座１０の端面は、基板５の上面に対して傾斜面１０ａを備えている。なお、この傾斜面１０ａは基板５の上面に対して鋭角となっていることが好ましい。また、前記台座１０上には、ＩＣチップ３０が設けられている。前記ＩＣチップ３０は、台座１０上に接着層３９を介して貼り付けられたものとなっている。また、前記ＩＣチップ３０の側方には、ＩＣチップ３０の側面部を覆うように絶縁部４０が設けられている。前記絶縁部４０は台座の面に向かって漸次外側に傾斜した傾斜面４０ａを備えたものとなっている。従って、絶縁部３０の最も厚い部分がＩＣチップ３０に接するように形成され、最も薄い部分がＩＣチップ３０から最も離れるように斜面をなして形成されている。
前記絶縁部４０は、電気的に絶縁性を有する材料（例えば樹脂）によって形成されている。なお、前記絶縁部４０は、接着層３９とは異なる材料で形成されていても、同じ材料でも良い。また、本実施形態のように、絶縁部４０はＩＣチップ３０の側面に接触していても良い。すなわち、絶縁部４０とＩＣチップ３０との間に隙間が形成されないようになっていても良い。図６に示す例では、ＩＣチップ３０の高さを超えないように絶縁部４０が設けられている。
電子装置２において、前記電子装置１と同様にして、スパッタリング及びフォトリソグラフィー法を用いて形成された第２の配線２５は、図７に示すように、基板５上で第１の配線２０に接続し、図６に示した前記傾斜面１０ａ上を引き回されることで台座２０上に形成され、さらに前記絶縁部４０の傾斜面４０ａ上を引き回されてＩＣチップ３０の上面（第１の面３２）側に形成されている電極３４に接続されたものとなっている。
よって、前記第１の配線２０と前記第２の配線２５との接続部、及び電極３４と第２の配線２５との接続部は、面で接続した状態となっている。
前記第１の配線２０と第２の配線２５の接続部及び、前記ＩＣチップ３０上を覆うようにして樹脂３５によってモールドし保護されている。こうすることで、基板から配線接合部分、配線部分、ＩＣチップ実装部分は樹脂で覆われるため、特に耐湿度信頼性を向上させることができる。
（電子機器の製造方法）
次に図８（ａ）〜（ｆ）を用いて、本実施形態の電子装置２の製造方法について説明する。なお、本実施形態では、図８（ａ）に示した台座１０の製造工程、図８（ｂ）に示した前記台座１０と基板５との貼り合わせ工程、及びその他の工程において、第１実施の形態と同一工程については説明を省略する。
基板５上に台座１０を貼り付けた後、図８（ｃ）に示すようにＩＣチップ３０を接着層３９を用いて前記台座１０上に貼り付ける。なお、図８（ｃ）中においては、ＩＣチップ３０は模式的に示している。次に、図８（ｄ）に示すようにＩＣチップ３０の側面に絶縁部４０を形成する。このとき、絶縁部４０は、台座１０の底面に向かって外側に向かうように傾斜する傾斜面４０ａを有するように形成する。
また、前記絶縁部４０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成しても良い。また、前記絶縁部４０は、液状樹脂をポッティングにより形成しても良いし、ドライフィルムを固着することにより形成しても良い。なお、前記絶縁部４０は、接着層３９を形成する接着剤とは別に、材料を設けて形成しても良いし、同一材料を用いても良い。
また、ＩＣチップ３０の電極３４上の全面にＮｉ等のメッキを被覆することも好ましい。これにより、電極３４上に酸化膜が形成されるのを防止することができる。さらに、電極３４上に、Ａｌ、Ｎｉ−Ｃｒ、Ｃｕ、Ｎｉ、Ａｕ又はＡｇ等の金属材料からなる突起（バンプ）を形成し、第２の配線２５と電極３４との導通を図ることも好ましい。
次に、図８（ｅ）に示すように、前記第１の配線と接続し、かつＩＣチップ３０の上面側、つまり第１の面３２側に設けられた電極３４に接続する第２の配線２５を基板５上に形成する。
第２の配線２５の形成方法は、上記第１及び第２実施形態と同様の方法、例えば、メッキ処理、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により形成する。具体的には、第１実施形態の形成方法によれば、まず、第１の配線２０、台座１０、絶縁部４０の傾斜面４０ａ及びＩＣチップ３０上面に、第２の配線パターンに対応したシード層１３を形成する。そして、無電解メッキ処理によりシード層１３上に第２の配線材料２５ａを堆積させる。続けて、この第２の配線材料２５ａをマスクとして、シード層１３をエッチングにより除去することにより、第２の配線２５を形成する。これにより、第２の配線２５を、第１の配線２０上から、台座１０及び絶縁部４０の傾斜面４０ａを介してＩＣチップ３０の上面の電極３４まで延在させて形成することができる。
このとき、図７に示したように、前記第２の配線２５は基板５上で第１の配線２０に接続していて、第２の配線２５と第１の配線２０とが面接触した状態で接続したものとなっている。また、前記第２の配線２５は、ＩＣチップ３０の電極３４とも面接触した状態となっている。なお、ＩＣチップ３０の電極３４の表面が酸化しにくいようにバンプを設けたり、バリアメタルを設けるようにすることが好ましい。
その後、図８（ｆ）に示すように、前記第１の配線２０と第２の配線２５の接続部及び、前記ＩＣチップ３０上を覆うようにして樹脂３５によってモールドする。
以上の工程により、本発明の電子装置２が製造される。
このような電子装置２によれば、前記実施形態における電子装置１と同様に、第１の配線２０上に第２の配線２５が重ねられて形成され、第１の配線２０と第２の配線２５とを確実に導通させることができ、前記第１の配線２０と第２の配線２５との接合部は基板５面上で面接触した状態となる。よって、第１の配線２０と第２の配線２５との接続部の強度を増すことができ、特に耐温度サイクル、曲げや落下等による信頼性試験での接続信頼性を向上でき、接合部の強度を増して断線を防止することができる。
また、前記台座１０の端面の少なくとも一部を前記基板５の上面に対して鋭角をなす傾斜面１０ａとすれば、台座１０と基板５との接合部で第２の配線２５が鋭く曲がることによる断線を防止することができ、電子装置２の信頼性を向上できる。また、台座１０を用いずに、基板５上に傾斜面を有するＩＣチップ３０を直接実装した場合にも、台座１０と同様に、第２の配線２５の断線を防止することができ、電子装置の信頼性の向上を図ることができる。
また、前記台座１０上には、ＩＣチップ３０が設けられていて、該ＩＣチップ３０は前記第２の配線２５に接続されいるので、台座１０上に設けられたＩＣチップ３０は第２の配線２５に接続して、第２の配線２５を介して基板５上の第１の配線２０と導通するようになる。
また、前記第２の配線２５は、前記ＩＣチップ３０の上面側に形成された電極３４に接続されているので台座１０の上にＩＣチップ３０を設けた後に、第２の配線２５を形成する。よって、第２の配線２５の形成と、ＩＣチップ３０との接続とを同時に行うことができ、電子装置２の製造工程の大幅な簡略化を図ることができる。また、フォトリソグラフィー処理により、フォトレジストを第２の配線２５に対応させてパターニングすることができるため、微細ピッチで第２の配線２５を形成することができる。
このような電子装置２の製造方法によれば、前記第１の配線２０と第２の配線２５との接合部は基板５上で線ではなく面で接続するので、接続部の強度を増すことができる。
よって、例えば、曲げや落下等による接合部に外部から力が加わった場合の接合部の断線を防止することで接続信頼性を向上できる。また、第２の配線２５の形成と第１の配線２０の接続が同時に行えるので製造工程を少なくすることができる。このことは、特に接続数が多い構造になればなるほど工程負荷の削減に有利に働くことを示している。
また、前記台座１０の端面の傾斜面１０ａ上に第２の配線２５を引き回すことで、台座１０と基板５との接合部で第２の配線２５が鋭く曲がることでの断線を防止できる。
また、前記台座１０上にＩＣチップ３０を設けた後に、前記ＩＣチップ３０の上面側に形成されている電極３４に接続するように第２の配線２５を形成するので、第２の配線２５の製造とＩＣチップ３０と第２の配線２５との接合を同時に行うことができ、電子装置２の製造工程の簡略化を図ることができる。
また、該ＩＣチップ３０の側部には絶縁部４０が設けられているので、第２の配線２５がＩＣチップ３０の上面に形成されている電極４０部分以外では絶縁するようになる。よって、絶縁部４０上に形成される第２の配線２５とＩＣチップ３０の端面とでのショートを防止できる。また、ＩＣチップ３０表面は、パッシべーション膜１６で被覆されているのでＩＣチップ３０と第２の配線２５とのショートを防止できる。
また、前記絶縁部４０は傾斜面４０ａを備えているので、第２の配線２５をＩＣチップ３０の電極３４側に引き回す場合に前記傾斜面４０ａを利用することで第２の配線が鋭く曲がることによる断線を起こりにくくすることができる。また、前記傾斜面４０ａは、台座１０の上面に対して鋭角をなすので、第２の配線２５の台座１０に対しての勾配が緩くなって、第２の配線２５が断線することを防止できる。
また、台座１０の端部の傾斜面１０ａと同様に、スパッタリング等によって前記傾斜部４０ａ上に第２の配線２５を形成する場合に、前記絶縁部４０上の端面が傾斜面４０ａとなっていることで、前記傾斜面４０ａがスパッタリングターゲット方向を向き、スパッタリングの付きまわり性が向上するので膜厚が安定し、塗布されたフォトレジストが全面に露光されるので安定的に露光することができ、第２の配線２５の形成を容易にすることができる。従って、前記絶縁部４０と台座１０との間で確実に接続した第２の配線２５を形成することができる。同様に、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により第２の配線２５を形成した場合にも、絶縁部４０と台座１０との間で確実に接続することができる。
［第４の実施形態］
次に、本発明の電子装置の第４の実施形態について説明する。
図９は、第４の実施形態における電子装置を模式的に示す断面図である。なお、上記第１実施形態と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図９に示すように、本実施形態では、基板５上に配置された台座１０上に、さらに他の台座１７が配置されている。つまり、基板５上に台座１０，１７が２段構造で配置されている。なお、基板５上に配置する台座は２段に限定されることはなく、複数段配置することも可能である。また、台座１０上に他の台座１７を貼り付ける方法としては、接着剤等からなる接着層１２により貼り付けることもできるし、接着材を使用しない、例えば常温接合又は原子間接合等により貼り付けることも可能である。台座１７の端面は、上記実施形態と同様に基板５に対して鋭角となる傾斜面を有している。
第２の配線２５は、上記第１の実施形態及び第２の実施形態で説明したメッキ処理により形成される。また、第２の配線２５は、図７に示すように、第１の配線２０上から台座１０の傾斜面１０ａ、台座１７の傾斜面１７ａ及び絶縁部４０の傾斜面４０ａに沿ってＩＣチップ３０の上面（第１の面３２）まで引き回され、ＩＣチップ３０の上面（第１の面３２）の電極３４に接続される。これにより、第１の配線２０とＩＣチップ３０の電極３４とが第２の配線２５を介して電気的に接続される。なお、第２の配線２５は、スパッタ法、スパッタマスク法、ＣＶＤ法又はインクジェット法により形成することも可能である。
本実施形態によれば、上記実施の形態と同様の作用効果を奏することができる。つまり、基板５上に複数段の台座１０，１７を積層した場合でも、メッキ処理等により第２の配線２５を形成するため、確実に第１の配線２０と第２の配線２５とを面接合させて電気的に接続させることができる。
上記第３の実施形態及び第４の実施形態においては、ＩＣチップ３０の周りに形成した絶縁部４０が傾斜面４０ａを備えたものについて説明したが、前記絶縁部４０の形状を以下のようにしても良い。
例えば、図１０に示すように、絶縁部４０は、その一部がＩＣチップ３０の第１の面３２（詳しくはパッシベーション膜１６）に乗り上げて形成されている。
また、電極３４が絶縁部４０によって覆われることを防止するために、電極３４から離れた位置（電極よりも周縁側の位置）までで絶縁部４０を止めるようにしても良い。あるいは、電極３４のパッシベーション膜１６からの露出部に隣接するように絶縁部４０を形成しても良い。その場合、第２の配線２５が、それとの密着性の低いパッシベーション膜１６に乗り上げないものとする。絶縁部４０は、ＩＣチップ３０に隣接して第１の面３２から盛り上がる部分を有する。また、電極３４又はＩＣチップ３０とこれらの上面に形成されるパッシべーション膜１６との密着性が悪い場合には、密着性を良くするためにパッシべーション膜１６上に樹脂層を形成することも好ましい。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図１１に示すように、絶縁部４０は、その一部がＩＣチップ３０の第１の面３２に乗り上げない（重ならない）ように形成されている。絶縁部４０は、ＩＣチップ３０に隣接して第１の面３２から盛り上がる部分を有する。絶縁部４０は、ＩＣチップ３０とは反対側に、階段状の部分を有する。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図１２に示すように、絶縁部４０と接着層５２が一体化して形成するようにしても良い。接着層５２は、絶縁部４０と同じ材料で形成されてなる。このとき、絶縁性の接着剤を基板２０及びＩＣチップ３０の間に設け、基板２０及びＩＣチップ３０の間に押圧力を加えることで、前記接着剤をＩＣチップ３０の隣に押し出して、この接着剤から絶縁部４０及び接着層５２を形成するようにしても良い。
前記絶縁部４０の傾斜面５４は凹面（例えば、第１の面３２に垂直な断面において曲線を描く凹面）である。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図１３に示すように、絶縁部４０と接着層６２が一体化して形成するようにしても良い。接着層６２は、絶縁部４０と同じ材料で形成されてなる。絶縁性の接着剤を基板２０及びＩＣチップ３０の間に設け、基板２０及びＩＣチップ３０の間に押圧力を加えて、接着剤をＩＣチップ３０の隣に押し出して、接着剤から絶縁部４０及び接着層６２を形成しても良い。絶縁部４０の傾斜面６４は凸面（例えば、第１の面３２に垂直な断面において曲線を描く凸面）である。その他の構成は、図１に示すＩＣチップ３０と同じ内容が該当する。
また、図１４に示すように、絶縁部４０の一部は、ＩＣチップ３０の端面側に形成されるパッシべーション膜１６上に乗り上げるように形成されていても良い。このとき、絶縁部４０は、電極３４上に重ならないように形成する。なお、図１４に示す電子装置の構造は、図１１から図１３に示す電子装置についても採用することが可能である。
本発明は、前述した実施形態に限定されるものではなく、種々の変更が可能となっている。例えば、第２の配線２５は、台座１０の外周面上に形成されていたが、台座１０に設けられた開口部が形成されている場合においても、この開口部の内側面（端面）上を引き回すことで、この開口部の中に形成された配線等と接続して導通させるようにしても良い。また、本実施形態においては、台座１０上に形成された電子部品をＩＣチップ３０として説明したが、ＩＣチップ３０の代わりに受動部品（抵抗器、キャパシタ、インダクタ等）であっても良い。それらが異種、複数配置されていても良い。
さらに、上記実施形態では、ＩＣチップ３０の端面を実装する基板５又は台座１０等に対して垂直に形成したが、ＩＣチップ３０の端面を基板５等の上面に対して傾斜面となるように形成することも好ましい。この場合には、斜め形状（ベベルカット）のブレードを使用して機械的にシリコンウエハを切断（ダイシング）してＩＣチップ３０を形成する。これにより、ＩＣチップ３０の端面が傾斜面となっているため、ＩＣチップ３０の傾斜面への絶縁部４０等の成膜が容易となる。
第１の実施形態における電子装置の側断面図。 第１の実施形態における電子装置の平面図。 第１の実施形態における電子装置の製造工程説明図。 第１の実施形態における電子装置の製造工程説明図。 第２の実施形態における電子装置の製造工程説明図。 第３の実施形態における電子装置の側断面図。 第３の実施形態における電子装置の平面図。 第３の実施形態における電子装置の製造工程説明図。 第４の実施形態における電子装置の側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。 絶縁部の他の形状による側断面図。
符号の説明
１…電子装置、 ２…電子装置、 ５…基板、 １０…台座、 １０ａ…傾斜面、 １３…シード層、 １５…フォトレジスト、 １９…パターン、 ２０…第１の配線、 ２５…第２の配線、 ２５ａ…第２の配線材料、 ２５ｂ…配線材料、 ２５ｃ…ハンダ層、 ３０…ＩＣチップ（電子部品）、 ４０…絶縁部、 ４０ａ…傾斜面

Claims (11)

  1. 基板上に第１の配線を形成する工程と、
    前記基板上に所定形状に形成した台座を配置する工程と、
    前記第１の配線と接続され、かつ前記台座上に延在する第２の配線を形成する工程と、
    を備えたことを特徴とする電子装置の製造方法。
  2. 前記台座の端面の少なくとも一部を、前記基板の上面に対して傾斜面となるように形成することを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記傾斜面を鋭角をなす傾斜面となるように形成することを特徴とする請求項２に記載の電子装置の製造方法。
  4. 前記第２の配線の形成工程において、
    前記基板及び前記台座上にシード層を形成する工程と、
    前記シード層上にレジストを塗布した後、前記第２の配線を形成する領域の前記レジストを除去して前記シード層を露出させる工程と、
    前記シード層上にメッキ処理により第２の配線材料を形成する工程と、
    前記レジストを除去する工程と、
    前記第２の配線材料をマスクとして前記シード層を除去し、前記第２の配線を形成する工程と、
    を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子装置の製造方法。
  5. 前記第２の配線の形成工程において、
    前記第２の配線材料をシード層としてメッキ処理を施し、前記第２の配線材料上にさらに配線材料を積層することを特徴とする請求項４に記載の電子装置の製造方法。
  6. 前記第２の配線の形成工程において、
    前記基板及び前記台座上にシランカップリング処理を施し、前記第２の配線に対応したシランカップリング材からなるパターンに形成する工程と、
    前記基板及び前記台座上に形成したシランカップリング材からなる前記パターン上にシード層を形成する工程と、
    前記シード層上に、メッキ処理により第２の配線材料を形成して前記第２の配線を形成する工程と、
    を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子装置の製造方法。
  7. 前記台座上に延在する前記第２の配線に、電子部品に設けられた電極が下面側を向くように配置して、前記第１の配線と前記電極とを前記第２の配線を介して電気的に接続する工程を有することを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子装置の製造方法。
  8. 前記台座上に延在する前記第２の配線に、電子部品に設けられた電極が上面側を向くように配置する工程と、
    前記電子部品の側方の少なくとも一部に、前記台座の上面に対して傾斜面となるような絶縁部を形成する工程と、
    前記第１の配線から前記絶縁部の側面の傾斜面上を介して前記電子部品の前記電極まで延在する前記第２の配線を形成し、前記第１の配線と前記電子部品の前記電極とを前記第２の配線を介して電気的に接続する工程と、
    を有することを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子装置の製造方法。
  9. 前記台座上に少なくとも１以上の他の台座を配置し、前記他の台座上に前記電子部品を配置することを特徴とする請求項７又は請求項８に記載の電子装置の製造方法。
  10. 前記傾斜面は鋭角をなす傾斜面となっていることを特徴とする請求項７乃至請求項９のいずれか１項に記載の電子装置の製造方法。
  11. 前記電子部品は、ＩＣチップであることを特徴とする請求項７乃至請求項１０のいずれか１項に記載の電子装置の製造方法。
JP2005127594A 2005-02-25 2005-04-26 電子装置の製造方法 Pending JP2006270009A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005127594A JP2006270009A (ja) 2005-02-25 2005-04-26 電子装置の製造方法
SG200601025A SG125213A1 (en) 2005-02-25 2006-02-16 Manufacturing method for electronic device
US11/358,894 US20060192299A1 (en) 2005-02-25 2006-02-20 Manufacturing method for electronic device
KR1020060016891A KR100754557B1 (ko) 2005-02-25 2006-02-21 전자 장치의 제조 방법
TW095105760A TW200636891A (en) 2005-02-25 2006-02-21 Manufacturing method for electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005050762 2005-02-25
JP2005127594A JP2006270009A (ja) 2005-02-25 2005-04-26 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006270009A true JP2006270009A (ja) 2006-10-05

Family

ID=36931319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005127594A Pending JP2006270009A (ja) 2005-02-25 2005-04-26 電子装置の製造方法

Country Status (5)

Country Link
US (1) US20060192299A1 (ja)
JP (1) JP2006270009A (ja)
KR (1) KR100754557B1 (ja)
SG (1) SG125213A1 (ja)
TW (1) TW200636891A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010320A (ja) * 2007-05-28 2009-01-15 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
JP2014024325A (ja) * 2012-06-22 2014-02-06 Canon Inc 液体吐出装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317747A (ja) * 2006-05-23 2007-12-06 Seiko Epson Corp 基板分割方法及び液体噴射ヘッドの製造方法
JP4306717B2 (ja) * 2006-11-09 2009-08-05 セイコーエプソン株式会社 シリコンデバイスの製造方法及び液体噴射ヘッドの製造方法
JP2011014607A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体装置の製造方法
JP5672678B2 (ja) * 2009-08-21 2015-02-18 Tdk株式会社 電子部品及びその製造方法
JP6011002B2 (ja) * 2012-04-23 2016-10-19 セイコーエプソン株式会社 液体噴射ヘッドの製造方法、及び、液体噴射装置の製造方法
FR3041147B1 (fr) * 2015-09-14 2018-02-02 3Dis Tech Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
JP6927179B2 (ja) 2018-10-12 2021-08-25 Tdk株式会社 電気部品の積層体とその製造方法
TWI719866B (zh) * 2020-03-25 2021-02-21 矽品精密工業股份有限公司 電子封裝件及其支撐結構與製法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130854A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体集積回路
US4992847A (en) * 1988-06-06 1991-02-12 Regents Of The University Of California Thin-film chip-to-substrate interconnect and methods for making same
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
MY124687A (en) * 1998-05-20 2006-06-30 Hitachi Chemical Co Ltd Insulating adhesive for electronic parts, and lead frame and semiconductor device using the same
WO2000014679A1 (de) * 1998-09-03 2000-03-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur kontaktierung eines schaltungschips
NO20001360D0 (no) * 2000-03-15 2000-03-15 Thin Film Electronics Asa Vertikale elektriske forbindelser i stabel
JP2002083876A (ja) * 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体集積回路装置の製造方法
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US6767828B2 (en) * 2001-10-05 2004-07-27 International Business Machines Corporation Method for forming patterns for semiconductor devices
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010320A (ja) * 2007-05-28 2009-01-15 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
JP2014024325A (ja) * 2012-06-22 2014-02-06 Canon Inc 液体吐出装置の製造方法

Also Published As

Publication number Publication date
KR100754557B1 (ko) 2007-09-05
SG125213A1 (en) 2006-09-29
US20060192299A1 (en) 2006-08-31
KR20060094880A (ko) 2006-08-30
TW200636891A (en) 2006-10-16

Similar Documents

Publication Publication Date Title
JP2006270009A (ja) 電子装置の製造方法
KR100447830B1 (ko) 반도체 장치 및 그 제조방법, 적층형 반도체 장치, 회로기판 및 전자기기
US6852621B2 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
JP2006303408A (ja) 電子装置及びその製造方法
JP3951091B2 (ja) 半導体装置の製造方法
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP5568357B2 (ja) 半導体装置及びその製造方法
JP3687435B2 (ja) 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US20030173678A1 (en) Semiconductor device and method for fabricating the same
US7704792B2 (en) Semiconductor device and method of manufacturing the same
JP2002093942A (ja) 半導体装置およびその製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
TW200941665A (en) Semiconductor device and manufacturing method thereof
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
CN100385657C (zh) 电子装置及其制造方法
JP2007095894A (ja) 半導体装置及びその製造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
US11749596B2 (en) Wiring substrate
TW201001571A (en) Semiconductor with top-side wrap-around flange contact

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118