JP3651597B2 - 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP3651597B2
JP3651597B2 JP2001503223A JP2001503223A JP3651597B2 JP 3651597 B2 JP3651597 B2 JP 3651597B2 JP 2001503223 A JP2001503223 A JP 2001503223A JP 2001503223 A JP2001503223 A JP 2001503223A JP 3651597 B2 JP3651597 B2 JP 3651597B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor package
post
sealing resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001503223A
Other languages
English (en)
Inventor
孝直 鈴木
正俊 稲葉
忠則 大湊
雅洋 海津
昭人 黒坂
匡俊 稲葉
伸行 定方
睦 升本
健治 桝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Application granted granted Critical
Publication of JP3651597B2 publication Critical patent/JP3651597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【技術分野】
【０００１】
本発明は、配線基板（インタポーザ）を使用しないウェハレベルＣＳＰ（Chip Size/Scale Package）等の半導体パッケ一ジ、半導体装置、電子装置及び半導体パッケージの製造方法に関し、特に、容易に製造することができる半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
近時、半導体装置の小型化が促進されており、これに伴ってそのパッケージの小型化が注目されている。例えば、日経マイクロデバイス１９９８年８月号及び１９９９年２月号等に種々の半導体パッケージが提案されている。その中でも、特にＣＳＰとよばれる半導体パッケージによるウェハレベルＣＳＰは、パッケージの小型化及びコストの低減に高い効果を示す。このＣＳＰは、ウェハごと樹脂封止されたパッケージである。図９は従来のＣＳＰの構成を示す断面図である。なお、図９はプリント基板へ搭載される状態を示しており、以下の説明では図９とは上下関係が逆になっている。
【０００３】
従来のＣＳＰにおいては、ウェハ５１上に複数個のＡｌパッド５２が形成されている。また、ウェハ５１の全面にＡｌパッド５２を覆うＳｉＮ層５３及びポリイミド層５４が形成されている。ＳｉＮ層５３及びボリイミド層５４には、その表面からＡｌパッド５２まで達するビアホールが形成されている。そして、ビアホール内に導体層５５が埋め込まれている。更に、ポリイミド層５４上には、導体層５５に接続された再配線層５６が形成されている。再配線層５６は、例えばＣｕからなる。そして、ポリイミド層５４の全面に再配線層５６を覆う封止樹脂層５７が設けられている。封止樹脂層５７の内部には、その表面から再配線層５６まで達するメタルポストとしてＣｕポスト６８が形成されている。Ｃｕポスト５８上には、バリアメタル層５９が形成されており、バリアメタル層５９上に半田等のソルダボール６０が形成されている。
【０００４】
次に、上述のような従来のＣＳＰの製造方法について説明する。図１０（ａ）乃至（ｅ）は従来のＣＳＰの製造方法を工程順に示す断面図である。なお、図１０（ａ）乃至（ｅ）においては、再配線層及びポリイミド層等は省略している。
【０００５】
先ず、図１０（ａ）に示すように、表面が平坦なウェハ６１を準備する。そして、図１０（ｂ）に示すように、ウェハ６１上に複数個のＣｕポスト６２をメッキにより形成する。次いで、図１０（ｃ）に示すように、全てのＣｕポスト６２を覆うように樹脂封止を行い、封止樹脂層６３を形成する。その後、図１０（ｄ）に示すように、封止樹脂層６３の表面を研磨することにより、各Ｃｕポスト６２を露出させる。そして、図１０（ｅ）に示すように、Ｃｕポスト６２上に半田等のソルダボール６４を搭載する。
【０００６】
このようにして、前述のようなＣＳＰが形成される。このＣＳＰは、その後、所定の大きさにダイシングされる。
【０００７】
一般に、半導体パッケージとプリント基板等との熱膨張率は相違しているので、熱膨張率の相違に基づく応力が半導体パッケージの端子に集中する。しかし、前述のようなＣＳＰにおいては、柱状のＣｕポスト６２を高く形成することにより、その応力が分散しやすくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、熱膨張率の相違に基づく応力を分散させるためには、Ｃｕポスト等のメタルポストに再配線層から１００μｍ程度の高さが必要となるが、この高さのメタルポストをメッキにより形成すると、極めて長い時間が必要となるという問題点がある。このため、製造コストが高くなる。また、メタルポストの高さの制御が困難であるという問題点もある。
【０００９】
本発明はかかる問題点に鑑みてなされたものであって、プリント基板等に実装され使用される際に発生する応力を分散することができると共に、短時間で製造することができる半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体パッケージは、電極が設けられたウェハ上に形成された絶縁層と、この絶縁層の前記電極に整合する領域に形成された開口部と、この開口部を介して前記電極に接続された再配線層と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層と、この封止樹脂層内に埋設されその少なくとも上面の一部が前記封止樹脂層から露出しその上面上に各１個の半田バンプが形成された複数個のポストと、を有し、前記各ポストは、前記絶縁層上に形成された１個の樹脂製突部と、この樹脂製突部の少なくとも上面を被覆し前記再配線層及び前記半田バンプに接続された導電層と、を有することを特徴とする。
【００１１】
本発明においては、少なくとも上面を導電層に被覆された樹脂製突部がポストに設けられているので、このポストに応力が発生した場合、主に樹脂製突部によってその応力が分散される。このため、ポストに厚いメッキ層は必要ではなくなるので、製造工程が短縮される。また、ポストの高さは樹脂製突部の高さによって制御することが可能であるので、その調整は容易である。
【００１２】
なお、前記ポストが貫通する前記封止樹脂層に形成された開口部の面積を、前記ポストの上面の面積よりも大きくすることにより、半田バンプと導電層との接触面積を大きくすることが可能となるので、導電性の確保及び接合強度の面における信頼度が向上する。このとき、前記ポストと前記封止樹脂層との境界は平面視で前記ポストの上面の外側にあってもよい。
【００１３】
また、前記封止樹脂層に形成された開口部の側面を内側に傾斜させて前記ポストの上面の周囲を取り囲む溝を形成し、この溝により境界を区切ることにより、樹脂をなくすことによる樹脂製突部の変形の自由度が大きくなり、応力がより一層分散されやすくなる。
【００１４】
同様に、前記ポストを、その周囲の少なくとも一部が前記封止樹脂層により被覆され、前記封止樹脂層を、前記ポストよりも離れたところの上面が前記ポストの上面よりも低くなるような厚さで形成することによっても、樹脂製突部の変形の自由度が大きくなり、応力がより一層分散されやすくなる。
【００１５】
本発明に係る他の半導体パッケージは、電極が設けられたウェハと、このウェハ上に形成された複数個の樹脂製突部と、この樹脂製突部上に形成され前記電極に接続された導電層と、各前記樹脂製突部上であって前記導電層上に１個ずつ形成された複数個の半田バンプと、少なくとも前記半田バンプを露出して前記ウェハを封止する封止樹脂層と、を有することを特徴とする。
【００１６】
このとき、平面視で前記半田バンプの中心の位置と前記樹脂製突部の中心の位置とを一致させると、半田バンプから樹脂製突部に作用する応力をより一層均一に分散させることが可能となる。
【００１７】
なお、前記樹脂製突部の断面が台形状であってもよい。
【００１８】
本発明に係る半導体装置は、上述のいずれかの半導体パッケージを有し、前記ウェハに集積回路が形成されていることを特徴とする。
【００１９】
また、本発明に係る電子装置は、この半導体装置と、前記半田バンプに接続された回路基板と、を有することを特徴とする。
【００２０】
本発明に係る半導体パッケージの製造方法は、電極が設けられたウェハ上に前記電極に整合する領域に開口部が設けられた絶縁層を形成する工程と、前記絶縁層上に複数個の樹脂製突部を形成する工程と、前記開口部を介して前記電極に接続された再配線層を形成する工程と、前記再配線層に接続され前記樹脂製突部を被覆する導電層を形成する工程と、前記ウェハ、前記絶縁層及び前記再配線層を封止し前記導電層における前記樹脂製突部の直上域上に開口部が形成された封止樹脂層を形成する工程と、前記封止樹脂層の開口部において前記導電層における前記樹脂製突部の直上域上に半田バンプを形成する工程と、を有することを特徴とする。
【００２１】
なお、前記封止樹脂層を形成する工程は、全面に感光性樹脂層を形成する工程と、前記感光性樹脂層に前記樹脂製突部上の前記導電層を露出させる開口部をフォトリソグラフィ技術によって形成する工程と、を有してもよい。
【００２２】
また、前記封止樹脂層に形成された開口部の最上部の面積は、前記樹脂製突部上の前記導電層の上面の面積よりも大きいものであってもよい。
【発明の効果】
【００２３】
本発明によれば、導電層に被覆された樹脂製突部をポストに設けているので、ポストに発生した応力を主に樹脂製突部によって分散することができる。このため、従来ポストに必要とされていた厚いメッキ層を不要とし、製造工程を短縮することができる。また、ポストの高さは樹脂製突部の高さによって制御することができるので、その制御は容易である。
【図面の簡単な説明】
【００２４】
【図１】（ａ）乃至（ｃ）は本発明の第１の実施例に係る半導体パッケージの製造方法を工程順に示す断面図である。
【図２】（ａ）乃至（ｃ）は、同じく、本発明の第１の実施例に係る半導体パッケージの製造方法を示す図であって、図１に示す工程の次工程を工程順に示す断面図である。
【図３】（ａ）及び（ｂ）は、同じく、本発明の第１の実施例に係る半導体パッケージの製造方法を示す図をあって、図２に示す工程の次工程を工程順に示す断面図である。
【図４】第１の実施例においてシード層５を除去した後の状態を示す写真をトレースした図である。
【図５】第１の実施例において封止樹脂層８を形成した後の状態を示す写真をトレースした図である。
【図６】本発明の第２の実施例により製造された半導体パッケージを示す断面図である。
【図７】第２の実施例において、封止樹脂層８ａを形成した後の状態を示す写真をトレースした図である。
【図８】本発明の第３の実施例により製造された半導体パッケージを示す断面図である。
【図９】従来のＣＳＰの構成を示す断面図である。
【図１０】（ａ）乃至（ｅ）は従来のＣＳＰの製造方法を工程順に示す断面図である。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施例に係る半導体パッケージの製造方法について、添付の図面を参照して具体的に説明する。図１（ａ）乃至（ｃ）、図２（ａ）乃至（ｃ）並びに図３（ａ）及び（ｂ）は本発明の第１の実施例に係る半導体パッケージの製造方法を工程順に示す断面図である。
【００２６】
本実施例においては、先ず、図１（ａ）に示すように、集積回路（図示せず）及びその電極、例えばＡｌパッド２が設けられたＳｉウェハ１の全面にＳｉＮなどのパッシベーション膜９を直接形成したものを準備する。そして、このパッシベーション膜９のＡｌパッド２に整合する位置に開口部を形成し、Ａｌパッド２を露出させる。
【００２７】
その後、図１（ｂ）に示すように、Ａｌパッド２に整合する位置に開口部３ａを有する樹脂の絶縁層３を形成する。絶縁層３は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その厚さは、例えば５乃至５０μｍである。また、絶縁層３は、例えば回転塗布法、印刷法又はラミネート法等により形成することができる。開□部３ａは、例えば樹脂層３を構成するポリイミド等の膜を全面に成膜した後にフォトリソグラフィ技術によりパターニングすることにより形成することができる。
【００２８】
次いで、図１（ｃ）に示すように、ウェハ上において電極とは離れた位置に、絶縁層３上に樹脂からなる断面が台形状の突部（円錐の上部分を除いた形状の樹脂製突部）４を形成する。台形状の突部４は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その厚さは、例えば２５乃至１００μｍである。また、突部４は、ポリイミド等を印刷する方法、ラミネートする方法又は回転塗布（スピンコート）する方法等により形成することができる。
【００２９】
続いて、図２（ａ）に示すように、電解メッキ用の薄いシード層５を全面又は必要な領域に形成する。このシード層５は、一例えばスパッタ法により形成されたＣｕ層及びＣｒ層の積層体又はＣｕ層及びＴｉ層の積層体である。また、無電解Ｃｕメッキ層でもよく、蒸着法、塗布法又は化学気相成長（ＣＶＤ）法等により形成された金属薄膜層であってもよく、これらを組み合わせてもよい。
【００３０】
次いで、シード層５上に電解メッキ用のレジスト膜（図示せず）を形成する。このレジスト膜は、開口部３ａ、突部４及びこれらに挟まれた領域に整合する領域に形成された開口部を有している。また、レジスト膜は、例えばフィルムレジストをラミネートする方法又は液体レジストを回転塗布する方法等を使用して形成することができる。その後、図２（ｂ）に示すように、レジスト膜をマスクとして露出したシード層５上に、導電層であるＣｕメッキ層６を電解銅メッキにより形成する。以上の工程によりＳｉウェハ１上にはＣｕメッキ層６による配線路（回路パターン）が形成される。Ｃｕメッキ層６の厚さは、例えば５乃至５０μｍである。その後、Ｃｕメッキ層６上に、例えばＮｉメッキ層及びＡｕメッキ層（図示せず）を、その後に形成する半田バンプの濡れ性向上のために形成してもよい。
【００３１】
続いて、図２（ｃ）に示すように、レジスト膜を剥離し、ウェハの面上に露出している不要なシード層５をエッチングにより除去して導電層６以外の部分に絶縁層３を露出させる。このようにして、導電層により被膜されたポスト７をＳｉウェハ１上に形成する。図４は第１の実施例においてシード層５を除去した後の、Ｓｉウェハ１の表面状態を示す斜め横方向から見た写真をトレースした図である。図４において、ウェハ上には複数の台形状の突部４と、複数の電極２と、これらを接続する導電層６が図示されている。電極２と突部４との間の導電層６はＳｉウェハ１上にて配線路を形成する。図示されているように、これら配線路は、電極２と樹脂製突部４との間の真っ直ぐな最短路とならずに屈曲する場合もある。
【００３２】
その後、図３（ａ）に示すように、全面に表面保護用の厚さが１０乃至１５０μｍ程度の封止樹脂層８を、ポスト７の表面の周縁部分に盛り上がるようにして被覆し、中央部のみを露出させるようにして形成する。つまり、封止樹脂層８の開口部１０の面積がポスト７の上面の面積よりも小さいものとする。この封止樹脂層にはポリイミド樹脂、エポキシ樹脂又はシリコーン樹脂が好適に用いられる。図５は第１の実施例において封止樹脂層８を形成した後の表面状態を示し、斜め横方向から見た写真をトレースした図である。封止樹脂層８を形成する工程は、例えば封止樹脂層８を感光性ポリイミド樹脂等の感光性樹脂から構成し、これをフォトリソグラフィ技術によりパターニングすることにより行うことができるが、この方法に限定されるものではない。
【００３３】
次いで、ポスト７の表面上に、例えば半田バンプ１１を形成する。この半田バンプ１１の形成方法としては、メッキ法、印刷法、メタルジェット法、及び半田ボ一ルを載置する方法等が挙げられる。ここで、半田バンプ１１と樹脂製突部４の中心が、平面視（ウェハの上から見た方向）で一致していることが応力の均一分散という点で重要である。つまり、平面視で円形なる半田バンプ１１の中心位置と、円形なる樹脂製突部４の中心位置とが一致するということが重要である。
【００３４】
このようにして製造された半導体パッケージのポスト７は、図２（ｃ）及び図４に示すような形状を有している。即ち、高さが例えば３０μｍであり、横断面が台形状をなす樹脂製の突部４を覆うように、その表面上及び側面上にシード層５及び２０μｍのＣｕメッキ層６が形成されている。そして、全体としては高さ５０μｍのポストが形成されている。従って、プリント基板に実装され応力が発生した場合には、フレキシブルな樹脂製の突部４により、その応力が均等に分散され、ウェハに与える歪みを緩和する。また、シード層５及びＣｕメッキ層６は、半田バンプとＡｌパッド２との間の再配線層としても機能する。この再配線層は前述の配線路に相当するものである。
【００３５】
このように、本実施例によれば、１００μｍもの厚いメッキ層がなくても導通の確保及び応力の均一分散が可能であるので、メッキ工程の簡略化により短時間で製造することができ、製造コストを低減することが可能である。また、ポスト７の高さは、突部４の高さにより制御することが可能であるので、その調整は樹脂の盛り上げ量調整だけであり、容易である。
【００３６】
次に、第２の実施例について説明する。図６は本発明の第２の実施例により製造された半導体パッケージを示す断面図である。なお、図６に示す第２の実施例において、図３（ｂ）に示す第１の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。第２の実施例は、封止樹脂層がポストの上面を全て覆っていないことが第１の実施例と異なっている。
【００３７】
第２の実施例においては、第１の実施例と同様の工程によりＣｕメッキ層６を形成し、不要なシード層５を除去した後、図６に示すように、全面に表面保護用の封止樹脂層８ａをポスト７の表面が露出し、且つ封止樹脂層８ａとポスト７との間に溝が形成されるようにして形成する。つまり、封止樹脂層８ａの円形なる開口部１０ａの面積が、ポスト７の円形なる上面の面積よりも大きいものとする。封止樹脂層８ａの開口部は、その内側面１０ｄが内側すなわちウェハ側に傾斜している。つまり、内側面１０ｄは落ち込んでいる。そして、ポスト７の周囲には、ポスト７を取り囲むような円形の溝が形成され、この溝によりポスト７と封止樹脂層８ａとが区切られている。図７は第２の実施例において封止樹脂層８ａを形成した後の状態を示す写真をトレ一スした図であり、ポスト７上に露出する導電層６を取り囲むように、リング状の溝が形成されているのが分かるであろう。その後、第１の実施例と同様にして、ポスト７の表面上に半田バンプ１１を形成する。なお、上記溝の深さには種々の実施例があり、図示の如く、ポスト７の上部までの浅いものから下部に至るまで切り込んだ様々な変形例が存在する。
【００３８】
このようにして第２の実施例により製造された半導体パッケージのポスト７においても、プリント基板に実装され応力が発生した場合には、突部４により、その応力が分散される。特に、第２の実施例においては、ポスト７の側面が封止樹脂層８ａに完全には被覆されておらず、また、ポスト７の上部に封止樹脂層８ａが存在しないので、ポスト７のすべての周囲が封止樹脂層８ａにて固定されておらず、第１の実施例と比して、ポスト７が変形し易くなっている。つまり、ポスト７を構成する樹脂製の突部が変形し易くなっている。このため、応力分散の効果がより一層高いものとなっている。また、シード層５及びＣｕメッキ層６は、半田バンプとＡｌパッド２との間の再配線層としても機能する。
【００３９】
なお、封止樹脂層８ａを形成する工程は、Ｃｕメッキ層６を覆う樹脂層を形成した後にＣｕメッキ層６が露出するまで表面ポリッシングする工程としてもよい。
【００４０】
次に、第３の実施例について説明する。図８は本発明の第３の実施例により製造された半導体パッケージを示す断面図である。なお、図８に示す第３の実施例において、図３（ｂ）に示す第１の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。
【００４１】
第３の実施例においては、第１の実施例と同様の工程によりＣｕメッキ層６を形成し、不要なシード層５を除去した後、図８に示すように、表面保護用の封止樹脂層８ｂを、ポスト７の上面及び側面の上部を除く領域に形成する。従って、この場合にも、封止樹脂層８ｂの開口部１０ｂはポスト７の上面の面積よりも大きいものとなる。その後、第１の実施例と同様にして、ポスト７の表面上に半田バンプ１１を形成する。ここで、封止樹脂層８ｂのポスト７よりも離れた場所の上面８ｄはポスト７の上面よりも低い高さにあり封止樹脂層８ｂの開口部１０ｂの内縁７ａはポスト７の周囲を取り囲むようにして、その内縁７ａがポスト７の側面を這いあがり、ポスト周囲に薄い層を形成している。
【００４２】
また、この内縁７ａの先端１０ｃはポスト７の上面よりも幾分か下方に位置して、即ち、ポスト７は、その周囲又は一部が封止樹脂層８ｂにより被覆されている。封止樹脂層８ｂは、ポスト７よりも離れたところの表面８ｄがポスト７の上面よりも低くなるような厚さで形成されている。なお、内縁７ａの先端１０ｃがポスト７の上面と一致していてもよい。
【００４３】
このようにして第３の実施例により製造された半導体パッケージのポスト７においても、ポスト７の側面が封止樹脂層８ｂに完全には被覆されておらず、また、ポスト７の、特に上部の周囲には封止樹脂層８ｂが存在しないので、第２の実施例と同様にポスト７が変形し易く、従って、第１の実施例と比して、応力分散の効果がより一層高いものとなっている。なお、特に図示していないが、ポスト７周囲の封止樹脂層８ｂ（即ち、開口部ｌ０ｂの内縁７ａ）の厚さは、上側に行くに従って次第に薄くなるものとしてもよい。また、Ｃｕメッキ層６の上面が封止樹脂層８ｂから完全に露出しているので、導通の確保及び機械的接続の信頼性がより一層高い。
【００４４】
なお、ポスト内部に設けられる樹脂製突部の材料は、ポリイミド、エポキシ又はシリコーン樹脂等に限定されるものではなく、応力を分散することが可能なものであれば使用可能である。また、ポスト７における導電層は、必ずしも内部の樹脂製突部全体を被覆していなくてもよく、少なくとも半田バンプが形成される上面で樹脂製突部を被覆していればよい。以上の実施例は、ポスト７と電極２は導電層６により、接続されている。しかしながら、回路基板に接続されるウェハ全体の応力分布を面上にて均等とするため、電極２と接続されていないポスト７をウェハ上に分散配置する場合もある。
【００４５】
また、これらの実施例により製造された半導体パッケージは、その後、半田バンプを回路基板に接続して、例えば電子装置に組み込まれる。
【００４６】
電子装置とは、これら回路基板と周辺機器等を組み合わせたものであり、例えばモービルホン又はパーソナルコンピュータである。
【００４７】
なお、絶縁層３には、前記各実施例以外の樹脂又は樹脂以外の絶縁材を用いることもできる。
【００４８】
また、電極と樹脂製突部との位置関係はこれらの実施例におけるものに限定されるものではない。
【００４９】
更に、ウェハとしては、Ｓｉウェハ以外に、例えばＧａＡｓ系又はＧａＰ系等の化合物半導体ウェハを使用することもできる。

Claims (13)

  1. 電極（２）が設けられたウェハ（１）上に形成された絶縁層（３）と、この絶縁層（３）の前記電極（２）に整合する領域に形成された開口部（３ａ）と、この開口部（３ａ）を介して前記電極（２）に接続された再配線層（５，６）と、前記ウェハ（１）、前記絶縁層（３）及び前記再配線層（５，６）を封止する封止樹脂層（８）と、この封止樹脂層（８）内に埋設されその少なくとも上面の一部が前記封止樹脂層から露出しその上面上に各１個の半田バンプ（１１）が形成された複数個のポスト（７）と、を有し、前記各ポスト（７）は、前記絶縁層（３）上に形成された１個の樹脂製突部（４）と、この樹脂製突部（４）の少なくとも上面を被覆し前記再配線層（５，６）及び前記半田バンプ（１１）に接続された導電層（５，６）と、を有することを特徴とする半導体パッケージ。
  2. 前記ポストと前記封止樹脂層との境界は平面視で前記ポストの上面の外側にあることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記封止樹脂層に形成された開口部の内側面は内側に傾斜して前記ポストの上面の周囲を取り囲む溝が形成され、この溝により境界が区切られていることを特徴とする請求項２に記載の半導体パッケージ。
  4. 前記ポストは、その周囲の少なくとも一部は前記封止樹脂層により被覆され、前記封止樹脂層は、前記ポストよりも離れたところの上面が前記ポストの上面よりも低くなるような厚さで形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  5. 電極（２）が設けられたウェハ（１）と、このウェハ（１）上に形成された複数個の樹脂製突部（４）と、この樹脂製突部（４）上に形成され前記電極（２）に接続された導電層（５，６）と、各前記樹脂製突部（４）上であって前記導電層（５，６）上に１個ずつ形成された複数個の半田バンプ（１１）と、少なくとも前記半田バンプ（１１）を露出して前記ウェハ（１）を封止する封止樹脂層（８）と、を有することを特徴とする半導体パッケージ。
  6. 平面視で前記半田バンプの中心の位置と前記樹脂製突部の中心の位置とが一致していることを特徴とする請求項１乃至５のいずれか１項に記載の半導体パッケージ。
  7. 前記樹脂製突部の断面が台形状であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体パッケージ。
  8. 前記封止樹脂層に形成され前記半田バンプを露出させる開口部の最上部の面積が、前記樹脂製突部上の前記導電層の上面の面積よりも大きいことを特徴とする請求項１乃至７のいずれか１項に記載の半導体パッケージ。
  9. 請求項１乃至８のいずれか１項に記載の半導体パッケージを有し、前記ウェハに集積回路が形成されていることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置と、前記半田バンプに接続された回路基板と、を有することを特徴とする電子装置。
  11. 電極が設けられたウェハ上に前記電極に整合する領域に開口部が設けられた絶縁層を形成する工程と、前記絶縁層上に複数個の樹脂製突部を形成する工程と、前記開口部を介して前記電極に接続された再配線層を形成する工程と、前記再配線層に接続され前記樹脂製突部を被覆する導電層を形成する工程と、前記ウェハ、前記絶縁層及び前記再配線層を封止し前記導電層における前記樹脂製突部の直上域上に開口部が形成された封止樹脂層を形成する工程と、前記封止樹脂層の開口部において前記導電層における前記樹脂製突部の直上域上に半田バンプを形成する工程と、を有することを特徴とする半導体パッケージの製造方法。
  12. 前記封止樹脂層を形成する工程は、全面に感光性樹脂層を形成する工程と、前記感光性樹脂層に前記樹脂製突部上の前記導電層を露出させる開口部をフォトリソグラフィ技術によって形成する工程と、を有することを特徴とする請求項１１に記載の半導体パッケージの製造方法。
  13. 前記封止樹脂層に形成された開口部の最上部の面積は、前記樹脂製突部上の前記導電層の上面の面積よりも大きいことを特徴とする請求項１１又は１２に記載の半導体パッケージの製造方法。
JP2001503223A 1999-06-15 2000-06-13 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法 Expired - Fee Related JP3651597B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16900899 1999-06-15
PCT/JP2000/003836 WO2000077844A1 (en) 1999-06-15 2000-06-13 Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package

Publications (1)

Publication Number Publication Date
JP3651597B2 true JP3651597B2 (ja) 2005-05-25

Family

ID=15878638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001503223A Expired - Fee Related JP3651597B2 (ja) 1999-06-15 2000-06-13 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法

Country Status (7)

Country Link
US (3) US6835595B1 (ja)
EP (1) EP1107307B1 (ja)
JP (1) JP3651597B2 (ja)
AU (1) AU5109900A (ja)
CA (1) CA2340677C (ja)
DE (1) DE60022458T2 (ja)
WO (1) WO2000077844A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
EP1107307B1 (en) * 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US7759803B2 (en) * 2001-07-25 2010-07-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
JP2003045907A (ja) * 2001-07-27 2003-02-14 Tdk Corp 電子部品の製造方法と製造装置
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
JP2003248309A (ja) * 2001-12-19 2003-09-05 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、これを用いたパターン製造法及び電子部品
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7284443B2 (en) 2003-01-30 2007-10-23 Fujikura Ltd. Semiconductor pressure sensor and process for fabricating the same
JP2004241696A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3851320B2 (ja) 2004-03-25 2006-11-29 Ｔｄｋ株式会社 回路装置及びその製造方法
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
SG119329A1 (en) 2004-07-29 2006-02-28 Fujikura Ltd Semiconductor device and method for manufacturing the same
WO2006054606A1 (ja) 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
JP4777644B2 (ja) * 2004-12-24 2011-09-21 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
JP4843229B2 (ja) * 2005-02-23 2011-12-21 株式会社東芝 半導体装置の製造方法
JP2006287094A (ja) * 2005-04-04 2006-10-19 Seiko Epson Corp 半導体装置及びその製造方法
US7294923B2 (en) * 2005-05-04 2007-11-13 Texas Instruments Incorporated Metallization scheme including a low modulus structure
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4145902B2 (ja) * 2005-07-19 2008-09-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4235835B2 (ja) * 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
TWI311367B (en) * 2006-07-17 2009-06-21 Chipmos Technologies Inc Chip structure
JP4726744B2 (ja) * 2006-08-29 2011-07-20 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7813730B2 (en) * 2006-10-17 2010-10-12 Mavenir Systems, Inc. Providing mobile core services independent of a mobile device
US7928582B2 (en) 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP4486103B2 (ja) 2007-03-19 2010-06-23 Ｏｋｉセミコンダクタ株式会社 加速度センサ、及び加速度センサの製造方法
JP4121543B1 (ja) 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置
JP4536757B2 (ja) * 2007-08-02 2010-09-01 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
GB2464549B (en) 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP5503590B2 (ja) * 2011-04-28 2014-05-28 ラピスセミコンダクタ株式会社 半導体装置
US8373282B2 (en) * 2011-06-16 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package with reduced stress on solder balls
KR20130044050A (ko) * 2011-10-21 2013-05-02 에스케이하이닉스 주식회사 반도체 패키지 및 적층 반도체 패키지
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US8552557B1 (en) 2011-12-15 2013-10-08 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8664090B1 (en) 2012-04-16 2014-03-04 Amkor Technology, Inc. Electronic component package fabrication method
WO2013161095A1 (ja) * 2012-04-26 2013-10-31 東レ株式会社 凹凸構造を有する結晶基板の製造方法
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
NL2010077C2 (en) * 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.
US9245862B1 (en) 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
KR20150144174A (ko) * 2014-06-16 2015-12-24 삼성전자주식회사 반도체 패키지
TWI662657B (zh) * 2015-04-07 2019-06-11 聯華電子股份有限公司 半導體元件的堆疊結構
KR20170040842A (ko) * 2015-10-05 2017-04-14 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US10103114B2 (en) * 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US20180138115A1 (en) * 2016-11-11 2018-05-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법
KR102127828B1 (ko) 2018-08-10 2020-06-29 삼성전자주식회사 반도체 패키지
KR102551909B1 (ko) * 2018-10-16 2023-07-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209746A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体装置
JPH05206301A (ja) * 1991-11-19 1993-08-13 Nec Corp 金属の埋め込み構造およびその製造方法
JP3353508B2 (ja) * 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
DE69635397T2 (de) * 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
US5874782A (en) 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JPH10135270A (ja) * 1996-10-31 1998-05-22 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JPH118250A (ja) 1997-06-17 1999-01-12 Seiko Epson Corp 半導体集積回路装置およびその製造方法
JP3618212B2 (ja) * 1998-01-08 2005-02-09 松下電器産業株式会社 半導体装置及びその製造方法
JP3520764B2 (ja) * 1998-04-22 2004-04-19 松下電器産業株式会社 半導体装置およびその製造方法
JP3477375B2 (ja) 1998-08-05 2003-12-10 松下電器産業株式会社 半導体装置及びその製造方法
JP3116926B2 (ja) 1998-11-16 2000-12-11 日本電気株式会社 パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000174078A (ja) 1998-12-08 2000-06-23 Advantest Corp プローブカード及びその製造方法
US6426176B1 (en) * 1999-01-06 2002-07-30 Intel Corporation Method of forming a protective conductive structure on an integrated circuit package interconnection
US6440836B1 (en) * 1999-03-16 2002-08-27 Industrial Technology Research Institute Method for forming solder bumps on flip chips and devices formed
US6387734B1 (en) 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
EP1107307B1 (en) * 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
KR20010105769A (ko) * 2000-05-18 2001-11-29 윤종용 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps

Also Published As

Publication number Publication date
EP1107307A1 (en) 2001-06-13
US20030207494A1 (en) 2003-11-06
EP1107307B1 (en) 2005-09-07
US7157363B2 (en) 2007-01-02
CA2340677A1 (en) 2000-12-21
EP1107307A4 (en) 2001-12-27
EP1107307A8 (en) 2001-11-21
WO2000077844A1 (en) 2000-12-21
AU5109900A (en) 2001-01-02
US20050037539A1 (en) 2005-02-17
CA2340677C (en) 2005-07-05
DE60022458D1 (de) 2005-10-13
US6835595B1 (en) 2004-12-28
US7023088B2 (en) 2006-04-04
DE60022458T2 (de) 2006-06-22

Similar Documents

Publication Publication Date Title
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
JP3651596B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US7981722B2 (en) Semiconductor device and fabrication method thereof
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US7405486B2 (en) Circuit device
US7651886B2 (en) Semiconductor device and manufacturing process thereof
US20060192299A1 (en) Manufacturing method for electronic device
JP4313520B2 (ja) 半導体パッケージ
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US7704792B2 (en) Semiconductor device and method of manufacturing the same
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JP3618212B2 (ja) 半導体装置及びその製造方法
JP3866073B2 (ja) 半導体パッケージ
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP4361223B2 (ja) 半導体パッケージ
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2003031727A (ja) 半導体チップおよびその製造方法並びにそれを使用した半導体装置
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP3943037B2 (ja) 半導体装置の製造方法
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040722

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees