KR20150144174A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20150144174A
KR20150144174A KR1020140072968A KR20140072968A KR20150144174A KR 20150144174 A KR20150144174 A KR 20150144174A KR 1020140072968 A KR1020140072968 A KR 1020140072968A KR 20140072968 A KR20140072968 A KR 20140072968A KR 20150144174 A KR20150144174 A KR 20150144174A
Authority
KR
South Korea
Prior art keywords
substrate
flexible
flexible film
semiconductor package
film
Prior art date
Application number
KR1020140072968A
Other languages
English (en)
Inventor
노보인
김상원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140072968A priority Critical patent/KR20150144174A/ko
Priority to US14/682,624 priority patent/US20150366050A1/en
Publication of KR20150144174A publication Critical patent/KR20150144174A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73211—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/043—Stacked PCBs with their backs attached to each other without electrical connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 사상은 반도체 소자가 실장되는 복수의 기판을 연결하는 플렉서블 상호 접속 부재를 사용하여, 소형화 및 고집적화된 반도체 패키지를 제공할 수 있고, 상기 반도체 패키지는 플렉서블 전자 시스템 또는 웨어러블 디바이스에 적용될 수 있다. 상기 반도체 패키지는 제1 기판; 상기 제1 기판 상에 이격되어 배치되고, 반도체 소자가 실장되는 활성 영역을 포함하는 제2 기판; 및 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 플렉서블 상호 접속 부재;를 포함하고, 상기 플렉서블 상호 접속 부재는 플렉서블 필름 및 상기 플렉서블 필름 상에 형성된 금속 배선을 포함할 수 있다.

Description

반도체 패키지{Semiconductor package}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 특히 반도체 소자가 실장되는 복수의 반도체 기판과 상기 복수의 반도체 기판을 연결하는 플렉서블 상호 접속 부재를 포함하는 반도체 패키지에 관한 것이다.
현재 전자 산업 발전의 주요 기술 동향은 전자 시스템의 소형화, 고밀도화, 다기능화 및 고속화를 들 수 있다. 상기 전자 시스템의 소형화, 고밀도화를 위한 집적도 문제 이외에도 현대 사회에서 소비자의 요구에 맞추어서 휴대하기 편하고 더욱 인류에 친숙한 제품을 개발하기 위해 웨어러블/플렉서블(Wearable/Flexible) 반도체 소자에 대한 연구가 다양하게 진행되고 있다. 플렉서블 소자란 기존의 딱딱하며 유연성이 없는 소자와는 달리 유연성을 갖추어서 말거나 접을 수 있고 늘릴 수도 있는 등 원하는 모양으로 변형이 가능하며 변형된 상태에서도 소자로서의 기능을 발휘할 수 있는 것을 말한다. 상기 플렉서블 소자의 개발로 접거나 말아서 휴대가 가능한 플렉서블 디스플레이, 몸에 부착하여 신체의 여러 정보를 전송할 수 있는 플렉서블 센서 등 미래 제품이 실현화 될 것으로 예상되고 있으며 이를 위해서는 웨어러블/플렉서블 접속 단자(interconnection) 개발이 필요하다.
본 발명의 사상이 해결하고자 하는 과제는 반도체 소자의 접속 단자를 유연성을 갖춰 말거나 접을 수 있는 플렉서블 필름, 상기 플렉서블 필름 상에 형성되는 금속 배선을 포함하는 플렉서블 접속 부재를 이용하여 웨어러블/플렉서블하고, 고집적화 및 소형화된 반도체 패키지를 제공하는데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 제1 기판; 상기 제1 기판 상에 이격되어 배치되고, 반도체 소자가 실장되는 활성 영역을 포함하는 제2 기판; 및 상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 플렉서블 상호 접속 부재;를 포함하고, 상기 플렉서블 상호 접속 부재는 플렉서블 필름 및 상기 플렉서블 필름 상에 형성된 금속 배선을 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 필름은 폴리 이미드(Polyimide) 필름인 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 상호 접속 부재는 상기 금속 배선과 상기 플렉서블 필름 사이에 개재되는 금속성 접착 부재를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 상호 접속 부재는 상기 제1 기판의 일면과 상기 제2 기판의 활성 영역 상에 형성되는 도전성 패드를 더 포함하고, 상기 도전성 패드는 상기 플렉서블 필름의 일변 및 상기 금속 배선의 일변과 접하여 연결되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판의 상면 외곽 모서리에 형성되는 지지 부재를 더 포함하고, 상기 지지 부재는 상기 제1 기판의 상면과 상기 제2 기판의 하면이 소정 거리만큼 이격되도록 지지하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 금속 배선은 상기 제2 기판에서 상기 제1 기판으로 향하는 방향인 제1 방향으로 연장되고, 상기 제1 방향과 수직하는 제2 방향으로 상호 평행하게 배열되는 복수개로 구성되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 상호 접속 부재는 복수개로 구성되고, 상기 복수의 플렉서블 상호 접속 부재는 상기 제2 기판에서 상기 제1 기판으로 향하는 제1 방향으로 연장되고, 상기 제1 방향에 수직하는 제2 방향으로 평행하게 배열되며, 상기 플렉서블 필름의 상기 제2 방향으로의 폭은 상기 금속 배선의 상기 제2 방향으로의 폭과 실질적으로 동일한 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 상호 접속 부재는 제1 플렉서블 상호 접속 부재 및 제2 플렉서블 상호 접속 부재로 구성되고, 상기 제1 플렉서블 상호 접속 부재는 상기 제2 기판에서 상기 제1 기판으로 향하는 제1 방향에 수직하는 제2 방향으로 연장되는 제1 플렉서블 필름 및 상기 제1 방향으로 연장되고, 상기 제2 방향으로 서로 평행하게 배열되는 복수개의 금속 배선을 포함하고, 상기 제2 플렉서블 상호 접속 부재는 상호 평행하게 배열되는 복수개로 구성되며, 상기 복수의 제2 플렉서블 상호 접속 부재는 각각 제2 플렉서블 필름 및 상기 제2 플렉서블 필름 상에 형성되고, 상기 제2 방향으로 상기 제2 플렉서블 필름과 실질적으로 동일한 폭을 갖도록 형성되는 금속 배선을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 플렉서블 상호 접속 부재는 상기 제1 기판의 제1 변 및 상기 제1 변과 마주보는 제2 기판의 일변에 인접하여 형성되고, 상기 제2 플렉서블 상호 접속 부재는 상기 제1 변의 반대편에 위치한 제2 변 및 상기 제2 변과 마주보는 제2 기판의 일변에 인접하여 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판은 활성 영역을 포함하는 인쇄회로기판이고, 상기 제2 기판은 활성 영역과 상기 활성 영역의 반대면에 형성되는 비활성 영역을 포함하는 반도체 기판이며, 상기 플렉서블 상호 접속 부재는 상기 제1 기판의 활성 영역과 상기 제2 기판의 활성 영역을 전기적으로 연결하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판의 활성 영역의 반대면이 상기 제2 기판의 활성 영역과 마주보도록 배치되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판의 활성 영역이 상기 제2 기판의 활성 영역과 마주보도록 배치되는 것을 특징으로 한다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 또한, 하면에 활성 영역이 형성되는 제1 기판; 활성 영역이 형성되는 제1 면과 상기 제1 면에 반대면인 제2 면을 구비하는 제2 기판; 상기 제1 기판의 상면과 상기 제2 기판의 제2 면 사이에 개재되는 접착층; 상기 제1 기판의 하면과 상기 제2 기판의 제1 면을 연결하는 플렉서블 상호 접속 부재를 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 상호 접속 부재는, 플렉서블 필름; 상기 플렉서블 필름 상면에 형성되는 금속 배선; 및 상기 플렉서블 필름과 상기 금속 배선 사이에 개재되는 금속성 접착 부재를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판의 평면적의 크기는 상기 제2 기판의 평면적의 크기와 실질적으로 동일한 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판의 하면 상의 가장자리 각 변에 형성되는 제1 도전성 패드 및 상기 제2 기판의 제1 면 상의 가장자리 각변에 형성되는 제2 도전성 패드를 더 포함하고, 상기 제1 도전성 패드는 상기 플렉서블 상호 접속 부재의 제1 단부와 연결되고, 상기 제2 도전성 패드는 상기 플렉서블 상호 접속 부재의 제1 단부와 대향되는 제2 단부와 연결되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 기판의 하면 상에 형성되고, 외부 장치와 연결되는 외부 접속 패드를 더 포함하고, 상기 외부 접속 패드는 상기 플렉서블 상호 접속 부재에 의해 포위되도록 형성되는 것을 특징으로 한다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 또한, 하면에 활성 영역이 형성되는 제1 기판; 상기 제1 기판 상에 형성되고, 상면에 활성 영역이 형성되는 제2 기판; 상기 제1 기판의 활성 영역과 상기 제2 기판의 활성 영역을 연결하는 플렉서블 상호 접속 부재; 상기 제2 기판 상에 이격되어 형성되는 제3 기판; 및 상기 제2 기판의 상면과 상기 제3 기판의 하면 사이에 개재되는 기판간 연결 부재를 포함하는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 있어서, 상기 플렉서블 상호 접속 부재는 상기 제2 기판의 상면 가장자리의 각 변에 형성되는 도전성 패드를 더 포함하고, 상기 기판간 연결 부재는 상기 도전성 패드에 의해 포위되도록 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제3 기판 상에 이격되어 형성되는 제4 기판을 더 포함하고, 상기 제3 기판은 상면에서 하면 사이를 관통하는 관통 전극을 구비하고, 상기 제3 기판과 상기 제4 기판은 상기 관통 전극을 통하여 전기적으로 연결되고, 상기 관통 전극은 상기 기판간 연결 부재와 전기적으로 연결되는 것을 특징으로 한다.
본 발명의 기술적 사상에 따른 반도체 패키지는 반도체 소자의 접속 단자를 플렉서블 필름 및 상기 플렉서블 필름 상에 형성된 금속 배선을 포함하는 플렉서블 접속 부재를 사용함으로써, 패키지의 두께 및 크기를 줄일 수 있어, 소형화 및 고집적화를 실현할 수 있다. 또한, 상기 플렉서블 접속 부재를 사용한 반도체 패키지를 웨어러블/플렉서블 전자 시스템에 적용할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 사시도이다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 일부 구성 요소에 대한 정면도이다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 일 요부에 대한 정면도이다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 사시도이다.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 일 요부에 대한 정면도이다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 사시도이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 일부 구성 요소에 대한 정면도이다.
도 8 및 도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 사시도이다.
도 10은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 일 요부에 대한 정면도이다.
도 11 및 도 12는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 사시도이다.
도 13는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 14는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 일 요부에 대한 평면도이다.
도 15는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지의 단면도이다.
도 16은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지가 응용된 SSD 장치를 개략적으로 보여주는 단면도이다.
도 17은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지가 응용된 전자 장치를 개략적으로 보여주는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(1000)의 3차원 구조를 나타내는 개략적인 사시도이다.
도 1을 참조하면, 상기 반도체 패키지(1000)는 제1 기판(100), 상기 제1 기판(100) 상에 이격되어 형성되는 제2 기판(110), 상기 제1 기판(100)과 상기 제2 기판(110)을 전기적 및/또는 물리적으로 연결하는 플렉서블 상호 접속 부재(200) 및 상기 제1 기판(100)의 상면 가장자리에 형성되는 지지 부재(300)를 포함할 수 있다.
제1 기판(100)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장되는 사각 평면의 형태로 형성될 수 있다. 상기 제1 기판(100)은 인쇄회로기판(PCB), 에폭시 유리 또는 폴리이미드 유리 회로 기판과 같은 휘거나 접을 수 있는 유연성을 가진 플렉서블(flexible) 기판일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 기판(100)은 플렉서블 인쇄회로기판(PCB)일 수 있다. 상기 제1 기판(100)의 상면(100A)은 반도체 소자가 형성되는 주면(main surface) 또는 활성 영역(active region)일 수 있다.
제2 기판(110)은 상기 제1 기판(100)과 제3 방향(Z 방향)으로 소정 거리만큼 이격되고, 상기 제1 기판(100) 상에 형성될 수 있다. 상기 제2 기판(110)은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(SiGe) 기판, 실리콘 온 인슐레이터(silicon-on-insulator: SOI) 기판 중에서 선택되는 적어도 하나로 이루어질 수 있다. 상기 제2 기판(110)은 반도체 물질, 예를 들어 IV족 반도체, III-V족 화합물 반도체 또는 II-VI족 산화물 반도체를 포함할 수 있다. 본 발명의 일 실시예에 있어서 IV족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 상기 제2 기판(110)은 벌크 웨이퍼 또는 에피택셜층(Epitaxial layer)으로 형성될 수도 있다.
상기 제2 기판(110)의 제1 면(110A)에는 반도체 소자가 실장되는 활성 영역이 형성될 수 있다. 상기 제2 기판(110)은 제1 기판(100) 상에서 상기 제1 면(110A)이 상기 제1 기판(100)의 상면(100A)과 마주보도록 배치될 수 있다. 상기 제1 기판(100)의 평면적의 크기는 상기 제2 기판(110)의 평면적의 크기보다 크게 형성될 수 있다.
제1 기판(100)의 상면(100A)과 제2 기판(110)의 제1 면(110A)을 전기적 및/또는 물리적으로 연결하는 플렉서블 상호 접속 부재(200)가 형성될 수 있다. 상기 플렉서블 상호 접속 부재(200)는 상기 제1 기판(100)의 상면 가장자리의 제1 변(S1)과 상기 제2 기판(110)의 제1 면(110A) 상의 가장자리 일변 중 상기 제1 변(S1)과 대향되는 일변(S1’)을 서로 연결하도록 형성될 수 있다. 마찬가지로, 상기 플렉서블 상호 접속 부재(200)는 상기 제1 기판(100)의 상면 가장자리의 제1 변(S1)의 반대편에 위치한 제2 변(S2)과 상기 제2 기판(110)의 제1 면(110A) 상의 가장자리 중 상기 제2 변(S2)과 대향되는 일변(S2’)을 서로 연결하도록 형성될 수 있다. 도 1에 상기 플렉서블 상호 접속 부재(200)는 두 개로 도시되었으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니고, 한 개 또는 세 개 이상의 복수의 플렉서블 상호 접속 부재(200)를 포함할 수 있다.
상기 플렉서블 상호 접속 부재(200)는 휘거나 접히는 유연성을 갖는 부재일 수 있다. 상기 플렉서블 상호 접속 부재(200)는 플렉서블 필름(210), 상기 플렉서블 필름(210) 상에 박막 형태로 형성되는 금속 배선(220), 상기 플렉서블 필름(210)과 상기 금속 배선(220) 사이에 개재되는 금속성 접착층(230) 및 상기 플렉서블 필름(210) 및 상기 금속 배선(220)과 연결되는 도전성 패드(240)를 포함할 수 있다. 상기 플렉서블 상호 접속 부재(200)의 구성 요소들의 위치 관계 및 형태는 도 2 및 도 3에서 상세하게 설명하기로 한다.
상기 도전성 패드(240)는 제1 기판(100) 상의 제1 변(S1), 상기 제1 기판(100)의 제1 변(S1)의 반대편에 위치하는 제2 변(S2)과 상기 제1 변(S1) 및 상기 제2 변(S2)에 각각 대응되는 제2 기판(110) 상의 변 들(S1’, S2’)에 접하여 형성될 수 있다. 상기 도전성 패드(240)는 상기 제1 변(S1) 및 상기 제2 변(S2)과 이에 대응되는 제2 기판(110) 상의 변 들(S1’, S2’)에 제2 방향(Y 방향)으로 평행하게 연장될 수 있다. 상기 도전성 패드(240)는 주석(Sn)-납(Pb) 합금, 니켈(Ni) 또는 금(Au) 등으로 도금된 구리(Cu), 알루미늄(Al), 티타늄(Ti) 또는 흑연계 잉크 중에서 선택되는 적어도 하나의 도전성 물질로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 도전성 패드(240)는 주석-납 합금으로 도금된 구리로 형성될 수 있다.
제1 기판(100)의 상면(100A)의 가장자리에는 지지 부재(300)가 형성될 수 있다. 상기 지지 부재(300)는 상기 제1 기판(100)의 상면(100A)에 4개로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 지지 부재(300)는 인쇄회로기판을 형성하는 물질과 동일한 플라스틱, 사출 성형 플라스틱 또는 스탬프 가공된 금속과 같은 물질로 이루어질 수 있다. 상기 지지 부재(300)는 플렉서블 상호 접속 부재(200)가 휘거나 접혀서 제2 기판(110)이 상기 제1 기판(100) 상으로 내려앉아 접하게 되는 것을 방지하기 위한 지지구조물(rigidizer)로써의 역할을 할 수 있다. 상기 지지 부재(300)의 높이를 다양하게 형성함으로써, 상기 제1 기판(100)과 상기 제2 기판(110)를 연결하는 상기 플렉서블 상호 접속 부재(200)의 접합부 최소 높이를 조절할 수 있다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(1000)는 반도체 소자가 실장되는 기판 사이의 접속부를 휘거나 접을 수 있는 유연성을 갖는 물질로 이루어진 플렉서블 상호 접속 부재(200)로 형성함으로써, 최근 전자 제품의 트렌드인 웨어러블/플렉서블 전자 제품에 응용될 수 있고, 플렉서블 특성으로 인해 접합 높이의 제한이 없어 전자 제품의 소형화, 박막화 및 고집적화를 실현할 수 있다. 또한, 상기 반도체 패키지(1000)는 플렉서블 상호 접속 부재(200)를 포함함으로써, 접속부를 구리 범프(Cu bump) 또는 구리 필라(Cu pillar)로 형성하는 경우 강성이 증가하여 반도체 패키지 전체의 응력 완화 특성이 악하되는 현상 및 박리 현상(Delamination)으로 인한 불량률을 개선할 수 있다.
도 2는 도 1에 도시되어 있는 반도체 패키지(1000)의 플렉서블 상호 접속 부재(200)를 A 방향에서 바라본 정면도이다.
도 2를 참조하면, 상기 플렉서블 상호 접속 부재(200)는 제1 기판(100)의 활성 영역이 형성되는 상면(100A)과 제2 기판(110)의 활성 영역이 형성되는 제1 면(110A) 사이를 전기적 및/또는 물리적으로 연결하고, 제3 방향(Z 방향)으로 연장될 수 있다. 상기 플렉서블 상호 접속 부재(200)는 플렉서블 필름(210), 상기 플렉서블 필름(210) 상에 형성되는 복수의 금속 배선(220), 상기 플렉서블 필름(210)과 상기 복수의 금속 배선(220) 사이에 개재되는 금속성 접착층(230) 및 상기 플렉서블 필름(210)과 상기 복수의 금속 배선(220)을 상기 제1 기판(100) 및 상기 제2 기판(110)과 연결하는 도전성 패드(240)를 포함할 수 있다.
플렉서블 필름(210)은 제1 방향(X 방향, 도 1 참조)으로 휘거나 접힐 수 있고, 제3 방향(Z 방향)으로 높이의 조절이 가능한 유연성있는 물질로 이루어질 수 있다. 상기 플렉서블 필름(210)은 제1 기판(100)과 제2 기판(110) 사이를 연결하고, 제2 방향(Y 방향) 및 제3 방향(Z 방향)으로 연장될 수 있다. 상기 플렉서블 필름(210)은 폴리에스테르(polyester) 또는 폴리이미드(polyimide)를 포함하는 유연성을 가진 물질로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 플렉서블 필름(210)은 폴리이미드로 이루어질 수 있다. 상기 플렉서블 필름(210)의 10㎛ 내지 500㎛의 두께로 형성될 수 있다.
상기 플렉서블 필름(210) 상에는 복수의 금속 배선(220)이 형성될 수 있다. 상기 복수의 금속 배선(220)은 도전성 패드(240)와 연결되어 제3 방향(Z 방향)으로 연장될 수 있다. 상기 복수의 금속 배선(220)은 제2 방향(Y 방향)으로 나란히 배열되고, 상기 제3 방향(Z 방향)으로 연장될 수 있다. 상기 복수의 금속 배선(220)은 구리(Cu), 니켈(Ni), 금(Au), 알루미늄(Al) 및 주석(Sn)을 포함하는 금속 또는 이들의 합금 중에서 선택되는 적어도 하나로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 상기 금속 또는 상기 금속의 합금을 상기 플렉서블 필름(210)의 상면에 형성된 금속성 접착층(230) 상에 전해도금의 방식으로 박막 형태로 형성할 수 있다. 상기 복수의 금속 배선(220)은 각각 1㎛ 내지 100㎛의 두께로 형성될 수 있다.
금속성 접착층(230)은 상기 플렉서블 필름(210)과 상기 복수의 금속 배선(220) 사이에 개재될 수 있다. 상기 금속성 접착층(230)은 상기 복수의 금속 배선(220) 각각의 제2 방향(Y 방향)으로의 폭의 크기와 실질적으로 동일한 폭을 갖도록 형성될 수 있다. 상기 금속성 접착층(230)은 상기 복수의 금속 배선(220)과 마찬가지로 제1 기판(100)의 상면(100A)과 제2 기판(110)의 제1 면(110A)에 형성되는 도전성 패드(240) 사이에서 제3 방향(Z 방향)으로 연장될 수 있다. 상기 금속성 접착층(230)은 상기 플렉서블 필름(210)과 상기 복수의 금속 배선(220) 사이의 접착력을 향상시킬 수 있다. 상기 금속성 접착층(230)은 크롬(Cr), 니켈(Ni) 및 크롬-니켈 합금 중 선택되는 적어도 하나로 이루어질 수 있다. 상기 금속성 접착층(230)은 스퍼터링 방식으로 전술한 물질을 상기 플렉서블 필름(210)에 증착하여 형성할 수 있다. 상기 금속성 접착층(230)은 플렉서블 필름(210) 및 금속 배선(220)과 비교하여 얇은 두께로 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 금속성 접착층(230)은 100Å 내지 5000Å의 두께로 형성될 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지(1000)의 제1 기판(100), 제2 기판(110) 및 플렉서블 상호 접속 부재(200)를 도 1에 도시된 B 방향에서 바라봤을 때의 정면도이다.
도 3을 참조하면, 도전성 패드(240)는 제1 기판(100)의 상면(100A) 및 제2 기판(110)의 제1 면(110A)에 형성되고, 플렉서블 필름(210), 금속 배선(220) 및 금속성 접착층(230)이 상기 도전성 패드(240)와 연결될 수 있다. 플렉서블 상호 접속 부재(200)는 상기 플렉서블 필름(210), 상기 플렉서블 필름(210) 상에 박막 형태로 형성되는 금속성 접착층(230), 상기 금속성 접착층(230) 상에 형성되는 금속 배선(220) 및 상기 도전성 패드(240)를 포함할 수 있다. 상기 플렉서블 필름(210), 상기 금속성 접착층(230), 상기 금속 배선(220)은 순차적으로 적층되어 형성될 수 있다. 도 1 및 도 2의 설명 부분에서 상술하였듯이, 상기 플렉서블 필름(210)은 휘거나 접을 수 있도록 유연성을 가진 물질로 이루어지는바, 제1 방향(X 방향)으로 휘어진 형태로 형성될 수 있다. 상기 금속 배선(220) 및 상기 금속성 접착층(230) 역시 상기 플렉서블 필름(210)과 같이 제1 방향(X 방향)으로 휘어진 형태로 형성될 수 있다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(1100)의 3차원 구조를 나타내는 개략적인 사시도이다.
도 4를 참조하면, 도 1에 도시된 반도체 패키지(1000)와 동일한 구성 요소를 모두 포함하지만, 제2 기판(110)의 제2 면(110B)이 제1 기판(100)의 상면(100A)과 마주보도록 형성되는 차이점이 있다. 상기 반도체 패키지(1100)의 구성 요소인 제1 기판(100), 제2 기판(110), 플렉서블 상호 접속 부재(200) 및 지지 부재(300)에 대한 설명은 도 1에서 설명한 것과 동일하므로, 중복되는 설명은 생략한다.
제2 기판(110)의 제1 면(110A)에는 반도체 소자가 실장되는 활성 영역이 형성될 수 있고, 상기 제1 면(110A)의 반대면인 제2 면(110B)에는 비활성 영역이 형성될 수 있다. 도전성 패드(240)는 상기 제2 기판(110)의 제1 면(110A)에 형성되고, 제1 기판(100)의 상면(100A)에 형성될 수 있다.
상기 반도체 패키지(1100)는 플렉서블 상호 접속 부재(200)를 포함하고, 도전성 패드(240)가 제2 기판(110)의 제1 면(110A)에 형성되며, 상기 제2 기판(110)의 제2 면(110B)과 제1 기판(100)의 상면(100A)이 마주보게 형성되는바, 상기 제1 기판(100)이 유연성을 가진 플렉서블 인쇄회로기판이어서 제3 방향(Z 방향)으로 휘거나 접힐 경우 상기 플렉서블 상호 접속 부재(200)가 상기 제2 기판(110)을 지탱하여 유연성을 확보할 수 있다.
도 5는 도 4에 도시된 반도체 패키지(1100)를 C 방향에서 바라본 정면도이다.
도 5를 참조하면, 제1 기판(100)의 활성 영역이 형성되는 상면(100A) 및 제2 기판(110)의 활성 영역이 형성되는 제1 면(110A) 상에 도전성 패드(240)가 형성되고, 플렉서블 필름(210), 금속 배선(220) 및 금속성 접착층(230)이 상기 도전성 패드(240)와 연결될 수 있다. 플렉서블 상호 접속 부재(200)는 상기 플렉서블 필름(210), 상기 플렉서블 필름(210) 상에 박막 형태로 형성되는 금속성 접착층(230), 상기 금속성 접착층(230) 상에 형성되는 금속 배선(220) 및 상기 도전성 패드(240)를 포함할 수 있다. 상기 플렉서블 상호 접속 부재(200)는 도 2 및 도 3에서 설명한 내용과 동일하므로, 중복되는 설명은 생략한다.
도 6은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(1200)의 3차원 구조를 나타내는 개략적인 사시도이고, 도 7은 상기 반도체 패키지(1200)를 D 방향에서 바라봤을 때의 정면도이다.
도 6 및 도 7을 참조하면, 상기 반도체 패키지(1200)는 제1 기판(100), 상기 제1 기판(100) 상에 이격되어 형성되는 제2 기판(110), 상기 제1 기판(100)과 상기 제2 기판(110)을 전기적 및/또는 물리적으로 연결하는 복수의 플렉서블 상호 접속 부재(202) 및 상기 제1 기판(100)의 상면 가장자리에 형성되는 지지 부재(300)를 포함할 수 있다. 상기 반도체 패키지(1200)가 도 1에 도시된 반도체 패키지(1000)와 비교했을 때 차이점은 플렉서블 상호 접속 부재(202)가 복수개로 형성된다는 점이다. 상기 제1 기판(100), 상기 제2 기판(110) 및 상기 지지 부재(300)는 도 1에서 설명한 것과 동일하므로, 중복되는 설명은 생략하기로 한다.
복수의 플렉서블 상호 접속 부재(202)는 복수의 플렉서블 필름(212), 복수의 금속 배선(222), 복수의 금속성 접착층(232) 및 복수의 도전성 패드(242)을 포함할 수 있다. 상기 복수의 플렉서블 상호 접속 부재(202)는 각각이 제1 방향(X 방향)으로 휘어지고, 제1 기판(100)과 제2 기판(110)을 연결하며, 제3 방향(Z 방향)으로 연장될 수 있다.
상기 복수의 플렉서블 필름(212)은 제1 기판(100)과 제2 기판(110) 사이를 연결하고, 길이방향인 제3 방향(Z 방향)으로 연장될 수 있다. 상기 복수의 플렉서블 필름(212)은 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 상기 복수의 플렉서블 필름(212) 각각의 두께는 10㎛ 내지 500㎛의 값을 갖도록 형성될 수 있다. 상기 복수의 플렉서블 필름(212)의 재료 및 형성 방법은 도 1 및 도 2에서 설명한 플렉서블 필름(210)과 동일하므로, 중복되는 설명은 생략한다.
복수의 금속 배선(222)은 상기 복수의 플렉서블 필름(212) 상에 형성될 수 있다. 상기 복수의 금속 배선(222)은 상기 복수의 플렉서블 필름(212)을 따라 길이방향인 제3 방향(Z 방향)으로 연장되고, 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 상기 복수의 금속 배선(222) 각각의 상기 제2 방향(Y 방향)으로의 폭의 크기는 상기 복수의 플렉서블 필름(212)의 상기 제2 방향(Y 방향)으로의 폭의 크기보다 작거나 실질적으로 동일하게 형성될 수 있다. 상기 복수의 금속 배선(220)은 각각 1㎛ 내지 100㎛의 두께로 형성될 수 있다. 상기 복수의 금속 배선(222)의 재료 및 형성 방법은 도 1 및 도 2에서 설명한 복수의 금속 배선(220)과 동일하므로, 중복되는 설명은 생략한다.
복수의 금속성 접착층(232)은 상기 복수의 플렉서블 필름(212)과 상기 복수의 금속 배선(222) 사이에 개재될 수 있다. 상기 복수의 금속성 접착층(232)은 상기 복수의 플렉서블 필름(212) 상에서 상기 복수의 플렉서블 필름(212)을 따라 제3 방향(Z 방향)으로 연장되고, 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 상기 복수의 금속성 접착층(232)은 상기 플렉서블 필름(212) 각각의 제2 방향(Y 방향)으로의 폭의 크기보다는 작고, 상기 복수의 금속 배선(222) 각각의 상기 제2 방향(Y 방향)으로의 폭의 크기와는 실질적으로 동일하게 형성될 수 있다. 상기 복수의 금속성 접착층(232) 각각은 100Å 내지 5000Å의 두께로 형성될 수 있다. 상기 복수의 금속성 접착층(232)의 재료 및 형성 방법은 도 1 및 도 2에서 설명한 금속성 접착층(230)과 동일한 바, 중복되는 설명은 생략한다.
복수의 플렉서블 필름(212), 복수의 금속 배선(222) 및 복수의 금속성 접착층(232)이 순차적으로 적층되어 형성되는 구조는 도 3에 도시된 플렉서블 상호 접속 부재(200)의 단면과 동일한 바, 중복되는 설명은 생략한다.
복수의 도전성 패드(242)는 제1 기판(100)의 상면(100A)의 가장자리 일변과 그 반대편에 형성되고, 제2 기판(110)의 제1 면(110A)의 가장자리 일변과 그 반대편에 형성될 수 있다. 상기 복수의 도전성 패드(242)는 상기 제1 기판(100)의 상면(100A) 및 상기 제2 기판(110)의 제1 면(110A) 상에서 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 상기 복수의 도전성 패드(242)는 복수의 플렉서블 필름(212), 복수의 금속 배선(222) 및 복수의 금속성 접착층(232)과 전기적 및/또는 물리적으로 연결될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(1300)의 3차원 구조를 나타내는 개략적인 사시도이다.
도 8을 참조하면, 상기 반도체 패키지(1300)는 제1 기판(100), 상기 제1 기판(100) 상에 이격되어 형성되는 제2 기판(110), 상기 제1 기판(100)과 상기 제2 기판(110)을 전기적 및/또는 물리적으로 연결하는 제1 플렉서블 상호 접속 부재(204-1), 복수의 제2 플렉서블 상호 접속 부재(204-2) 및 상기 제1 기판(100)의 상면 가장자리에 형성되는 지지 부재(300)를 포함할 수 있다. 상기 반도체 패키지(1300)가 도 1에 도시된 반도체 패키지(1000)와 비교했을 때 차이점은 상기 제1 기판(100)과 상기 제2 기판(110)의 가장자리 일변에 각각 형성되어 연결되는 플렉서블 상호 접속 부재가 서로 다른 형태를 가진 제1 플렉서블 상호 접속 부재(204-1)와 복수의 제2 플렉서블 상호 접속 부재(204-2)를 포함한다는 점이다. 상기 제1 기판(100), 상기 제2 기판(110) 및 상기 지지 부재(300)는 도 1에서 설명한 것과 동일하므로, 중복되는 설명은 생략하기로 한다.
제1 기판(100)의 상면(100A)과 제2 기판(110)의 제1 면(110A)을 전기적 및/또는 물리적으로 연결하는 제1 플렉서블 상호 접속 부재(204-1) 및 제2 플렉서블 상호 접속 부재(204-2)는 각각 길이방향인 제3 방향(Z 방향)으로 연장될 수 있다. 상기 제1 플렉서블 상호 접속 부재(204-1)는 상기 상기 제1 기판(100)의 상면 가장자리의 제1 변(S1)과 상기 제2 기판(110)의 제1 면(110A) 상의 가장자리 일변 중 상기 제1 변(S1)과 마주보는 일변(S1’)을 서로 연결하도록 형성될 수 있다. 상기 복수의 제2 플렉서블 상호 접속 부재(204-2)는 상기 제1 기판(100)의 상면 가장자리의 제2 변(S2)과 상기 제2 변(S2)과 상기 제2 기판(110)의 제1 면(110A) 상의 가장자리 중 상기 제2 변(S2)과 마주보는 일변(S2’)을 서로 연결하도록 형성될 수 있다. 요약컨대, 상기 제1 기판(100)의 상면(100A)의 가장자리 양변과 상기 제2 기판(110)의 제1 면(110A)의 가장자리 양변에 각각 형성되어 연결되는 플렉서블 상호 접속 부재의 종류 및 형태가 다를 수 있다.
제1 플렉서블 상호 접속 부재(204-1)는 상기 제1 플렉서블 상호 접속 부재(204-1)의 길이방향인 제3 방향(Z 방향)에 수직하는 제2 방향(Y 방향)으로 연장되는 제1 플렉서블 필름(214-1), 상기 제1 플렉서블 필름(214-1) 상에 형성되고 상기 제2 방향(Y 방향)으로 평행하게 배열되는 복수의 제1 금속 배선(224-1), 상기 제1 플렉서블 필름(214-1)과 상기 복수의 제1 금속 배선(224-1) 사이에 개재되고, 상기 복수의 제1 금속 배선(224-1)의 상기 제2 방향(Y 방향)으로의 폭과 실질적으로 동일한 폭을 갖는 복수의 제1 금속성 접착층(234-1) 및 상기 제1 플렉서블 필름(214-1), 상기 복수의 제1 금속 배선(224-1) 및 상기 복수의 제1 금속성 접착층(234-1)과 연결되고, 상기 제1 기판(100)의 상면(100A) 및 상기 제2 기판(110)의 제1 면(110A) 상에 형성되는 제1 도전성 패드(244-1)를 포함할 수 있다. 상기 제1 플렉서블 필름(214-1), 상기 복수의 제1 금속 배선(224-1), 상기 복수의 제1 금속성 접착층(234-1) 및 상기 제1 도전성 패드(244-1)은 도 1 내지 도 3에 도시된 플렉서블 필름(210), 금속 배선(220), 금속성 접착층(230) 및 도전성 패드(240)와 각각 동일한바, 도 1 내지 도 3에서 설명한 내용과 중복되는 설명은 생략한다.
제2 플렉서블 상호 접속 부재(204-2)는 복수개로 형성되고, 상기 제2 플렉서블 상호 접속 부재(204-2)의 길이방향인 제3 방향(Z 방향)으로 연장될 수 있다. 상기 복수의 제2 플렉서블 상호 접속 부재(204-2)는 제2 방향(Y 방향)을 따라 평행하게 배열될 수 있다. 상기 복수의 제2 플렉서블 상호 접속 부재(204-2) 는 복수의 제2 플렉서블 필름(214-2), 상기 복수의 제2 플렉서블 필름(214-2) 상에 형성되는 복수의 제2 금속 배선(224-2), 상기 복수의 제2 플렉서블 필름(214-2)와 상기 복수의 금속 배선(224-2) 사이에 개재되는 복수의 금속성 접착층(234-2) 및 상기 복수의 제2 플렉서블 필름(214-2), 상기 복수의 금속 배선(224-2) 및 상기 복수의 금속성 접착층(234-2)과 연결되고, 제1 기판(100)의 상면(100A)과 제2 기판(110)의 제1 면(110A)에 접하여 형성되는 복수의 제2 도전성 패드(244-2)를 포함할 수 있다. 상기 복수의 제2 금속 배선(224-2)의 제2 방향(Y 방향)으로의 폭의 크기는 상기 복수의 제2 플렉서블 필름(214-2) 각각의 상기 제2 방향(Y 방향)으로의 폭의 크기보다 작거나 실질적으로 동일한 크기로 형성될 수 있다. 또한, 상기 복수의 제2 금속성 접착층(234-2)의 상기 제2 방향(Y 방향)으로의 폭의 크기는 상기 복수의 제2 금속 배선(224-2)의 폭의 크기와 실질적으로 동일할 수 있다. 상기 복수의 제2 플렉서블 필름(214-2), 상기 복수의 제2 금속 배선(224-2), 상기 복수의 제2 금속성 접착층(234-2) 및 상기 복수의 제2 도전성 패드(244-2)는 도 6 및 도 7에 도시된 복수의 플렉서블 필름(212), 복수의 금속 배선(222), 복수의 금속성 접착층(232) 및 복수의 도전성 패드(242)와 각각 동일한바, 도 6 및 도 7에서 설명한 내용과 중복되는 설명은 생략한다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(2000)의 3차원 구조를 나타내는 사시도이고, 도 10은 상기 반도체 패키지(2000)의 요부를 도 9의 E 방향에서 바라본 정면도이다.
도 9를 참조하면, 상기 반도체 패키지(2000)는 제1 기판(100), 상기 제1 기판(100) 상에 형성되는 제2 기판(110), 상기 제1 기판(100)과 상기 제2 기판(110) 사이에 개재되는 접착층(140), 상기 제1 기판(100)과 상기 제2 기판(110)을 연결하는 플렉서블 상호 접속 부재(206) 및 상기 제1 기판(100)의 하면(100B)에 형성되고, 외부 장치와 연결되는 외부 접속 부재(400)를 포함할 수 있다.
제1 기판(100)은 제1 방향(X 방향) 및 제2 방향(Y 방향)으로 연장되는 사각 평면의 형태로 형성될 수 있다. 상기 제1 기판(100)은 인쇄회로기판(PCB), 에폭시 유리 또는 폴리이미드 유리 회로 기판과 같은 휘거나 접을 수 있는 유연성을 가진 플렉서블(flexible) 기판일 수 있다. 상기 제1 기판(100)의 하면(100B)은 반도체 소자가 형성되는 활성 영역(active region)을 포함할 수 있다. 상기 제1 기판(100)의 재료 및 특성은 도 1에서 설명한 제1 기판(100)과 동일한 바, 중복되는 설명은 생략한다.
제2 기판(110)은 상기 제1 기판(100) 상에 형성되고, 상기 제1 기판(100)의 평면적과 실질적으로 동일한 평면적을 갖도록 형성될 수 있다. 상기 제2 기판(110)의 제1 면(110A)은 활성 영역이 형성될 수 있다. 상기 제1 면(110A)의 반대면인 제2 면(110B)은 비활성 영역을 포함할 수 있다. 상기 제2 기판(110)의 재료 및 특성은 도 1에서 설명한 제2 기판(110)과 동일한 바, 중복되는 설명은 생략한다.
제1 기판(100)과 제2 기판(110) 사이에는 접착층(140)이 개재될 수 있다. 구체적으로, 상기 접착층(140)은 상기 제1 기판(100)의 상면(100A)과 상기 제2 기판(110)의 제2 면(110B)에 접하도록 형성될 수 있다. 상기 접착층(140)의 평면적의 크기는 상기 제1 기판(100) 및 상기 제2 기판(110)의 평면적의 크기와 실질적으로 동일할 수 있다. 상기 접착층(140)은 예컨대, 에폭시 수지, NCF, UV 필름, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제, 초음파 경화형 접착제, NCP 등을 포함하는 물질 중 적어도 하나로 형성될 수 있다. 상기 접착층(140)은 상기 제2 기판(110)의 제2 면(110B)을 상기 제1 기판(100)의 상면(100A)에 접착시키고, 고정시킬 수 있다.
제1 기판(100)의 하면(100B)에는 외부 접속 부재(400)가 형성될 수 있다. 상기 외부 접속 부재(400)는 전체 반도체 패키지(2000)를 외부의 시스템 기판이나 메인 보드에 실장시키는 기능을 할 수 있다. 상기 외부 접속 부재(400)는 도전성 재질 예컨대, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au) 또는 솔더(solder) 중에서 선택되는 적어도 하나로 형성될 수 있다. 다만, 상기 외부 접속 부재(400)의 재질이 그에 한정되는 것은 아니다. 한편, 상기 외부 접속 부재(400)는 다중층 또는 단일층으로 형성될 수 있다. 상기 외부 접속 부재(400)는 상기 제1 기판(100)의 하면(100B) 상에서 도전성 패드(246, 도 10 참조)에 의해 포위되도록 상기 제1 기판(100)의 하면(100B) 중앙부에 형성될 수 있다.
제1 기판(100)의 활성영역을 포함하는 하면(100B)과 제2 기판(110)의 활성영역을 포함하는 제1 면(110A)을 전기적 및/또는 물리적으로 연결하는 플렉서블 상호 접속 부재(206)가 형성될 수 있다. 상기 플렉서블 상호 접속 부재(206)는 상기 제1 기판(100)의 하면(100B) 및 상기 제2 기판(110)의 제1 면(110A)의 가장자리에 각각 형성될 수 있다. 도 9에서 상기 플렉서블 상호 접속 부재(206)는 두 개로 도시되었으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니고, 한 개 또는 세 개 이상의 복수의 플렉서블 상호 접속 부재(206)를 포함할 수 있다.
도 10을 참조하면, 상기 플렉서블 상호 접속 부재(206)는 휘거나 접히는 유연성을 갖는 부재일 수 있다. 상기 플렉서블 상호 접속 부재(206)는 플렉서블 필름(216), 상기 플렉서블 필름(216) 상에 박막 형태로 형성되는 금속 배선(226), 상기 플렉서블 필름(216)과 상기 금속 배선(226) 사이에 개재되는 금속성 접착층(236) 및 상기 플렉서블 필름(216) 및 상기 금속 배선(226)과 연결되는 도전성 패드(246)를 포함할 수 있다. 상기 플렉서블 상호 접속 부재(206)의 구성 요소들의 위치 관계 및 형태는 도 2 및 도 3에서 설명한 플렉서블 상호 접속 부재(200)와 동일하므로, 중복되는 설명은 생략한다.
본 발명의 일 실시예에 따른 반도체 패키지(2000)는 제1 기판(100)의 하면(100B)과 제2 기판(110)의 제1 면(110A)을 플렉서블 상호 접속 부재(206)로 연결하고, 비활성 영역이 형성되는 상기 제1 기판(100)의 상면(100A)과 상기 제2 기판(110)의 제2 면(110B)을 접착층(140)을 통하여 접착하여 고정시킴으로써, 솔더 범프와 같은 일반적인 도전성 접속 부재를 사용할 때 보다 전체 반도체 패키지를 소형화할 수 있고, 따라서 반도체 소자의 고집적화를 실현할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(2100)의 3차원 구조를 나타내는 사시도이다.
도 11을 참조하면, 상기 반도체 패키지(2100)는 제1 기판(100), 상기 제1 기판(100) 상에 형성되는 제2 기판(110), 상기 제1 기판(100)과 상기 제2 기판(110) 사이에 개재되는 접착층(140), 상기 제1 기판(100)과 상기 제2 기판(110)을 연결하는 플렉서블 상호 접속 부재(208) 및 상기 제1 기판(100)의 하면(100B)에 형성되고, 외부 장치와 연결되는 외부 접속 부재를 포함할 수 있다. 상기 반도체 패키지(2100)를 도 9 및 도 10에 도시된 반도체 패키지(2000)와 비교하면, 상기 플렉서블 상호 접속 부재(208)가 복수개로 형성된다는 차이점이 있다. 상기 제1 기판(100), 상기 제2 기판(110), 상기 접착층(140) 및 상기 외부 접속 부재(400)는 도 9 및 도 10에서 설명한 것과 동일하므로, 중복되는 설명은 생략한다.
복수의 플렉서블 상호 접속 부재(208)는 복수의 플렉서블 필름(218), 복수의 금속 배선(228), 복수의 도전성 패드(248)을 포함할 수 있다. 상기 복수의 플렉서블 상호 접속 부재(208)는 각각이 제1 방향(X 방향)으로 휘어지고, 제1 기판(100)과 제2 기판(110)을 연결하며, 제3 방향(Z 방향)으로 연장될 수 있다.
복수의 플렉서블 필름(218)은 제1 기판(100)과 제2 기판(110) 사이를 연결하고, 길이방향인 제3 방향(Z 방향)으로 연장될 수 있다. 상기 복수의 플렉서블 필름(218)은 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 복수의 금속 배선(228)은 상기 복수의 플렉서블 필름(218) 상에 형성될 수 있다. 상기 복수의 금속 배선(228)은 상기 복수의 플렉서블 필름(218)을 따라 길이방향인 제3 방향(Z 방향)으로 연장되고, 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 상기 복수의 금속 배선(228) 각각의 상기 제2 방향(Y 방향)으로의 폭의 크기는 상기 복수의 플렉서블 필름(218)의 상기 제2 방향(Y 방향)으로의 폭의 크기보다 작거나 실질적으로 동일하게 형성될 수 있다. 복수의 도전성 패드(248)는 제1 기판(100)의 하면(100B)의 가장자리 일변과 그 반대편에 형성되고, 제2 기판(110)의 제1 면(110A)의 가장자리 일변과 그 반대편에 형성될 수 있다. 상기 복수의 도전성 패드(248)는 상기 제1 기판(100)의 하면(100B) 및 상기 제2 기판(110)의 제1 면(110A) 상에서 제2 방향(Y 방향)으로 평행하게 배열될 수 있다. 상기 복수의 플렉서블 필름(218), 상기 복수의 금속 배선(228) 및 상기 복수의 도전성 패드(242)는 도 6에 도시되어 있는 복수의 복수의 플렉서블 필름(212), 복수의 금속 배선(222) 및 복수의 도전성 패드(242)와 동일한 형태를 갖고, 동일한 재료 및 동일한 방법으로 형성되는바, 도 6에 설명한 내용과 중복되는 설명은 생략한다. 본 발명의 일 실시예에 있어서, 상기 복수의 플렉서블 필름(218)과 상기 복수의 금속 배선(228) 사이에는 복수의 금속성 접착층이 개재될 수 있다.
도 12는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(2200)의 3차원 구조를 나타내는 사시도이고, 도 13은 상기 반도체 패키지(2200)의 요부를 도 12의 E 방향에서 바라본 정면도이다.
도 12 및 도 13을 참조하면, 상기 반도체 패키지(2200)는 도 11에 도시된 반도체 패키지(2100)와 동일한 구성 요소를 포함하지만, 제2 기판(110) 상에 형성되는 제3 기판(120) 및 상기 제2 기판(110)과 상기 제3 기판(120) 사이에 개재되는 기판간 연결 부재(410)을 더 포함할 수 있다. 상기 반도체 패키지(2200)의 구성 요소 중 도 11에 도시된 반도체 패키지(2100)와 동일한 구성 요소에 대한 설명은 도 11에 대한 설명과 중복되므로, 생략한다.
제2 기판(110)의 제1 면(110A) 상에는 제3 기판(120)이 형성될 수 있다. 상기 제3 기판(120)은 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(SiGe) 기판, 실리콘 온 인슐레이터(silicon-on-insulator: SOI) 기판 중에서 선택되는 적어도 하나로 이루어질 수 있다. 상기 제3 기판(120)은 반도체 물질, 예를 들어 IV족 반도체, III-V족 화합물 반도체 또는 II-VI족 산화물 반도체를 포함할 수 있다. 상기 제3 기판(120)은 벌크 웨이퍼 또는 에피택셜층(Epitaxial layer)으로 형성될 수도 있다. 상기 제3 기판(120)은 상기 제2 기판(110)과 동일한 기판일 수 있으나, 이에 한정되는 것은 아니고, 다른 종류의 기판일 수 있다.
상기 제2 기판(110)과 상기 제3 기판(120) 사이에는 기판간 연결 부재(410)가 개재될 수 있다. 상기 제2 기판(110)과 상기 제3 기판(120)은 상기 기판간 연결 부재(410)를 통하여 서로 전기적 및/또는 물리적으로 연결될 수 있다. 상기 기판간 연결 부재(410)는 솔더 볼(Solder ball), 핀 그리드 어레이(Pin Grid Array), 볼 그리드 어레이(Ball Grid Array) 및 마이크로 필러 그리드 어레이(Micro Pillar Grid Array, MPGA) 중에서 선택되는 적어도 하나로 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 기판간 연결 부재(410)는 솔더볼일 수 있다. 상기 기판간 연결 부재(410)는 열압착 공정 및/또는 리플로우 공정을 이용하여 상기 제2 기판(110)의 제1 면(110A) 상에 부착될 수 있다.
제2 기판(110)의 제1 면(110A) 상의 가장자리 각 변에는 복수의 도전성 패드(248)가 형성될 수 있다. 도 12에는 상기 제1 면(110A) 상의 가장자리 일변 및 상기 일변의 반대편에만 상기 복수의 도전성 패드(248)가 형성되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 또한, 도 12에는 기판간 연결 부재(410)의 일부가 정면에 노출되는 것으로 도시되었으나, 이에 한정되는 것은 아니고, 상기 기판간 연결 부재(410)는 상기 복수의 도전성 패드(248)에 의해 포위되도록 형성될 수 있다(도 14 참조).
본 발명의 일 실시예에 따른 반도체 패키지(2200)는 제2 기판(110)의 제1 면(110A) 중 플렉서블 상호 접속 부재(206)가 형성되어 있지 않은 영역에 기판간 연결 부재(410)를 형성하고, 상기 제2 기판(110) 상에 제3 기판(120)을 적층하고, 상기 제3 기판(120)을 상기 기판간 연결 부재(410)와 연결시킴으로써, 반도체 소자를 더 많이 실장하여 전체 반도체 패키지의 소형화 및 고성능화를 실현할 수 있다.
도 14는 도 12 및 도 13에 도시되어 있는 반도체 패키지(2200)의 제2 기판(110)의 제1 면(110A)에 대한 일 실시예에 따른 평면도이다.
도 14를 참조하면, 상기 제2 기판(110)의 제1 면(110A)은 제1 방향(X 방향) 및 제3 방향(Z 방향)으로 연장되는 사각형 구조로 형성될 수 있다. 상기 제1 면(110A) 상의 가장자리 4변에는 복수의 도전성 패드(248)가 각각 상기 제1 방향(X 방향) 및 상기 제3 방향(Z 방향)으로 평행하게 배열될 수 있다. 도 14에서 상기 복수의 도전성 패드(248)는 상기 제1 면(110A)의 가장자리 4변에 모두 형성되고, 각각 제1 방향(X 방향) 및 제3 방향(Z 방향)으로 평행하게 배열되는 것으로 도시되어 있지만, 이에 한정되는 것은 아니고 제1 기판(100, 도 12 및 도 13 참조)과 연결되는 입력/출력(I/O) 접속 단자의 수에 대한 플렉서블 상호 접속 부재(208)의 수에 따라 다르게 형성될 수 있다. 예컨대, 상기 복수의 도전성 패드(248)은 상기 제1 면(110A)의 상면 가장자리 일변에만 형성되거나, 상기 제1 면(110A)의 가장자리 일변 및 상기 일변에 반대되는 변을 포함하는 두 변에만 형성될 수도 있다.
제2 기판(110)의 제1 면(110A)의 상면 중 상기 복수의 도전성 패드(248)가 형성되지 않은 영역, 즉 상기 제1 면(110A)의 중앙부에는 기판간 연결 부재(410)가 형성될 수 있다. 상기 기판간 연결 부재(410)는 상기 복수의 도전성 패드(248)에 의해 포위되도록 형성될 수 있다. 도 14에서 상기 기판간 연결 부재(410)는 제1 방향(X 방향)으로 8개, 제2 방향(Y 방향)으로 4개가 배치되는 것으로 도시되었으나, 이에 한정되는 것은 아니고, 상기 제2 기판(110)과 제3 기판(120)의 입력/출력 단자의 수에 따라 다르게 형성될 수 있다.
도 15는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 패키지(2300)의 단면도이다.
도 15를 참조하면, 상기 반도체 패키지(2300)는 도 11에 도시된 반도체 패키지(2100)와 동일한 구성 요소를 포함하지만, 제2 기판(110) 상에 형성되는 제3 기판(120), 상기 제3 기판(120) 상에 형성되는 제4 기판(130), 상기 제2 기판(110)과 상기 제3 기판(120)을 연결하는 제1 기판간 연결 부재(420) 및 상기 제3 기판(120)과 상기 제4 기판(130)을 연결하는 제2 기판간 연결 부재(430)을 더 포함할 수 있다. 상기 반도체 패키지(2300)의 구성 요소 중 도 11에 도시된 반도체 패키지(2100)와 동일한 구성 요소에 대한 설명은 도 11에 대한 설명과 중복되므로, 생략한다.
제2 기판(110)의 제1 면(110A) 상에는 제3 기판(120)이 형성되고, 상기 제3 기판(120) 상에는 제3 기판(120)이 형성되어, 상기 제2 기판(110), 상기 제3 기판(120) 및 상기 제4 기판(130)이 순차적으로 적층될 수 있다. 상기 제3 기판(120) 및 상기 제4 기판(130)은 각각 실리콘(Si) 기판, 게르마늄(Ge) 기판, 실리콘-게르마늄(SiGe) 기판, 실리콘 온 인슐레이터(silicon-on-insulator: SOI) 기판 중에서 선택되는 적어도 하나로 이루어질 수 있다. 상기 제3 기판(120) 및 상기 제4 기판(130)은 각각 반도체 물질, 예를 들어 IV족 반도체, III-V족 화합물 반도체 또는 II-VI족 산화물 반도체를 포함할 수 있다. 상기 제3 기판(120) 및 상기 제4 기판(130)은 각각 벌크 웨이퍼 또는 에피택셜층(Epitaxial layer)으로 형성될 수도 있다. 상기 제3 기판(120)과 상기 제4 기판(130)은 서로 동일한 기판일 수 있으나, 이에 한정되는 것은 아니고, 서로 다른 종류의 기판일 수 있다. 상기 제3 기판(120)과 상기 제4 기판(130)은 실질적으로 동일한 평면적을 갖도록 형성될 수 있다.
제2 기판(110)의 제1 면(110A)을 덮는 상부 보호층(112)이 형성될 수 있다. 상기 상부 보호층(112)은 상기 제2 기판(110)을 보호하는 기능을 하는데, 예컨대, 솔더 레지스트로 형성될 수 있다.
제1 상부 패드(422)는 상기 상부 보호층(112)을 관통하여 형성되고, 제1 기판간 연결 부재(420)를 통해 제1 하부 패드(424)와 전기적 및/또는 물리적으로 연결될 수 있다. 상기 제1 상부 패드(422)는 도전성 물질로 형성될 수 있다. 상기 제1 상부 패드(422)는 알루미늄(Al) 또는 구리(Cu)로 형성될 수 있고, 펄스 도금이나 직류 도금 방법을 통해 형성될 수 있다. 다만, 상기 제1 상부 패드(422)의 재료 및 형성 방법이 이에 한정되는 것은 아니다.
제1 하부 보호층(122)은 제3 기판(120)의 하면에 형성되고, 제1 상부 보호층(124)은 상기 제3 기판(120)의 상면에 형성될 수 있다. 상기 제1 하부 보호층(122) 및 상기 제1 상부 보호층(124)은 상기 제3 기판(120)을 외부로부터 보호하는 기능을 한다. 상기 제1 하부 보호층(122) 및 상기 제1 상부 보호층(124)은 산화막 또는 질화막으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수 있다. 상기 제1 하부 보호층(122) 및 상기 제1 상부 보호층(124)은 고밀도 플라즈마 화학 증착(HDP-CVD) 공정을 이용하여 산화막 또는 질화막, 예컨대 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 형성될 수 있다.
제1 하부 패드(424)는 제3 기판(120)의 하면 상에 도전성 물질로 형성되며, 상기 제3 기판(120)을 관통하여 관통 전극(126)에 전기적 및/또는 물리적으로 연결될 수 있다. 상기 제1 하부 패드(424)는 알루미늄(Al) 또는 구리(Cu) 등으로 형성될 수 있고, 펄스 도금이나 직류 도금 방법을 통해 형성될 수 있다. 그러나 상기 제1 하부 패드(424)의 재료 및 형성 방법이 이에 한정되는 것은 아니다.
제1 기판간 연결 부재(420)는 제1 상부 패드(422) 상에 형성될 수 있다. 상기 제1 기판간 연결 부재(420)는 도전성 재질 예컨대, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Tin), 금(Au) 또는 솔더(solder) 등으로 형성될 수 있다. 그러나 상기 제1 기판간 연결 부재(420)의 재질이 이에 한정되는 것은 아니다. 상기 제1 기판간 연결 부재(420)는 다중층 또는 단일층으로 형성될 수 있다. 예컨대, 상기 제1 기판간 연결 부재(420)가 다중층으로 형성되는 경우에, 상기 제1 기판간 연결 부재(420)는 구리 필러(pillar) 및 솔더를 포함할 수 있고, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리로 형성될 수 있다.
관통 전극(126)은 제3 기판(120)을 관통하여, 제2 상부 패드(432)에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 상기 관통 전극(126)은 TSV(Through Silicon Via)일 수 있다. 상기 관통 전극(126)은 장벽 금속층 및 배선 금속층을 포함할 수 있다. 장벽 금속층은 티타늄(Ti), 탄탈륨(Ta), 질화티타늄(TiN) 및 질화탄탈륨(TaN)에서 선택된 하나 또는 둘 이상의 적층 구조를 포함할 수 있다. 배선 금속층은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔루륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr) 중의 하나 또는 그 이상을 포함할 수 있다. 예컨대, 배선 금속층은 텅스텐(W), 알루미늄(Al) 및 구리(Cu)에서 선택된 하나 또는 둘 이상의 적층 구조를 포함할 수 있다. 그러나, 상기 관통 전극(126)의 구조 및 재질이 이에 한정되는 것은 아니다.
제3 기판(120)은 관통 전극(126)을 통해서 상기 제3 기판(120) 상에 적층되는 제4 기판(130)과 상호 전기적 및/또는 물리적으로 연결될 수 있다. 구체적으로, 상기 관통 전극(126)은 제2 상부 패드(432)와 연결되고, 제2 기판간 연결 부재(430)를 통해 제2 하부 패드(434)와 전기적 및/또는 물리적으로 연결될 수 있다. 상기 제2 기판간 연결 부재(430)는 상기 제3 기판(120)과 상기 제4 기판(130) 사이에 개재될 수 있다. 상기 제2 상부 패드(432) 및 상기 제2 하부 패드(434)의 구조 및 재료는 전술한 제1 상부 패드(422) 및 제1 하부 패드(424)와 동일하고, 상기 제2 기판간 연결 부재(430)의 구조 및 재료는 전술한 제1 기판간 연결 부재(420)와 동일한 바, 중복되는 설명은 생략한다.
본 발명의 일 실시예에 따른 반도체 패키지(2300)는 관통 전극(126)을 구비하고, 상기 관통 전극(126)을 통해 제3 기판(120)과 제4 기판(130)을 전기적 및/또는 물리적으로 연결함으로써, 복수의 반도체 기판이 적층되어 형성되는 반도체 패키지의 전체 크기를 줄일 수 있고, 따라서 보다 많은 수의 반도체 기판 및 반도체 소자를 적층할 수 있어 고성능 및 소형화를 실현할 수 있다. 도 15에는 제2 기판(110) 상에 제3 기판(120) 및 제4 기판(130)이 적층된 것으로 도시되었으나, 이에 한정되는 것은 아니고, 2개 이상의 복수의 반도체 기판이 적층될 수도 있다.
도 16은 본 발명의 일부 실시예에 따른 반도체 패키지를 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.
도 16을 참조하면, 전자시스템(3000)은 제어기(3100), 입/출력 장치(3200), 메모리(3300) 및 인터페이스(3400)를 포함할 수 있다. 전자시스템(3000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 스마트 워치를 포함하는 웨어러블 디바이스(wearable device)일 수 있다.
제어기(3100)는 프로그램을 실행하고, 전자시스템(3000)을 제어하는 역할을 할 수 있다. 제어기(3100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로 콘트롤러(micro-controller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(3200)는 전자시스템(3000)의 데이터를 입력 또는 출력하는데 이용될 수 있다.
전자시스템(3000)은 입/출력 장치(3200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(3200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 상기 입/출력 장치(3200)는 예컨대 플렉서블 디스플레이(Flexible display)와 같은 유연성을 가진 플렉서블 장치를 포함할 수 있다. 메모리(3300)는 제어기(3100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(3100)에서 처리된 데이터를 저장할 수 있다. 제어기(3100) 및 메모리(3300)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지(1000 내지 2300)를 포함할 수 있다. 인터페이스(3400)는 상기 전자시스템(3000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(3100), 입/출력 장치(3200), 메모리(3300) 및 인터페이스(3400)는 버스(3500)를 통하여 서로 통신할 수 있다.
예를 들어, 이러한 전자시스템(3000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 웨어러블 디바이스에 이용될 수 있다.
도 17은 본 발명의 일부 실시예들에 따른 반도체 패키지가 응용된 전자 장치를 개략적으로 보여주는 단면도이다.
도 17은 도 16에 도시되어 있는 전자시스템(3000)이 웨어러블 디바이스(4000)에 적용되는 예를 보여주고 있다. 상기 웨어러블 디바이스(4000)는 몸에 두르거나 손목에 부착하여 사용하는 전자 장치로써, 예컨대, 모바일 폰과 연계되어 문자, 이메일, 일정 등의 정보를 제공하는 스마트 워치 또는 전자 안경을 포함할 수 있다. 상기 웨어러블 디바이스(4000)는 몸에 두르거나 손목에 부착하여 사용하는바, 말거나 접을 수 있고, 늘릴 수 있는 등의 유연성을 갖는 반도체 패키지를 필요로 하고, 따라서 본 발명의 일 실시예에 따른 반도체 패키지(1000 내지 2300)이 적용될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 제1 기판, 100A: 상면, 100B: 하면, 110: 제2 기판, 110A: 제1 면, 110B: 제2 면, 112: 상부 보호층, 120: 제3 기판, 122: 제1 하부 보호층, 124: 제1 상부 보호층, 126: 관통 전극, 130: 제4 기판, 140: 접착층, 200: 플렉서블 상호 접속 부재, 202: 플렉서블 상호 접속 부재, 204-1: 제1 플렉서블 상호 접속 부재, 204-2: 제2 플렉서블 상호 접속 부재, 206: 플렉서블 상호 접속 부재, 208: 플렉서블 상호 접속 부재, 210: 플렉서블 필름, 212: 플렉서블 필름, 214-1: 제1 플렉서블 필름, 214-2: 복수의 제2 플렉서블 필름, 216: 플렉서블 필름, 218: 복수의 플렉서블 필름, 220: 금속 배선, 222: 복수의 금속 배선, 224-1: 복수의 제1 금속 배선, 224-2: 금속 배선, 226: 금속 배선, 228: 복수의 금속 배선, 230: 금속성 접착층, 234-2: 금속성 접착층, 232: 복수의 금속성 접착층, 234-1: 복수의 제1 금속성 접착층, 236: 금속성 접착층, 240: 도전성 패드, 242: 복수의 도전성 패드, 244-1: 제1 도전성 패드, 244-2: 복수의 제2 도전성 패드, 246: 도전성 패드, 248: 복수의 도전성 패드, 300: 지지 부재, 400: 외부 접속 부재, 410: 기판간 연결 부재, 420: 제1 기판간 연결 부재, 422: 제1 상부 패드, 424: 제1 하부 패드, 430: 제2 기판간 연결 부재, 432: 제2 상부 패드, 434: 제2 하부 패드, 1000 내지 2300: 따른 반도체 패키지, 3000: 전자시스템, 3100: 제어기, 3200: 입/출력 장치, 3300: 메모리, 3400: 인터페이스, 3500: 버스, 4000: 웨어러블 디바이스

Claims (10)

  1. 제1 기판;
    상기 제1 기판 상에 이격되어 배치되고, 반도체 소자가 실장되는 활성 영역을 포함하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판을 전기적으로 연결하는 플렉서블 상호 접속 부재;를 포함하고,
    상기 플렉서블 상호 접속 부재는 플렉서블 필름 및 상기 플렉서블 필름 상에 형성된 금속 배선을 포함하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 플렉서블 필름은 폴리 이미드(Polyimide) 필름인 것을 특징으로 하는 반도체 패키지.
  3. 제1 항에 있어서,
    상기 플렉서블 상호 접속 부재는 상기 금속 배선과 상기 플렉서블 필름 사이에 개재되는 금속성 접착 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제1 항에 있어서,
    상기 플렉서블 상호 접속 부재는 상기 제1 기판의 일면과 상기 제2 기판의 활성 영역 상에 형성되는 도전성 패드를 더 포함하고,
    상기 도전성 패드는 상기 플렉서블 필름의 일변 및 상기 금속 배선의 일변과 접하여 연결되는 것을 특징으로 하는 반도체 패키지.
  5. 제1 항에 있어서,
    상기 금속 배선은 상기 제2 기판에서 상기 제1 기판으로 향하는 방향인 제1 방향으로 연장되고, 상기 제1 방향과 수직하는 제2 방향으로 상호 평행하게 배열되는 복수개로 구성되는 것을 특징으로 하는 반도체 패키지.
  6. 제1 항에 있어서,
    상기 플렉서블 상호 접속 부재는 복수개로 구성되고,
    상기 복수의 플렉서블 상호 접속 부재는 상기 제2 기판에서 상기 제1 기판으로 향하는 제1 방향으로 연장되고, 상기 제1 방향에 수직하는 제2 방향으로 평행하게 배열되며,
    상기 플렉서블 필름의 상기 제2 방향으로의 폭은 상기 금속 배선의 상기 제2 방향으로의 폭과 실질적으로 동일한 것을 특징으로 하는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 플렉서블 상호 접속 부재는 제1 플렉서블 상호 접속 부재 및 제2 플렉서블 상호 접속 부재로 구성되고,
    상기 제1 플렉서블 상호 접속 부재는 상기 제2 기판에서 상기 제1 기판으로 향하는 제1 방향에 수직하는 제2 방향으로 연장되는 제1 플렉서블 필름 및 상기 제1 방향으로 연장되고, 상기 제2 방향으로 서로 평행하게 배열되는 복수개의 금속 배선을 포함하고,
    상기 제2 플렉서블 상호 접속 부재는 상호 평행하게 배열되는 복수개로 구성되며,
    상기 복수의 제2 플렉서블 상호 접속 부재는 각각 제2 플렉서블 필름 및 상기 제2 플렉서블 필름 상에 형성되고, 상기 제2 방향으로 상기 제2 플렉서블 필름과 실질적으로 동일한 폭을 갖도록 형성되는 금속 배선을 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 하면에 활성 영역이 형성되는 제1 기판;
    활성 영역이 형성되는 제1 면과 상기 제1 면에 반대면인 제2 면을 구비하는 제2 기판;
    상기 제1 기판의 상면과 상기 제2 기판의 제2 면 사이에 개재되는 접착층;
    상기 제1 기판의 하면과 상기 제2 기판의 제1 면을 연결하는 플렉서블 상호 접속 부재를 포함하는 반도체 패키지.
  9. 제8 항에 있어서,
    상기 제1 기판의 평면적의 크기는 상기 제2 기판의 평면적의 크기와 실질적으로 동일한 것을 특징으로 하는 반도체 패키지.
  10. 제8 항에 있어서,
    상기 제1 기판의 하면 상에 형성되고, 외부 장치와 연결되는 외부 접속 패드를 더 포함하고,
    상기 외부 접속 패드는 상기 플렉서블 상호 접속 부재에 의해 포위되도록 형성되는 것을 특징으로 하는 반도체 패키지.
KR1020140072968A 2014-06-16 2014-06-16 반도체 패키지 KR20150144174A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140072968A KR20150144174A (ko) 2014-06-16 2014-06-16 반도체 패키지
US14/682,624 US20150366050A1 (en) 2014-06-16 2015-04-09 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072968A KR20150144174A (ko) 2014-06-16 2014-06-16 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20150144174A true KR20150144174A (ko) 2015-12-24

Family

ID=54837363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072968A KR20150144174A (ko) 2014-06-16 2014-06-16 반도체 패키지

Country Status (2)

Country Link
US (1) US20150366050A1 (ko)
KR (1) KR20150144174A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102285108B1 (ko) * 2021-01-05 2021-08-02 동우 화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3667259T3 (pl) * 2013-12-03 2021-12-27 Apator Miitors Aps Miernik zużycia zawierający zespół składanej płytki obwodu drukowanego i sposób wytwarzania takiego miernika zużycia
JP6801370B2 (ja) * 2016-10-28 2020-12-16 富士通株式会社 センサ装置
US11538764B2 (en) 2018-01-31 2022-12-27 The Regents Of The University Of California Flexible and stretchable interconnects for flexible systems
CN111212520A (zh) * 2018-11-22 2020-05-29 宁波舜宇光电信息有限公司 线路板、潜望式摄像模组及其应用
TWI741827B (zh) * 2020-10-12 2021-10-01 友達光電股份有限公司 顯示裝置與其連接方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
EP1107307B1 (en) * 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
KR100592786B1 (ko) * 2003-08-22 2006-06-26 삼성전자주식회사 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP5552811B2 (ja) * 2007-07-27 2014-07-16 宇部興産株式会社 ポリイミドフィルムおよび配線基板
KR101485582B1 (ko) * 2008-08-13 2015-01-23 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102285108B1 (ko) * 2021-01-05 2021-08-02 동우 화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치

Also Published As

Publication number Publication date
US20150366050A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
KR20150144174A (ko) 반도체 패키지
KR101485972B1 (ko) 옵셋 적층된 다이를 구비한 집적회로 패키지 시스템
US9466587B2 (en) Multiple die in a face down package
TWI471996B (zh) Semiconductor memory card
CN102130093B (zh) 布线电路结构体及使用该结构体的半导体装置的制造方法
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
TW200411892A (en) Semiconductor device and laminated semiconductor device
EP1753026A2 (en) Semiconductor device
TWI314761B (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
US20100252936A1 (en) Semiconductor module and portable devices
JP4013071B2 (ja) 半導体装置
KR102600926B1 (ko) 반도체 칩, 표시패널 및 전자장치
US20230369291A1 (en) Semiconductor assemblies with systems and methods for managing high die stack structures
US9129972B2 (en) Semiconductor package
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
JP3736639B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
TWI361476B (en) Semiconductor package and display apparatus
JP3707487B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
CN114864544A (zh) 包括竖直互连器的半导体封装
CN116913785A (zh) 封装结构及其形成方法
JPH11330148A (ja) 半導体装置
JP2003324130A (ja) 半導体装置およびその製造方法並びに半導体素子搭載用配線基板
JP2006196528A (ja) 半導体装置
JP2006108353A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid