CN116913785A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN116913785A
CN116913785A CN202311062784.6A CN202311062784A CN116913785A CN 116913785 A CN116913785 A CN 116913785A CN 202311062784 A CN202311062784 A CN 202311062784A CN 116913785 A CN116913785 A CN 116913785A
Authority
CN
China
Prior art keywords
chip
flexible substrate
substrate
rigid substrate
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311062784.6A
Other languages
English (en)
Inventor
衡文举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Semiconductor Jiangyin Co Ltd
Original Assignee
Stats Chippac Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Semiconductor Jiangyin Co Ltd filed Critical Stats Chippac Semiconductor Jiangyin Co Ltd
Priority to CN202311062784.6A priority Critical patent/CN116913785A/zh
Publication of CN116913785A publication Critical patent/CN116913785A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种封装结构及其形成方法,所述形成方法,包括:提供刚性基板和第一芯片;将所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;提供柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;提供第二芯片,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上。提高了封装结构的集成度。

Description

封装结构及其形成方法
技术领域
本申请涉及半导体封装领域,尤其涉及一种封装结构及其形成方法。
背景技术
为了实现更好的性能、保持更小的体积以及更低的功耗,现有的封装技术由早期的2D封装朝着2.5D立体封装、3D立体封装的方向发展。
柔性电路板(FlexiblePrintedCircuit,FPC),又称软性电路板、挠性电路板,其以质量轻、厚度薄、可自由弯曲折叠等优良特性而备受青睐。
在2.5D立体封装、3D立体封装中也越来越多的采用柔性电路板用于芯片与基板之间以及基板与基板之间的互连,但是这种封装方式由于柔性基板占据了较大横向面积,不利于立体封装结构集成度的提升。
发明内容
本申请一些实施例提供了一种封装结构的形成方法,包括:
提供刚性基板和第一芯片;
将所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;
提供柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,
将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;
提供第二芯片,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上。
在一些实施例中,还包括:形成包覆所述第二芯片和柔性基板以及覆盖所述刚性基板的上表面的塑封层;在所述刚性基板的下表面上形成若干外接凸起。
在一些实施例中,所述刚性基板包括相对的上表面和下表面,所述刚性基板的上表面具有多个第一焊盘,所述刚性基板的下表面具有多个第二焊盘,所述刚性基板中具有第一线路,所述第一线路与相应的第一焊盘和第二焊盘电连接。
在一些实施例中,所述第一芯片包括相对的功能面和背面,所述第一芯片的功能面上具有多个凸起的第一焊接凸块;将所述第一芯片贴装在所述刚性基板的上表面上的过程包括:将所述第一芯片倒装在所述刚性基板的上表面上,将所述第一芯片的功能面上的第一焊接凸块与所述刚性基板的上表面相应的第一焊盘焊接在一起。
在一些实施例中,所述柔性基板包括相对的上表面和下表面,所述柔性基板的第一部分的上表面具有多个第三焊盘,所述柔性基板的第二部分的边缘区域下表面具有多个第四焊盘,所述柔性基板中具有第二线路,所述第二线路与相应的第三焊盘和第四焊盘电连接。
在一些实施例中,将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上的过程包括:在所述第一芯片的背面上形成粘附胶;将所述柔性基板的第一部分的下表面覆盖并贴在所述粘附胶上。
在一些实施例中,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上的过程包括:在所述柔性基板的第二部分的边缘区域下表面的第四焊盘表面形成凸起的第二焊接凸块;将柔性基板的第二部分的边缘区域下表面上的所述第二焊接凸块与刚性基板上表面相应的第一焊盘焊接在一起。
在一些实施例中,所述柔性基板的第二部分数量为一个,一个所述第二部分位于所述第一部分一侧,将所述柔性基板的一个所述第二部分的边缘区域的下表面贴装在第一芯片一侧的所述刚性基板的上表面上。
在一些实施例中,所述柔性基板的第二部分数量为两个,两个所述第二部分分别位于所述第一部分相对的两侧,将所述柔性基板的两个所述第二部分的边缘区域的下表面分别贴装在第一芯片两侧的所述刚性基板的上表面上。
在一些实施例中,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面具有外接焊盘,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上包括:将所述第二芯片正装在所述柔性基板的第一部分上表面上,将所述第二芯片的背面通过粘附胶贴装在柔性基板的第一部分上表面;形成金属引线将所述第二芯片功能面上的外接焊盘与所述柔性基板的第一部分的上表面的第三焊盘电连接。
在一些实施例中,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面上具有多个凸起的第三焊接凸块,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上包括:将所述第二芯片倒装在柔性基板的第一部分上表面,将所述第二芯片功能面上的第三焊接凸块与所述柔性基板的第一部分的上表面的第三焊盘焊接在一起。
在一些实施例中,还包括:提供第一无源器件,将所述第一无源器件贴装在所述第一芯片一侧的刚性基板的上表面上,所述第一无源器件与所述刚性基板电连接;提供第二无源器件,将所述第二无源器件贴装在所述第二芯片一侧的柔性基板的第一部分的上表面上,所述第二无源器件与所述柔性基板电连接。
本申请一些实施例还提供了一种封装结构,包括:
刚性基板和第一芯片,所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;
柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;
第二芯片,第二芯片贴装在所述柔性基板的第一部分的上表面上。
在一些实施例中,还包括:包覆所述第二芯片和柔性基板以及覆盖所述刚性基板的上表面的塑封层;位于所述刚性基板的下表面上的若干外接凸起。
在一些实施例中,所述刚性基板包括相对的上表面和下表面,所述刚性基板的上表面具有多个第一焊盘,所述刚性基板的下表面具有多个第二焊盘,所述刚性基板中具有第一线路,所述第一线路与相应的第一焊盘和第二焊盘电连接。
在一些实施例中,所述第一芯片包括相对的功能面和背面,所述第一芯片的功能面上具有多个凸起的第一焊接凸块;所述第一芯片倒装在所述刚性基板的上表面上,所述第一芯片的功能面上的第一焊接凸块与所述刚性基板的上表面相应的第一焊盘焊接在一起。
在一些实施例中,所述柔性基板包括相对的上表面和下表面,所述柔性基板的第一部分的上表面具有多个第三焊盘,所述柔性基板的第二部分的边缘区域下表面具有多个第四焊盘,所述柔性基板中具有第二线路,所述第二线路与相应的第三焊盘和第四焊盘电连接。
在一些实施例中,所述第一芯片的背面上形成粘附胶;所述柔性基板的第一部分的下表面覆盖并贴在所述粘附胶上。
在一些实施例中,所述柔性基板的第二部分的边缘区域下表面的第四焊盘表面还具有凸起的第二焊接凸块;柔性基板的第二部分的边缘区域下表面上的所述第二焊接凸块与刚性基板上表面相应的第一焊盘焊接在一起。
在一些实施例中,所述柔性基板的第二部分数量为一个,一个所述第二部分位于所述第一部分一侧,所述柔性基板的一个所述第二部分的边缘区域的下表面贴装在第一芯片一侧的所述刚性基板的上表面上。
在一些实施例中,所述柔性基板的第二部分数量为两个,两个所述第二部分分别位于所述第一部分相对的两侧,所述柔性基板的两个所述第二部分的边缘区域的下表面分别贴装在第一芯片两侧的所述刚性基板的上表面上。
在一些实施例中,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面具有外接焊盘;所述第二芯片正装在所述柔性基板的第一部分上表面上,所述第二芯片的背面通过粘附胶贴装在柔性基板的第一部分上表面;还包括:将所述第二芯片功能面上的外接焊盘与所述柔性基板的第一部分的上表面的第三焊盘电连接的金属引线。
在一些实施例中,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面上具有多个凸起的第三焊接凸块;所述第二芯片倒装在柔性基板的第一部分上表面,所述第二芯片功能面上的第三焊接凸块与所述柔性基板的第一部分的上表面的第三焊盘焊接在一起。
在一些实施例中,还包括:第一无源器件,所述第一无源器件贴装在所述第一芯片一侧的刚性基板的上表面上,所述第一无源器件与所述刚性基板电连接;第二无源器件,所述第二无源器件贴装在所述第二芯片一侧的柔性基板的第一部分的上表面上,所述第二无源器件与所述柔性基板电连接。
本申请前述一些实施例中的封装结构及其形成方法,所述形成方法,包括:提供刚性基板和第一芯片;将所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;提供柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;提供第二芯片,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上。由于所述柔性基板包括第一部分和与第一部分连接的第二部分,因而部分线路可以布局在第一部分中,使得第二部分的宽度可以小一些,且所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接,即使得柔性基板在贴装时与所述第一芯片共同占用一定的横向面积,使得柔性基板的第二部分占用的横向面积可以相应的减小,有利于提高封装结构的集成度,并且由于柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,因而所述柔性基板的第一部分中可以布局更多的线路以连接后续贴装在第一部分上的第二芯片(和第二无源器件),从而提升封装结构的功能。
附图说明
图1-图7为本发明一些实施例封装结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本申请的具体实施方式做详细的说明。在详述本申请实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本申请的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请一些实施例首先提供了一种封装结构的形成方法,下面结合附图对前述方法进行详细的描述。
参考图1,提供刚性基板100和第一芯片201;将所述第一芯片201贴装在所述刚性基板100的上表面上,所述第一芯片201与所述刚性基板100电连接。
所述刚性基板100为不可弯折的电路板。在一些实施例中,所述刚性基板100为不可弯折的树脂基板、陶瓷基板、玻璃基板、硅基板、金属基板或印刷电路板(PCB)。
在一些实施例中,所述刚性基板100包括相对的上表面和下表面,所述刚性基板的上表面具有多个第一焊盘101,所述刚性基板的下表面具有多个第二焊盘102,所述刚性基板100中具有第一线路103,所述第一线路103与相应的第一焊盘101和第二焊盘102电连接。所述第一线路103可以包括金属线、金属插塞、通孔连接结构、过孔连接结构中的一种或几种。在一些实施例中,所述第一焊盘101、第二焊盘102和第一线路103的材料为金属,具体可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中一种或几种。
在一些实施例中,所述第一芯片201包括相对的功能面和背面,所述第一芯片201的功能面上具有多个凸起的第一焊接凸块203;将所述第一芯片201贴装在所述刚性基板100的上表面上的过程包括:将所述第一芯片201倒装在所述刚性基板100的上表面上,将所述第一芯片201的功能面上的第一焊接凸块203与所述刚性基板100的上表面相应的第一焊盘101焊接在一起。所述第一焊接凸块203可以为焊料凸起或者包括金属凸块和位于金属凸块顶部表面的焊料凸起。在一些实施例中,所述金属凸块的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种,所述焊料凸起的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。所述第一芯片201倒装在所述刚性基板100的上表面上,即所述第一芯片201的背面远离所述刚性基板100的上表面,所述第一芯片201的背面为后续贴装柔性基板提供了平坦的表面。
在一些实施例中,所述第一芯片201包括但不限于信号处理芯片、逻辑控制芯片、存储芯片、传感器芯片、电源芯片或射频芯片。
在一些实施例中,还包括:提供第一无源器件301,将所述第一无源器件301贴装在所述第一芯片201一侧的刚性基板100的上表面上,所述第一无源器件301与所述刚性基板100电连接。在具体的实施例中,在所述第一无源器件301的引脚与所述刚性基板100的上表面的部分第一焊盘101焊接在一起。
所述第一无源器件301的数量可以为一个或多个,在一些实施例中,所述第一无源器件301包括电阻器、电容器、电感器、陶振、晶振、变压器、转换器、渐变器、匹配网络、谐振器、滤波器、混频器、开关、电桥、天线中的一种或几种。
在一些实施例中,参考图2,还包括:在所述第一芯片201的功能面与所述刚性基板100的填充底填充层204。
底填充层204起到对第一芯片201和刚性基板100之间连接焊点的保护作用,保护第一芯片201免受湿气、离子污染物、辐射和诸如机械拉伸、剪切、扭曲、振动等有害的操作环境的影响,并且底填充层204还可以降低第一芯片201和刚性基板100之间的热膨胀系数不匹配问题,提高封装结构的可靠性。所述底填充层204的材料可以硅基树脂材料、热塑性的树脂材料、热固化的树脂材料或紫外固化的树脂材料,所述底填充层204的形成工艺包括点胶工艺。
在一些实施例中,还包括:参考图3,在所述第一芯片201的背面表面上形成粘附胶205。
所述粘附胶205在后续进行柔性基板的贴装时,用于粘附所述柔性基板的部分下表面。
参考图4,提供柔性基板400,所述柔性基板400包括第一部分41和与第一部分41连接的第二部分42,将所述柔性基板400的第一部分41的下表面覆盖并贴装在所述第一芯片201的背面上,将所述柔性基板400的第二部分42的边缘区域的下表面贴装在所述刚性基板100的上表面上,第二部分42的其他区域悬空在所述刚性基板100的上表面上方,所述柔性基板400与所述刚性基板100电连接。
所述柔性基板400为可弯折的电路板。在一些实施例中,所述柔性基板400的材料包括聚酰亚胺、热塑性聚氨酯、聚对苯二甲酸乙二醇酯、聚苯醚砜或聚碳酸酯。
所述柔性基板400包括第一部分41和与第一部分41连接的第二部分42(为了方便示意,图中通过虚线将第一部分41和与第二部分42隔开)。在一些实施例中,所述柔性基板400的第一部分41和第二部分42均可弯折。
在另一些实施例中,所述柔性基板400的第一部分41和第二部分42均可弯折,但是所述第一部分41的柔性小于或远小于第二部分42的柔性。在又一些实施例中,所述柔性基板400的仅第二部分42可弯折,第一部分41不可弯折。柔性基板400的第一部分41的柔性较小或不可弯折,在进行柔性基板400的贴装时,第一部分41的形状不会变化,便于柔性基板400贴装覆盖在所述第一芯片201的背面,并提高贴装的精度。而柔性基板400的第二部分42是可弯折的,便于将所述柔性基板400的第二部分42的边缘区域的下表面贴装在所述刚性基板100的上表面上,并使得第二部分42的其他区域悬空在所述刚性基板100的上表面上方。
在一些实施例中,所述柔性基板400包括相对的上表面和下表面,所述柔性基板400的第一部分41的上表面具有多个第三焊盘401,所述柔性基板400的第二部分42的边缘区域下表面具有多个第四焊盘402,所述柔性基板400中具有第二线路403,所述第二线路403与相应的第三焊盘401和第四焊盘402电连接,所述第三焊盘401用于后续电连接第二芯片(和第二无源器件),所述第四焊盘402用于电连接刚性基板100上表面的部分第一焊盘101。在一些实施例中,所述第三焊盘401、第四焊盘402和第二线路403的材料为金属,具体可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中一种或几种。
在一些实施例中,将所述柔性基板400的第一部分41的下表面覆盖并贴装在所述第一芯片201的背面上的过程包括:在所述第一芯片201的背面上形成粘附胶205;将所述柔性基板400的第一部分41的下表面覆盖并贴在所述粘附胶205上。在一些实施例中,将所述柔性基板400的第二部分42的边缘区域的下表面贴装在所述刚性基板100的上表面上的过程包括:在所述柔性基板400的第二部分42的边缘区域下表面的第四焊盘402表面形成凸起的第二焊接凸块404;将柔性基板400的第二部分42的边缘区域下表面上的所述第二焊接凸块404与刚性基板100上表面相应的第一焊盘101焊接在一起。所述第二焊接凸块404可以为焊料凸起,所述焊料凸起的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。
在一些实施例中,继续参考图4,所述柔性基板400的第二部分42数量为两个,两个所述第二部分42分别位于所述第一部分41相对的两侧,将所述柔性基板400的两个所述第二部分42的边缘区域的下表面分别贴装在第一芯片201两侧的所述刚性基板100的上表面上。
在另一些实施例中,所述柔性基板400的第二部分42数量为一个,一个所述第二部分42位于所述第一部分401一侧,将所述柔性基板400的一个所述第二部分42的边缘区域的下表面贴装在第一芯片201一侧的所述刚性基板100的上表面上。
本申请中,由于所述柔性基板400包括第一部分41和与第一部分41连接的第二部分42,因而部分线路可以布局在第一部分41中,使得第二部分42的宽度可以小一些,且所述柔性基板400的第一部分41的下表面覆盖并贴装在所述第一芯片201的背面上,所述柔性基板400的第二部分42的边缘区域的下表面贴装在所述刚性基板100的上表面上,第二部分42的其他区域悬空在所述刚性基板100的上表面上方,所述柔性基板400与所述刚性基板100电连接,即使得柔性基板400在贴装时与所述第一芯片201共同占用一定的横向面积,使得柔性基板400的第二部分42占用的横向面积可以相应的减小,有利于提高封装结构的集成度,并且由于柔性基板400的第一部分41的下表面覆盖并贴装在所述第一芯片201的背面上,因而所述柔性基板400的第一部分41中可以布局更多的线路以连接后续贴装在第一部分41上的第二芯片(和第二无源器件),从而提升封装结构的功能。
参考图5,提供第二芯片202,将所述第二芯片202贴装在所述柔性基板400的第一部分41的上表面上。
所述第二芯片202贴装在所述柔性基板400的第一部分41的上表面可以为正装或倒装。
所述第二芯片202的数量可以为一个或多个。本实施例中,以所述第二芯片202的数量为两个作为实例进行说明。
在一些实施例中,所述第二芯片202包括相对的功能面和背面,所述第二芯片202的功能面具有外接焊盘(图中未示出),将所述第二芯片202贴装在所述柔性基板400的第一部分41的上表面上包括:将所述第二芯片202正装在所述柔性基板400的第一部分41上表面上,将所述第二芯片202的背面通过粘附胶206贴装在柔性基板400的第一部分41上表面(参考图5中左边所示的第二芯片202);形成金属引线207将所述第二芯片202功能面上的外接焊盘与所述柔性基板400的第一部分41的上表面的(部分)第三焊盘401电连接。所述金属引线207的材料可以为金、铝、铜、银、镍、钯中的一种或几种,形成工艺包括引线键合工艺。
在一些实施例中,所述第二芯片202包括相对的功能面和背面,所述第二芯片的功能面上具有多个凸起的第三焊接凸块208(参考图5中右边所示的第二芯片202),将所述第二芯片202贴装在所述柔性基板400的第一部分41的上表面上包括:将所述第二芯片202倒装在柔性基板400的第一部分41上表面,将所述第二芯片202功能面上的第三焊接凸块208与所述柔性基板400的第一部分41的上表面的第三焊盘401焊接在一起。所述第三焊接凸块208可以为焊料凸起或者包括金属凸块和位于金属凸块顶部表面的焊料凸起。在一些实施例中,所述金属凸块的材料为铝、镍、锡、钨、铂、铜、钛、铬、钽、金、银中的一种或几种,所述焊料凸起的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。所述第二芯片202的功能面与所述柔性基板400的第一部分41上表面之间还可以填充底填充层。
在一些实施例中,还包括:提供第二无源器件302,将所述第二无源器件302贴装在所述第二芯片202一侧的柔性基板400的第一部分41的上表面上,所述第二无源器件302与所述柔性基板400电连接。在具体的实施例中,在所述第二无源器件302的引脚与柔性基板400的第一部分41上表面的部分第三焊盘401焊接在一起。
所述第二无源器件302的数量可以为一个或多个,在一些实施例中,所述第二无源器件302包括电阻器、电容器、电感器、陶振、晶振、变压器、转换器、渐变器、匹配网络、谐振器、滤波器、混频器、开关、电桥、天线中的一种或几种。
在一些实施例中,参考图6和图7,还包括:形成包覆所述第二芯片202和柔性基板400以及覆盖所述刚性基板101的上表面的塑封层105;在所述刚性基板100的下表面上形成若干外接凸起106。
在一些实施例中,所述塑封层105的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂;或者也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。形成所述塑封层105的工艺包括注塑工艺或转塑工艺。
在一些实施例中,所述塑封层还包覆所述第一无源器件301和第二无源器件302。
所述外接凸起106用于连接其他的封装基板、封装结构或芯片。在一些实施例中,所述外接凸起106为焊料凸起,所述焊料凸起的材料为锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或几种。
本申请一些实施例还提供了一种封装结构,参考图7,包括:
刚性基板100和第一芯片201,所述第一芯片201贴装在所述刚性基板100的上表面上,所述第一芯片201与所述刚性基板100电连接;
柔性基板400,所述柔性基板400包括第一部分41和与第一部分41连接的第二部分42,所述柔性基板400的第一部分41的下表面覆盖并贴装在所述第一芯片201的背面上,所述柔性基板400的第二部分42的边缘区域的下表面贴装在所述刚性基板100的上表面上,第二部分42的其他区域悬空在所述刚性基板100的上表面上方,所述柔性基板400与所述刚性基板100电连接;
第二芯片202,第二芯片202贴装在所述柔性基板400的第一部分41的上表面上。
在一些实施例中,还包括:包覆所述第二芯片202和柔性基板400以及覆盖所述刚性基板100的上表面的塑封层105;位于所述刚性基板100的下表面上的若干外接凸起106。
在一些实施例中,所述刚性基板100包括相对的上表面和下表面,所述刚性基板100的上表面具有多个第一焊盘101,所述刚性基板100的下表面具有多个第二焊盘102,所述刚性基板100中具有第一线路103,所述第一线路103与相应的第一焊盘101和第二焊盘102电连接。
在一些实施例中,所述第一芯片201包括相对的功能面和背面,所述第一芯片201的功能面上具有多个凸起的第一焊接凸块203;所述第一芯片201倒装在所述刚性基板100的上表面上,所述第一芯片201的功能面上的第一焊接凸块203与所述刚性基板100的上表面相应的第一焊盘101焊接在一起。
在一些实施例中,所述柔性基板400包括相对的上表面和下表面,所述柔性基板400的第一部分41的上表面具有多个第三焊盘401,所述柔性基板400的第二部分42的边缘区域下表面具有多个第四焊盘402,所述柔性基板400中具有第二线路403,所述第二线路403与相应的第三焊盘401和第四焊盘402电连接。
在一些实施例中,所述第一芯片201的背面上形成粘附胶205;所述柔性基板400的第一部分41的下表面覆盖并贴在所述粘附胶205上。
在一些实施例中,所述柔性基板400的第二部分42的边缘区域下表面的第四焊盘402表面还具有凸起的第二焊接凸块404;柔性基板400的第二部分42的边缘区域下表面上的所述第二焊接凸块404与刚性基板100上表面相应的第一焊盘101焊接在一起。
在一些实施例中,所述柔性基板400的第二部分42数量为一个,一个所述第二部分42位于所述第一部分41一侧,所述柔性基板400的一个所述第二部分42的边缘区域的下表面贴装在第一芯片201一侧的所述刚性基板100的上表面上。
在一些实施例中,所述柔性基板400的第二部分42数量为两个,两个所述第二部分42分别位于所述第一部分41相对的两侧,所述柔性基板400的两个所述第二部分42的边缘区域的下表面分别贴装在第一芯片201两侧的所述刚性基板100的上表面上。
在一些实施例中,所述第二芯片202包括相对的功能面和背面,所述第二芯片202的功能面具有外接焊盘;所述第二芯片202正装在所述柔性基板400的第一部分41上表面上,所述第二芯片202的背面通过粘附胶206贴装在柔性基板400的第一部分41上表面;还包括:将所述第二芯片202功能面上的外接焊盘与所述柔性基板400的第一部分41的上表面的第三焊盘401电连接的金属引线207。
在一些实施例中,所述第二芯片202包括相对的功能面和背面,所述第二芯片202的功能面上具有多个凸起的第三焊接凸块208;所述第二芯片202倒装在柔性基板400的第一部分41上表面,所述第二芯片202功能面上的第三焊接凸块208与所述柔性基板400的第一部分41的上表面的第三焊盘401焊接在一起。
在一些实施例中,还包括:第一无源器件301,所述第一无源器件301贴装在所述第一芯片201一侧的刚性基板100的上表面上,所述第一无源器件301与所述刚性基板100电连接;第二无源器件302,所述第二无源器件302贴装在所述第二芯片202一侧的柔性基板400的第一部分41的上表面上,所述第二无源器件202与所述柔性基板400电连接。
需要说明的是,本公开中涉及的术语“包括”和“具有”以及它们的变形,意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序,除非上下文有明确指示,应该理解这样使用的数据在适当情况下可以互换。另外,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。此外,在以上说明中,省略了对公知组件和技术的描述,以避免不必要地混淆本公开的概念。上述各个实施例中,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同/相似的部分互相参见(或参考)即可。
本申请虽然已以较佳实施例公开如上,但其并不是用来限定本申请,任何本领域技术人员在不脱离本申请的精神和范围内,都可以利用上述揭示的方法和技术内容对本申请技术方案做出可能的变动和修改,因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本申请技术方案的保护范围。

Claims (24)

1.一种封装结构的形成方法,其特征在于,包括:
提供刚性基板和第一芯片;
将所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;
提供柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;
提供第二芯片,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上。
2.根据权利要求1所述的封装结构的形成方法,其特征在于,还包括:形成包覆所述第二芯片和柔性基板以及覆盖所述刚性基板的上表面的塑封层;
在所述刚性基板的下表面上形成若干外接凸起。
3.根据权利要求1或2所述的封装结构的形成方法,其特征在于,所述刚性基板包括相对的上表面和下表面,所述刚性基板的上表面具有多个第一焊盘,所述刚性基板的下表面具有多个第二焊盘,所述刚性基板中具有第一线路,所述第一线路与相应的第一焊盘和第二焊盘电连接。
4.根据权利要求3所述的封装结构的形成方法,其特征在于,所述第一芯片包括相对的功能面和背面,所述第一芯片的功能面上具有多个凸起的第一焊接凸块;将所述第一芯片贴装在所述刚性基板的上表面上的过程包括:将所述第一芯片倒装在所述刚性基板的上表面上,将所述第一芯片的功能面上的第一焊接凸块与所述刚性基板的上表面相应的第一焊盘焊接在一起。
5.根据权利要求3所述的封装结构的形成方法,其特征在于,所述柔性基板包括相对的上表面和下表面,所述柔性基板的第一部分的上表面具有多个第三焊盘,所述柔性基板的第二部分的边缘区域下表面具有多个第四焊盘,所述柔性基板中具有第二线路,所述第二线路与相应的第三焊盘和第四焊盘电连接。
6.根据权利要求5所述的封装结构的形成方法,其特征在于,将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上的过程包括:在所述第一芯片的背面上形成粘附胶;将所述柔性基板的第一部分的下表面覆盖并贴在所述粘附胶上。
7.根据权利要求6所述的封装结构的形成方法,其特征在于,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上的过程包括:在所述柔性基板的第二部分的边缘区域下表面的第四焊盘表面形成凸起的第二焊接凸块;将柔性基板的第二部分的边缘区域下表面上的所述第二焊接凸块与刚性基板上表面相应的第一焊盘焊接在一起。
8.根据权利要求1或7所述的封装结构的形成方法,其特征在于,所述柔性基板的第二部分数量为一个,一个所述第二部分位于所述第一部分一侧,将所述柔性基板的一个所述第二部分的边缘区域的下表面贴装在第一芯片一侧的所述刚性基板的上表面上。
9.根据权利要求1或7所述的封装结构的形成方法,其特征在于,所述柔性基板的第二部分数量为两个,两个所述第二部分分别位于所述第一部分相对的两侧,将所述柔性基板的两个所述第二部分的边缘区域的下表面分别贴装在第一芯片两侧的所述刚性基板的上表面上。
10.根据权利要求5所述的封装结构的形成方法,其特征在于,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面具有外接焊盘,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上包括:将所述第二芯片正装在所述柔性基板的第一部分上表面上,将所述第二芯片的背面通过粘附胶贴装在柔性基板的第一部分上表面;形成金属引线将所述第二芯片功能面上的外接焊盘与所述柔性基板的第一部分的上表面的第三焊盘电连接。
11.根据权利要求5所述的封装结构的形成方法,其特征在于,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面上具有多个凸起的第三焊接凸块,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上包括:将所述第二芯片倒装在柔性基板的第一部分上表面,将所述第二芯片功能面上的第三焊接凸块与所述柔性基板的第一部分的上表面的第三焊盘焊接在一起。
12.根据权利要求1所述的封装结构的形成方法,其特征在于,还包括:提供第一无源器件,将所述第一无源器件贴装在所述第一芯片一侧的刚性基板的上表面上,所述第一无源器件与所述刚性基板电连接;提供第二无源器件,将所述第二无源器件贴装在所述第二芯片一侧的柔性基板的第一部分的上表面上,所述第二无源器件与所述柔性基板电连接。
13.一种封装结构,其特征在于,包括:
刚性基板和第一芯片,所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;
柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;
第二芯片,第二芯片贴装在所述柔性基板的第一部分的上表面上。
14.根据权利要求13所述的封装结构,其特征在于,还包括:包覆所述第二芯片和柔性基板以及覆盖所述刚性基板的上表面的塑封层;位于所述刚性基板的下表面上的若干外接凸起。
15.根据权利要求13或14所述的封装结构,其特征在于,所述刚性基板包括相对的上表面和下表面,所述刚性基板的上表面具有多个第一焊盘,所述刚性基板的下表面具有多个第二焊盘,所述刚性基板中具有第一线路,所述第一线路与相应的第一焊盘和第二焊盘电连接。
16.根据权利要求15所述的封装结构,其特征在于,所述第一芯片包括相对的功能面和背面,所述第一芯片的功能面上具有多个凸起的第一焊接凸块;所述第一芯片倒装在所述刚性基板的上表面上,所述第一芯片的功能面上的第一焊接凸块与所述刚性基板的上表面相应的第一焊盘焊接在一起。
17.根据权利要求15所述的封装结构,其特征在于,所述柔性基板包括相对的上表面和下表面,所述柔性基板的第一部分的上表面具有多个第三焊盘,所述柔性基板的第二部分的边缘区域下表面具有多个第四焊盘,所述柔性基板中具有第二线路,所述第二线路与相应的第三焊盘和第四焊盘电连接。
18.根据权利要求17所述的封装结构,其特征在于,所述第一芯片的背面上形成粘附胶;所述柔性基板的第一部分的下表面覆盖并贴在所述粘附胶上。
19.根据权利要求17所述的封装结构,其特征在于,所述柔性基板的第二部分的边缘区域下表面的第四焊盘表面还具有凸起的第二焊接凸块;柔性基板的第二部分的边缘区域下表面上的所述第二焊接凸块与刚性基板上表面相应的第一焊盘焊接在一起。
20.根据权利要求13或17所述的封装结构,其特征在于,所述柔性基板的第二部分数量为一个,一个所述第二部分位于所述第一部分一侧,所述柔性基板的一个所述第二部分的边缘区域的下表面贴装在第一芯片一侧的所述刚性基板的上表面上。
21.根据权利要求13或17所述的封装结构,其特征在于,所述柔性基板的第二部分数量为两个,两个所述第二部分分别位于所述第一部分相对的两侧,所述柔性基板的两个所述第二部分的边缘区域的下表面分别贴装在第一芯片两侧的所述刚性基板的上表面上。
22.根据权利要求17所述的封装结构,其特征在于,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面具有外接焊盘;所述第二芯片正装在所述柔性基板的第一部分上表面上,所述第二芯片的背面通过粘附胶贴装在柔性基板的第一部分上表面;还包括:将所述第二芯片功能面上的外接焊盘与所述柔性基板的第一部分的上表面的第三焊盘电连接的金属引线。
23.根据权利要求17所述的封装结构,其特征在于,所述第二芯片包括相对的功能面和背面,所述第二芯片的功能面上具有多个凸起的第三焊接凸块;所述第二芯片倒装在柔性基板的第一部分上表面,所述第二芯片功能面上的第三焊接凸块与所述柔性基板的第一部分的上表面的第三焊盘焊接在一起。
24.根据权利要求13所述的封装结构,其特征在于,还包括:第一无源器件,所述第一无源器件贴装在所述第一芯片一侧的刚性基板的上表面上,所述第一无源器件与所述刚性基板电连接;第二无源器件,所述第二无源器件贴装在所述第二芯片一侧的柔性基板的第一部分的上表面上,所述第二无源器件与所述柔性基板电连接。
CN202311062784.6A 2023-08-22 2023-08-22 封装结构及其形成方法 Pending CN116913785A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311062784.6A CN116913785A (zh) 2023-08-22 2023-08-22 封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311062784.6A CN116913785A (zh) 2023-08-22 2023-08-22 封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116913785A true CN116913785A (zh) 2023-10-20

Family

ID=88358451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311062784.6A Pending CN116913785A (zh) 2023-08-22 2023-08-22 封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116913785A (zh)

Similar Documents

Publication Publication Date Title
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
KR101424777B1 (ko) 집적 회로 패키지 시스템
KR101622805B1 (ko) 다양한 ic 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지
US20080050859A1 (en) Methods for a multiple die integrated circuit package
US20070096265A1 (en) Multiple die integrated circuit package
US9006872B2 (en) Semiconductor chip package having via hole and semiconductor module thereof
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US9142426B2 (en) Stack frame for electrical connections and the method to fabricate thereof
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
US9472528B2 (en) Integrated electronic package and method of fabrication
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
TWI771888B (zh) 半導體裝置
US8994157B1 (en) Circuit system in a package
US7042104B2 (en) Semiconductor package using flexible film and method of manufacturing the same
CN110265307B (zh) 制造半导体封装方法及其封装结构
US20140008818A1 (en) Method and apparatus for stacked semiconductor chips
US20120080801A1 (en) Semiconductor device and electronic component module using the same
CN116913785A (zh) 封装结构及其形成方法
JP2003197840A (ja) チップパッケージ及びその製造方法
CN110010483B (zh) 一种电磁屏蔽功能的射频芯片三维封装工艺
CN209896028U (zh) 半导体封装结构
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR101334593B1 (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination