JPH11330148A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11330148A
JPH11330148A JP11063369A JP6336999A JPH11330148A JP H11330148 A JPH11330148 A JP H11330148A JP 11063369 A JP11063369 A JP 11063369A JP 6336999 A JP6336999 A JP 6336999A JP H11330148 A JPH11330148 A JP H11330148A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
semiconductor device
insulating base
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11063369A
Other languages
English (en)
Inventor
Yasuo Tane
泰雄 種
Kazuyasu Tanaka
一安 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11063369A priority Critical patent/JPH11330148A/ja
Publication of JPH11330148A publication Critical patent/JPH11330148A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 薄くて、曲げ、捩れ等に対して十分な強度を
有し、ＩＣカードとして好適する半導体装置を提供す
る。 【解決手段】 本発明のカード型半導体装置では、絶縁
樹脂フィルム１の片面に銅配線層２とインナーリード３
とがそれぞれ配設された配線フィルムのデバイスホール
１ａ内に、絶縁性樹脂フィルム１よりも薄い（厚さ30〜
70μm ）半導体チップ４が埋め込まれ、電極端子とイン
ナーリード３とが接合されている。また、この接合部の
外側に必要に応じて樹脂封止層が形成され、さらに配線
フィルムの上下両面側に、外装層として、ポリエステル
樹脂フィルム５がそれぞれ積層一体化されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特にＩＣカードのようなカード型半導体装置、およ
び複数個の半導体素子が高密度実装された半導体装置に
関する。
【０００２】
【従来の技術】近年、半導体チップを内蔵した、ＩＣカ
ードと呼ばれるカード型の半導体装置の開発が盛んにな
されている。
【０００３】このようなカード型半導体装置の構造の一
例を、図６に示す。図において、符号２１は、絶縁性基
板の片面（図では上面）に所望の配線層を有し、他方の
面（図では下面）に外部接続端子となる配線層を有する
配線基板を示し、両面の配線層は、図示を省略した導通
孔を介して導通されている。この配線基板２１の上面
に、半導体チップ２２が絶縁性接着剤（マウント剤）２
３により接着固定され、この半導体チップ２２の電極端
子と配線基板２１の配線層とが、金線のようなボンディ
ングワイヤ２４により接続されている。また、このよう
なワイヤボンディング部の外側に、エポキシ樹脂等の樹
脂モールド層２５が形成されている。さらに、このよう
に樹脂モールドされたチップ搭載部が、塩化ビニル樹脂
やポリエステル樹脂等から成る外装シート２６の凹部に
嵌め込まれ、配線基板２１の下面の配線層が外部接続端
子として露出されている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のカード型半導体装置では、半導体チップ２２
の厚さが 350〜 450μm と厚く、この厚さが装置全体の
厚さを規定しているため、満足のゆく薄さの装置を実現
することができなかった。
【０００５】また、ＩＣカードでは、外力による衝撃、
曲げ、捩れ等に対して十分な強度を有することが求めら
れているが、前記した厚い半導体チップ２２が搭載され
たカード型半導体装置では、曲げ強度等に関する要求を
満足させることができなかった。
【０００６】特に、現在開発中の非接触型テレフォンカ
ードでは、従来のテレフォンカードの薄い基板に30〜70
μm 厚の半導体チップを埋め込むために、外力による曲
げ、捩れ等に対してより十分な曲げ強度を有することが
要求されている。
【０００７】さらに従来から、高機能化の要求に応じる
ために、複数の半導体チップが１つの配線基材に並べて
搭載・実装された半導体装置が使用されているが、この
ようなマルチチップモジュールでは、基材のサイズが大
きくなるため、小型化に対応することが難しかった。ま
た、特に高周波で使用される半導体装置では、半導体チ
ップ間の配線長を短くする必要があるが、従来の構造で
はそれ以上配線長を短縮することが難しかった。
【０００８】本発明は、これらの問題を解決するために
なされたもので、薄くて、曲げ、捩れ等に対して十分な
強度を有し、ＩＣカードとして好適するカード型の半導
体装置を提供することを目的とする。また、複数の半導
体素子が高密度で搭載・実装され、配線長が短縮された
半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の第１の発明の半
導体装置は、デバイスホールを有するフィルム状の絶縁
基材と、この絶縁基材の少なくとも片面に配設された配
線層、および一端が前記配線層に接続され他端が前記デ
バイスホールに突出したリード群と、前記絶縁基材より
も薄い厚さを有し、各電極端子が前記リード群の先端部
にそれぞれ電気的に接続された半導体素子と、前記絶縁
基材の両面側にそれぞれ積層された外装層とを備え、前
記半導体素子が、前記絶縁基材のデバイスホール内に完
全に埋め込まれていることを特徴とする。
【００１０】また、本発明の第２の発明の半導体装置
は、半導体素子と、この半導体素子の外周全体を隙間な
く被包する絶縁樹脂から成る外囲部とを備え、前記半導
体素子の屈曲可能な曲げ半径が15〜40mmで、前記外囲部
が15mm未満の曲げ半径を有し、かつ全体として、15〜40
mmの屈曲可能な曲げ半径を有することを特徴とする。
【００１１】さらに、本発明の第３の発明の半導体装置
は、デバイスホールを有するフィルム状の絶縁基材と、
この絶縁基材の少なくとも片面に配設された配線層、お
よび一端が前記配線層に接続され他端が前記デバイスホ
ールに突出したリード群と、厚さ方向に絶縁層を介して
重ねて配設され、各電極端子が前記絶縁基材のリード群
または配線層にそれぞれ接続された第１の半導体素子お
よび第２の半導体素子とを備え、前記第１の半導体素子
の厚さが前記絶縁基材よりも薄く、かつこの第１の半導
体素子が、前記絶縁基材のデバイスホール内に完全に埋
め込まれていることを特徴とする。
【００１２】本発明において、フィルム状の絶縁基材と
しては、ポリイミド樹脂フィルム（商品名ユーピレック
ス；宇部興産社製）のような絶縁樹脂フィルムを使用す
ることができる。フィルムの厚さは、75〜 125μm とす
ることが望ましい。また、このような絶縁樹脂フィルム
に設けられるデバイスホールの大きさおよび平面形状
は、後述する半導体素子の大きさおよび平面形状に対応
して設定し、半導体素子が十分に周囲に余裕を持って埋
め込まれる大きさおよび形状とすることが望ましい。
【００１３】このようなフィルム状絶縁基材の少なくと
も片面に配設される配線層、およびこれらの配線層に一
端が接続されたリード群は、Ｃｕ、Ｃｕ系合金等から構
成され、これらの金属の絶縁基材への蒸着・パターニン
グ、または絶縁基材と直接またはエポキシ系等の接着剤
層を介して積層されたＣｕ箔等をフォトエッチングする
ことにより形成される。
【００１４】本発明の半導体装置では、前記したリード
群のデバイスホールへの突出端部（先端部）が、半導体
素子のアルミニウム等の電極端子に接合（インナーリー
ドボンディング）されている。接合強度を高めるため
に、リードの先端部に、金または錫あるいははんだの層
をメッキ等により被覆しておくことが望ましい。また、
半導体素子の電極端子とリードとの接合は、電極端子上
に形成された金バンプを介して行なっても良く、さら
に、電極端子上に形成された金バンプに、金メッキ、錫
メッキ等が施されたリードを接合することにより、接合
強度がより一層高められる。
【００１５】また、このようなリードと半導体素子の電
極端子との接合部においては、リードの先端部の幅を、
電極端子の幅またはその上に形成された金バンプの幅よ
り、狭くすることが望ましい。このように構成すること
により、リード先端部の接触に起因する半導体素子の保
護膜（パッシベーション膜）の損傷を防止することがで
きる。
【００１６】本発明の第１の発明において、外装層とし
ては、ポリエステル樹脂フィルムのような可撓性を有す
る絶縁樹脂フィルムを使用することができる。そして、
この絶縁樹脂フィルムは、前記した配線層等が形成され
たフィルム状基材（配線フィルム）の両面に、例えば加
熱融着により積層（ラミネート）される。フィルムの厚
さは特に限定されないが、外装として内部を保護しかつ
装置全体の薄型化に寄与するように、25〜75μm の範囲
より好ましくは約50μm とすることが望ましい。
【００１７】本発明の第１の発明において、半導体素子
としては、前記したフィルム状絶縁基材のデバイスホー
ル内に完全に埋め込まれるように、一辺が 3〜 6mmで、
フィルム状絶縁基材の厚さよりも薄い、30〜70μm の厚
さを有する薄型半導体素子を使用することが望ましい。
また、第３の発明における第１の半導体素子としても、
前記したサイズおよび厚さを有する半導体素子を使用す
ることが望ましい。そして、厚さが前記した範囲（30〜
70μm ）の半導体素子を使用することにより、本発明の
第２の発明である、15〜40mmの繰り返し屈曲可能な曲げ
半径（以下、単に曲げ半径と示す。）を有するカード型
の半導体装置を実現することができる。
【００１８】すなわち、ＩＣカードのようなカード型半
導体装置に要求される曲げに対する強度は、未だ規格化
はなされていないが、強い曲げ（例えば長辺側で 166mm
程度の曲げ半径）を繰り返し1000回程度加えても、外観
・機能に影響がないといった、テレフォンカード並みの
極めて大きな曲げ強度が期待されている。
【００１９】そして、厚さが30〜70μm の半導体素子の
曲げ半径は、研削方向により若干の差異は生じるが、概
ね17〜33mmであり、従来から使用されている半導体素子
（厚さ 350〜 450μm ）の曲げ半径が約 200mmであるの
に比べて、 7倍以上と極めて大きな曲げ強度を有してい
る。このように、厚さが30〜70μm の半導体素子を使用
することによりはじめて、ＩＣカードとして必要かつ十
分な曲げ強度を実現することができる。なお、厚さが30
μm 未満の半導体素子では、素子を得るための加工が難
しく、製造の歩留まりが悪いばかりでなく、曲げ等に対
する強度が低く、好ましくない。
【００２０】また、本発明の第１の発明においては、前
記した薄い半導体素子を、配線フィルムの上下両面側に
それぞれ積層された外装層に固着しないことが望まし
い。このように半導体素子を、外装層から遊離した状態
でデバイスホール内に配置することで、屈曲に対する強
度が向上し、半導体素子とリードとの接合部等の破断が
生じにくい半導体装置が得られる。また、デバイスホー
ル内で、半導体素子と絶縁基材との間には、空気層が形
成されていることが望ましい。
【００２１】本発明の第２の発明では、絶縁樹脂から成
る外囲部も、前記した半導体素子と同等およびそれ以上
の曲げ半径を有することが要求される。そして、前記フ
ィルム状絶縁基材として使用されるポリイミド樹脂フィ
ルムや、外装層として使用されるポリエステル樹脂フィ
ルムは、可撓性が良好で、15mmよりはるかに小さい曲げ
半径を有し、かつ半導体素子を外圧から保護するに十分
な機械的強度を有しているので、これらのフィルムによ
り外囲部を構成することで、15〜40mmの曲げ半径を有す
るカード型半導体装置を得ることができる。
【００２２】このように、本発明の第１およびの第２の
発明のカード型の半導体装置においては、フィルム状絶
縁基材の厚さよりも薄い超薄型の半導体素子が、絶縁基
材のデバイスホール内に完全に埋め込まれているので、
装置全体の厚さを 200μm 以下と極めて薄くすることが
できるうえに、従来からのカード型半導体装置に比べ
て、曲げ、捩れ、局部的な打圧等に対する強度が大幅に
向上している。そして、ＩＣカードとしての使用では、
極めて大きな曲げ強度が要求されるが、このような要求
を十分に満足させることができる。また、インナーリー
ドボンディング（ＩＬＢ）工程で、半導体素子へのイン
ナーリードのエッジタッチに留意することなく、効率的
にボンディング作業を行なうことができ、生産性が高く
歩留まりが向上する。
【００２３】本発明の第３の発明のおいては、２個の半
導体素子が厚さ方向に絶縁層を介して重ねて配設され、
かつ下段の半導体素子が、厚さが30〜70μm とフィルム
状絶縁基材の厚さよりも薄く、そのデバイスホール内に
完全に埋め込まれているので、複数の半導体素子が高密
度に搭載・実装され、かつ通常の半導体素子が一段に搭
載・実装された半導体装置と同等の厚さを有する小型で
薄い半導体装置が得られる。また、半導体素子間の配線
長が短縮されており、高周波での使用に好適している。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００２５】図１は、本発明の第１の実施例である、カ
ード型半導体装置の要部を断面的に示す図である。
【００２６】この図において、符号１は、中央部にデバ
イスホール１ａを有する厚さが75〜125μm の絶縁樹脂
フィルム（例えばポリイミド樹脂フィルム）を示し、こ
の絶縁樹脂フィルム１の片面に、配線層２が設けられて
いる。配線層２は、例えば絶縁樹脂フィルム１上に接着
剤層（図示を省略。）を介して貼着された銅箔をフォト
エッチングする方法で形成される。また、この配線層２
の端部がデバイスホール１ａに突出し、インナーリード
３を構成している。さらに、インナーリード３の先端部
には、電極端子との接続を容易にするために、金等のメ
ッキ（図示を省略。）が施されている。
【００２７】そして、このような配線フィルムに、一辺
が 3〜 6mmで、絶縁樹脂フィルム１の厚さよりも薄い50
μm の厚さの半導体チップ４が、以下に示すように実装
されている。すなわち、各辺がデバイスホール１ａの対
応する辺より小さく、厚さが30〜70μm の半導体チップ
４が、フェースアップに配置されてデバイスホール１ａ
内に埋め込まれており、この半導体チップ４の各電極端
子（図示を省略。）とインナーリード３とが、接合（イ
ンナーリードボンディングＩＬＢ）されている。
【００２８】さらに、配線フィルムの両面には、外装層
として、約50μm の厚さを有するポリエステル樹脂フィ
ルム５が、それぞれ加熱融着され積層されている。な
お、このカード型半導体装置では、外部処理装置との間
で、データの読み出し、書き込みを無線により（非接触
で）行なうためのデータ送受信用のコイル状アンテナ
が、配線により形成されているが、この部分については
図示を省略する。
【００２９】このように構成される第１の実施例のカー
ド型半導体装置においては、厚さが30〜70μm と、絶縁
樹脂フィルム１よりも薄い半導体チップ４が、絶縁樹脂
フィルム１のデバイスホール１ａ内に完全に埋め込まれ
ており、その上下両面側に、厚さ約50μm と薄く可撓性
を有するポリエステル樹脂フィルム５が、それぞれ一体
に積層されているので、全体の厚さが極めて薄く、ＩＣ
カードに求められる、厚さに関する要求を余裕を持って
満足させることができる。また、繰り返し屈曲可能な曲
げ半径が15〜40mmと小さく、曲げ、捩れ、打圧等に対す
る強度が大きい。 さらに、薄い半導体チップ４が、上
下両面側に積層されたポリエステル樹脂フィルム５に固
着されることなく、遊離し独立した状態でデバイスホー
ル１ａ内に配置されているので、半導体チップ４とイン
ナーリード３との接続部の曲げに対する強度が大きく、
接続不良等が生じにくい。また、半導体チップ４をイン
ナーリード３に接続し、デバイスホール１ａ内に嵌め込
むだけで実装することができ、半導体チップ４の位置決
めが不要である。
【００３０】またさらに、半導体チップ４の厚さが、絶
縁樹脂フィルム１の厚さよりも薄くなっているので、半
導体チップ４のＩＬＢ作業を効率的に行なうことができ
る。
【００３１】すなわち、従来からＩＬＢ工程では、半導
体チップへのインナーリードのエッジタッチを防ぐため
に、配線フィルムを半導体チップよりも高い位置に支持
固定し、高い位置から延出されたインナーリードを接合
する方法が採られているが、第１の実施例の半導体装置
では、図２に示すように、半導体チップ４へのインナー
リード３のエッジタッチに留意することなく、配線フィ
ルムと半導体チップ４とを同一のステージ６の上に載
せ、ボンディングツール７により超音波をかけながら熱
圧着を効率的に行なうことができる。
【００３２】またこのとき、電極端子へのインナーリー
ド３の接合と同時に、リード形状の下向きのフォーミン
グが自動的かつ安定的になされ、よりいっそう曲げに強
い半導体装置が得られる。さらに、同一ステージ６上で
のＩＬＢでは、半導体チップ４の裏面（電極形成面と反
対側の面）と配線フィルムの裏面とが、同じ高さに配置
されるので、配線フィルム両面へのポリエステル樹脂フ
ィルム５の加熱融着が容易である。
【００３３】次に、本発明の第２の実施例について説明
する。
【００３４】図３は、第２の実施例のカード型半導体装
置の要部を断面的に示す図である。
【００３５】第２の実施例の半導体装置では、デバイス
ホール１ａ内に埋め込み配置された半導体チップ４の電
極端子形成面、および電極端子とインナーリード３との
接合部の外側に、樹脂封止層８がポッテングにより形成
されている。ここで、デバイスホール１ａ内には、半導
体チップ４と絶縁樹脂フィルム１との間に空気層が形成
されている。また、樹脂封止層８を構成する材料として
は、エポキシ樹脂やシリコーン樹脂等を使用することが
できる。特にシリコーン樹脂を使用した場合には、半導
体チップ４の耐湿性が向上するうえに、エポキシ樹脂を
使用したものに比べて、屈曲可能な曲げ半径が小さい半
導体装置が得られる。なお、この実施例において、その
他の部分は同様に構成されているので、図１と同一の符
号を付して説明を省略する。
【００３６】このように構成される第２の実施例のカー
ド型半導体装置においては、第１の実施例と同様に、薄
い（厚さが30〜70μm ）半導体チップ４が、絶縁樹脂フ
ィルム１のデバイスホール１ａ内に完全に埋め込まれて
おり、その上下両面側に、薄く可撓性を有するポリエス
テル樹脂フィルム５が、それぞれ一体に積層されている
ので、全体の厚さが極めて薄く、ＩＣカードに求められ
る要求を十分に満足させることができるうえに、曲げ半
径が15〜40mmと小さく、曲げ、捩れ、打圧等に対する強
度が大きい。
【００３７】また、半導体チップ４の接合部等の外側
に、樹脂封止層８が形成されているので、半導体チップ
４の耐湿性が向上している。さらに、樹脂封止層８がシ
リコーン樹脂により構成されているので、半導体チップ
４並びに外囲部（絶縁樹脂フィルム１とポリエステル樹
脂フィルム５）の良好な曲げ性（曲げ半径の小ささ）を
損なうことがない。なお、デバイスホール１ａ内に空気
層が形成されているので、ポリエステル樹脂フィルム５
が曲げられたとき、この空気層によりフィルム５の伸び
を吸収することができる。また、この空気層は、図１に
示すように、樹脂封止層８が設けられていない半導体装
置においても、同様な効果を上げることができる。
【００３８】さらに、本発明の半導体装置の第３および
第４の実施例について説明する。
【００３９】第３の実施例の半導体装置では、図４に示
すように、デバイスホール１ａを有する厚さが75〜 125
μm の絶縁樹脂フィルム（例えばポリイミド樹脂フィル
ム）１の片面に、配線層２が銅箔のフォトエッチング等
により形成され、かつこの配線層２を反対側の面に導通
するための孔９が設けられている。また、配線層２の端
部が、インナーリード３としてデバイスホール１ａに突
出している。
【００４０】そして、このような配線フィルムのデバイ
スホール１ａ内に、各辺がデバイスホール１ａの対応す
る辺より小さく、厚さが30〜70μm と絶縁樹脂フィルム
１より薄い第１の半導体チップ４が、フェースアップに
配置されて嵌め込まれており、その電極端子と配線フィ
ルムのインナーリード３とが、接合されている。なお、
半導体チップ４の電極端子には、金バンプが取付けら
れ、インナーリード３との圧着は、金バンプを介してな
されている。
【００４１】また、このように接続された第１の半導体
チップ４の上方に、第２の半導体チップ１０が、適当な
間隙をおいて配置され実装されている。すなわち、各辺
がデバイスホール１ａの対応する辺より大きく形成され
た第２の半導体チップ１０が、フェースダウンでデバイ
スホール１ａの開口部を覆うように配置され、各電極端
子と配線フィルム上面の配線層２とが、はんだバンプま
た金バンプ１１を介して接続されている。そして、この
ように搭載・実装された上下２段の半導体チップの間隙
部に、エポキシ樹脂等の樹脂封止層８が形成されてい
る。
【００４２】さらに、配線フィルム下面には、外部接続
端子であるはんだボール１２が取付けられ、上面の配線
層２と導通されている。また、フィルム上面の配線層２
および上段の第２の半導体チップ１０の上には、形状保
持性を有するカバープレート１３が配設され、接着剤層
１４により接着され、全体の形状および平坦性が保持さ
れている。
【００４３】なお、配線フィルムの配線層２の半導体チ
ップとの接続部、すなわちインナーリード３の先端部や
上段の半導体チップ１０との接続用パッド部には、接続
性を高めるために、金、錫、はんだのような接続性の良
好な金属のメッキ層を設けることができる。また、配線
フィルムとして、絶縁樹脂フィルム１に接着剤層を介し
て配線層２が接着され、接着性が高められた構造のフィ
ルムを使用することもできる。
【００４４】第４の実施例においては、図５に示すよう
に、デバイスホール１ａを有する厚さが75〜 125μm の
絶縁樹脂フィルム１の両面に、それぞれ配線層２が形成
され、かつ片面の配線層２の端部が、インナーリード３
としてデバイスホール１ａに突出して形成された両面配
線フィルムが使用されている。なお、この配線フィルム
では、両面の配線層２を導通するヴィアホールが形成さ
れているが、図示を省略する。
【００４５】そして、このような両面配線フィルムのデ
バイスホール１ａ内に、各辺がデバイスホール１ａの対
応する辺より小さく、厚さが30〜70μm と絶縁樹脂フィ
ルム１より薄い第１の半導体チップ４が、フェースダウ
ンに配置されて嵌め込まれており、その電極端子と、配
線フィルム下面の配線層２から延出されたインナーリー
ド３とが、金バンプ等を介して接合されている。また、
このように接合された第１の半導体チップ４の上方に、
各辺がデバイスホール１ａの対応する辺より大きく形成
された第２の半導体チップ１０が、フェースダウンでデ
バイスホール１ａの開口部を覆うように配置され、各電
極端子と配線フィルム上面の配線層２とが、はんだバン
プまたは金バンプ１１を介して接続されている。なお、
その他の構造は、図４に示す第３の実施例と同様に構成
されているので、説明を省略する。
【００４６】このように構成される第３および第４の実
施例の半導体装置においては、第１および第２の半導体
チップ４、１０が、上下２段に重ねて配置され実装され
ているので、小型で実装密度が高い半導体装置が得られ
る。また、下段の半導体チップ４が、厚さが30〜70μm
と絶縁樹脂フィルム１より薄く、デバイスホール１ａ内
に完全に埋め込まれているので、装置全体の厚さを、通
常の半導体チップを一段に搭載・実装した半導体装置と
同等の厚さに保つことができる。さらに、配線長が短縮
されているので、高周波対応機器として好適している。
例えば、 6mm角と10mm角の２個の半導体チップを実装し
た半導体装置で比較すると、２個の半導体チップを並べ
て搭載・実装した従来からの装置では、半導体チップ間
の配線長が16mm以上となるのに対して、実施例に示した
積層構造の半導体装置では、半導体チップ間の配線長は
2mmとなり、大幅に短縮される。
【００４７】さらに、第４の実施例では、フィルムの片
面から両面に拡大された配線エリアに、上下２段に重ね
て配置された半導体チップ４、１０が実装されているの
で、チップ数の増加によるバンプ接続用パッド数の増加
や、パッドピッチの縮小に対応して、より高密度の実装
が実現される。
【００４８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置においては、フィルム状絶縁基材の厚さよ
りも薄い超薄型の半導体素子が、絶縁基材のデバイスホ
ール内に完全に埋め込まれているので、装置全体の厚さ
を極めて薄くすることができる。応し、半導体チップの
実装密度が高い半導体装置が得られる。また、曲げ、捩
れ、局部的な打圧等に対して十分な強度を有するカード
型の半導体装置であり、ＩＣカードとして好適してい
る。さらに、半導体素子の実装の作業性が良好である。
【００４９】またさらに、本発明の半導体装置では、複
数の半導体素子が高密度に搭載・実装され、かつ半導体
素子が一段に搭載・実装された半導体装置と同等の厚さ
を有している。さらに、半導体素子間の配線長が大幅に
短縮されるので、高周波対応機器として好適している。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるカード型半導体装
置の要部を示す断面図。
【図２】第１の実施例のカード型半導体装置の製造にお
けるＩＬＢ工程を概略的に示す図。
【図３】本発明の第２の実施例のカード型半導体装置の
要部を示す断面図。
【図４】本発明の半導体装置の第３の実施例を示す断面
図。
【図５】本発明の半導体装置の第４の実施例を示す断面
図。
【図６】従来からのカード型半導体装置の構造の一例を
示す断面図。
【符号の説明】
１………絶縁樹脂フィルム １ａ………デバイスホール ２………配線層 ３………インナーリード ４………半導体チップ ５………ポリエステル樹脂フィルム ８………樹脂封止層 １０………第２の半導体チップ １１………金バンプ １２………はんだボール １３………カバープレート

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 デバイスホールを有するフィルム状の絶
    縁基材と、 この絶縁基材の少なくとも片面に配設された配線層、お
    よび一端が前記配線層に接続され他端が前記デバイスホ
    ールに突出したリード群と、 前記絶縁基材よりも薄い厚さを有し、各電極端子が前記
    リード群の先端部にそれぞれ電気的に接続された半導体
    素子と、 前記絶縁基材の両面側にそれぞれ積層された外装層とを
    備え、 前記半導体素子が、前記絶縁基材のデバイスホール内に
    完全に埋め込まれていることを特徴とする半導体装置。
  2. 【請求項２】 前記半導体素子の厚さが、30〜70μm で
    あることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記半導体素子が、前記外装層に固着さ
    れることなく遊離した状態で、前記デバイスホール内に
    配置されていることを特徴とする請求項１または２記載
    の半導体装置。
  4. 【請求項４】 前記デバイスホール内には、前記半導体
    素子と前記絶縁基材との間に空気層が形成されているこ
    とを特徴とする請求項１または２記載の半導体装置。
  5. 【請求項５】 前記フィルム状の絶縁基材が、ポリイミ
    ド樹脂フィルムであることを特徴とする請求項１乃至４
    のいずれか１項記載の半導体装置。
  6. 【請求項６】 前記外装層の少なくとも１層が、ポリエ
    ステル樹脂フィルムであることを特徴とする請求項１乃
    至５のいずれか１項記載の半導体装置。
  7. 【請求項７】 前記半導体素子の電極端子と前記リード
    との接続部が、絶縁性樹脂により封止されていることを
    特徴とする請求項１乃至５のいずれか１項記載の半導体
    装置。
  8. 【請求項８】 前記リードの先端部に、金または錫ある
    いははんだの層が被覆され、この被覆層が前記半導体素
    子の電極端子と接合されていることを特徴とする請求項
    １乃至７のいずれか１項記載の半導体装置。
  9. 【請求項９】 前記リードの先端部の幅が、前記半導体
    素子の電極端子の幅に比べて狭くなっていることを特徴
    とする請求項１乃至８のいずれか１項記載の半導体装
    置。
  10. 【請求項１０】 前記半導体素子の電極端子と前記リー
    ドとが、金バンプを介して接合されていることを特徴と
    する請求項１乃至７のいずれか１項記載の半導体装置。
  11. 【請求項１１】 前記リードの先端部の幅が、前記金バ
    ンプの幅に比べて狭くなっていることを特徴とする請求
    項１０記載の半導体装置。
  12. 【請求項１２】 半導体素子と、この半導体素子の外周
    全体を隙間なく被包する絶縁樹脂から成る外囲部とを備
    え、 前記半導体素子の屈曲可能な曲げ半径が15〜40mmで、前
    記外囲部が15mm未満の曲げ半径を有し、かつ全体とし
    て、15〜40mmの屈曲可能な曲げ半径を有することを特徴
    とする半導体装置。
  13. 【請求項１３】 デバイスホールを有するフィルム状の
    絶縁基材と、 この絶縁基材の少なくとも片面に配設された配線層、お
    よび一端が前記配線層に接続され他端が前記デバイスホ
    ールに突出したリード群と、 厚さ方向に絶縁層を介して重ねて配設され、各電極端子
    が前記絶縁基材のリード群または配線層にそれぞれ接続
    された第１の半導体素子および第２の半導体素子とを備
    え、 前記第１の半導体素子の厚さが前記絶縁基材よりも薄
    く、かつこの第１の半導体素子が、前記絶縁基材のデバ
    イスホール内に完全に埋め込まれていることを特徴とす
    る半導体装置。
  14. 【請求項１４】 前記第２の半導体素子の少なくとも１
    辺が、前記絶縁基材のデバイスホールの対応する辺より
    も大きく形成されており、この第２の半導体素子が、前
    記デバイスホールの開口部の少なくとも一部を覆うよう
    に搭載されていることを特徴とする請求項１２記載の半
    導体装置。
JP11063369A 1998-03-13 1999-03-10 半導体装置 Pending JPH11330148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11063369A JPH11330148A (ja) 1998-03-13 1999-03-10 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-63135 1998-03-13
JP6313598 1998-03-13
JP11063369A JPH11330148A (ja) 1998-03-13 1999-03-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH11330148A true JPH11330148A (ja) 1999-11-30

Family

ID=26404217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11063369A Pending JPH11330148A (ja) 1998-03-13 1999-03-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH11330148A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050887A1 (fr) * 2000-12-18 2002-06-27 Tdk Corporation Dispositif electronique et son procede de fabrication
JP2003536149A (ja) * 2000-06-06 2003-12-02 ラフセック オサケ ユキチュア スマートラベル挿入ウェブの製造方法および製造装置
KR101105626B1 (ko) 2002-08-08 2012-01-18 가부시키가이샤 히타치세이사쿠쇼 반도체장치, 반도체장치의 제조방법, 전자상거래방법 및트랜스폰더 독취장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536149A (ja) * 2000-06-06 2003-12-02 ラフセック オサケ ユキチュア スマートラベル挿入ウェブの製造方法および製造装置
WO2002050887A1 (fr) * 2000-12-18 2002-06-27 Tdk Corporation Dispositif electronique et son procede de fabrication
KR101105626B1 (ko) 2002-08-08 2012-01-18 가부시키가이샤 히타치세이사쿠쇼 반도체장치, 반도체장치의 제조방법, 전자상거래방법 및트랜스폰더 독취장치

Similar Documents

Publication Publication Date Title
US6208019B1 (en) Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
TW494511B (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
JP2001077293A (ja) 半導体装置
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP4058642B2 (ja) 半導体装置
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
KR20110031133A (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
US7410827B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2000138317A (ja) 半導体装置及びその製造方法
US7847414B2 (en) Chip package structure
JPH11330148A (ja) 半導体装置
JP2004128356A (ja) 半導体装置
TW200525656A (en) Stacked semiconductor device
CN112614830A (zh) 一种封装模组及电子设备
JP2004319678A (ja) 指紋センサ装置及びその製造方法
JP3973309B2 (ja) 半導体装置
JP2002110839A (ja) 半導体装置、半導体装置の製造方法及び半導体実装装置
JP2007234683A (ja) 半導体装置およびその製造方法
JP3230384B2 (ja) 半導体装置
US20090179326A1 (en) Semiconductor device package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226