JP2002110839A - 半導体装置、半導体装置の製造方法及び半導体実装装置 - Google Patents

Abstract

(57)【要約】 【課題】 平坦な実装面に限らず、段差面、曲面等の様
々な実装面への実装を可能とした半導体装置、その製造
方法及び半導体実装装置を提供する。 【解決手段】 半導体装置１は、少なくとも、基体２
と、基体２に搭載された半導体素子３とを備えて構築さ
れている。基体２は、第１の領域１１と、少なくともフ
レキシブル性を有する第２の領域１２とを備えている。
第１の領域１１には半導体素子３が搭載され、第２の領
域には外部端子２２及び２５が配設されている。さら
に、この半導体装置１には例えばシリコーンゴム系接着
層６が配設されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、半導
体装置の製造方法及び半導体実装装置に関し、特に様々
な形態の実装が可能な半導体装置、この半導体装置の製
造方法及びこのような半導体装置により構築された半導
体実装装置に関する。

【０００２】

【従来の技術】プラスチック封止型半導体装置、セラミ
ックス封止型半導体装置等の半導体装置は、ベア半導体
チップをプラスチック、セラミックス等の封止体により
封止した構造を備えている。封止体の外部には外部端子
が配設されており、この外部端子は半導体チップのボン
ディングパッドに電気的に接続されている。

【０００３】この種の半導体装置は、通常、プリント配
線基板等の実装ボードに実装され、使用されている。実
装ボートには、複数個の半導体装置を実装可能な内部端
子、実装ボードを他の電子機器に電気的に接続するため
のソケット（実装ボードの外部端子）、内部端子とソケ
ットとの間を電気的に接続する内部配線等を備えてい
る。

【０００４】例えば、パーソナルコンピュータにおいて
は、ＣＰＵ機能を有する半導体装置、ＲＡＭ機能を有す
る半導体装置、ＲＯＭ機能を有する半導体装置等はマザ
ーボードに実装され、このマザーボードはベアボーン
（筐体）内に組み込まれる。このマザーボードは、ベア
ボーン内においてケーブルを通して電源回路、内臓ハー
ドディスク、表示モニター、入出力装置、外部ドライブ
装置等の電子機器に電気的に接続されるようになってい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、上記半
導体装置においては、以下の点について配慮がなされて
いなかった。

【０００６】半導体装置は、システム大規模集積回路
（システムＬＳＩ）、マルチチップモジュール（ＭＣ
Ｍ）、積層パッケージ（積層ＰＫＧ）等、複数個のベア
半導体チップを１つの封止体に封止することにより小型
化を図る傾向にある。半導体装置の小型化を実現するこ
とができれば、実装ボード上において半導体装置の実装
密度を向上することができ、電子機器の小型化を実現す
ることができる。ところが、電子機器の小型化の進展に
伴い、平坦な実装面を有する実装ボードに半導体装置を
実装する場合に限らず、例えば、直接、電子機器の筐体
に半導体装置を実装する要求が高まりつつある。電子機
器の筐体の実装面は必ずしも平坦でなく、段差面や曲面
を有する場合があり、平坦な実装面に実装することを想
定して製造されている、現在の半導体装置においては、
上記要求に対して対処することができなかった。

【０００７】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、平坦な実装面
に限らず、段差面、曲面等の様々な実装面への実装を行
うことができる半導体装置を提供することである。

【０００８】さらに、本発明の目的は、上記目的を達成
することができる半導体装置の製造方法を提供すること
である。

【０００９】さらに、本発明の目的は、平坦な実装面に
限らず、段差面、曲面等の様々な実装面への実装を行う
ことができ、さらに装置の小型化を実現することができ
る半導体実装装置を提供することである。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、第１の領域及び少なくとも
フレキシブル性を有する第２の領域を備えた基体と、基
体の第１の領域の半導体素子と、半導体素子に電気的に
接続され、基体の第２の領域に配設された外部端子とを
備えた半導体装置としたことである。ここで、「基体」
とは、半導体素子を実装することができる部材という意
味で使用される。この「基体」には、プリント配線基
板、積層配線基板、絶縁性基板、導電性基板等の配線基
板、半導体ウェハ、半導体素子等の電子部品等が少なく
とも含まれる。「第１の領域」、「第２の領域」とは、
基体の互いに異なる領域という意味で使用される。すな
わち、「第１の領域」は少なくとも半導体素子の実装領
域として使用され、「第２の領域」は少なくとも外部端
子の配設領域として使用される。この「第１の領域」及
び「第２の領域」は基体に少なくともこれらの領域が配
設されるという意味で使用されており、これらの領域に
加えてさらに「第３の領域」が配設されていてもよい。
「少なくともフレキシブル性を有する第２の領域」と
は、最低限、第２の領域にはフレキシブル性すなわち柔
軟性を持たせるという意味で使用され、「第２の領域」
に加えて「第１の領域」にもフレキシブル性を備えても
よい。本発明の第１の特徴に係る半導体装置において、
「基体の少なくとも第２の領域」は、弾性基材と、弾性
基材に配設された外部端子及び配線とを少なくとも備え
て構成されることが好ましい。「弾性基材」には、例え
ば、多孔質材料を主組成とする商品名「モスパック」を
実用的に使用することができる。「半導体素子」には、
ベア半導体チップを使用することが好ましい。このベア
半導体チップは、フリップチップ方式を採用し、バンプ
電極を通して基体の第１の領域に実装されることが好ま
しい。「外部端子」とは、半導体装置の外部の他の半導
体装置又はその他の電子機器に電気的に接続するための
端子という意味で使用される。

【００１１】このように構成される本発明の第１の特徴
に係る半導体装置においては、半導体素子が配設された
基体の第１の領域に対して独立的な位置に、外部端子を
配設しかつフレキシブル性を有する基体の第２の領域を
備えたので、配線基板、電子機器の筐体等の実装面の形
状に合わせて基体の第２の領域の形状を追随させること
ができる。従って、平坦な実装面に限らず、段差面、曲
面等の様々な実装面に、本発明の第１の特徴に係る半導
体装置を実装することができる。

【００１２】本発明の第２の特徴は、（１）第１の領域
及び少なくともフレキシブル性を有し外部端子が配設さ
れた第２の領域を備えた基体を形成する工程と、（２）
基体の第１の領域に、第２の領域の外部端子に電気的に
接続するように半導体素子を実装する工程と、（３）半
導体素子上、又は基体の第１の領域の半導体素子の実装
面に対向する裏面上に接着層を形成する工程と、（４）
半導体素子上又は基体の第１の領域の裏面上に第２の領
域を折り返し、半導体素子又は基体の第１の領域の裏面
と第２の領域との間を接着層を介在させて接着する工程
とを少なくとも備えた半導体装置の製造方法としたこと
である。ここで、「基体」等の用語の定義は本発明の第
１の特徴に係る半導体装置の「基体」等の用語の定義と
同一である。「接着層」とは、半導体素子又は基体の第
１の領域の裏面と基体の第２の領域との間を接着するた
めの接着剤層という意味で使用される。「接着層」に
は、硬化後において、ハードな接着層又はソフトな接着
層のいずれかを実用的に使用することができる。「ハー
ドな接着層」は、平坦な実装面上に半導体素子を実装す
る場合に使用されることが好ましい。「ソフトな接着
層」は、段差面、曲面等の様々な形状を有する実装面に
半導体素子を実装する場合に使用されることが好まし
い。「半導体素子上又は基体の第１の領域の裏面上に第
２の領域を折り返す」とは、基体の第１の領域と第２の
領域との境界部分から、第１の領域と重複するように第
２の領域を折り曲げるという意味で使用される。

【００１３】このような本発明の第２の特徴に係る半導
体装置の製造方法においては、半導体素子上又は基体の
第１の領域の裏面上に、基体の第２の領域を折り返し、
この第２の領域を接着層を介在させて接着したので、フ
レキシブル性を有する第２の領域により、平坦な実装面
に限らず、段差面、曲面等の様々な実装面に実装するこ
とができる半導体装置を製造することができる。

【００１４】本発明の第３の特徴は、第１の領域及び少
なくともフレキシブル性を有する第２の領域を備えた基
体と、基体の第１の領域の半導体素子と、半導体素子に
電気的に接続され、基体の第２の領域に配設された外部
端子とを備えた複数個の半導体装置を具備し、１つの半
導体装置の基体の第２の領域に、他の１つの半導体装置
の基体の第１の領域を重複させて組み立てられた半導体
実装装置としたことである。ここで、「基体」等の用語
の定義は本発明の第１の特徴に係る半導体装置の「基
体」等の用語の定義と同一である。「複数個の半導体装
置」とは、上記第１の領域及びフレキシブル性を有する
第２の領域を備えた基体、半導体素子の各々を含む同一
構造の２個以上の半導体装置という意味で使用される。
「１つの半導体装置の基体の第２の領域に、他の１つの
半導体装置の基体の第１の領域を重複させて組み立てら
れた」とは、１つの半導体装置の基体の第２の領域と、
他の１つの半導体装置の基体の第１の領域とを互いに重
ね合わせた状態において、相互に電気的に接続され、又
は単に機械的に接続されて組み立てられたという意味で
使用される。

【００１５】このように構成される本発明の第３の特徴
に係る半導体実装装置においては、本発明の第１の特徴
に係る半導体装置により得られる効果と同様に、複数個
の半導体装置のそれぞれにおいて、半導体素子が配設さ
れた基体の第１の領域に対して独立的な位置に、外部端
子を配設しかつフレキシブル性を有する基体の第２の領
域を備えたので、配線基板、電子機器の筐体等の実装面
の形状に合わせて基体の第２の領域の形状を追随させる
ことができる。従って、平坦な実装面に限らず、段差
面、曲面等の様々な実装面に、本発明の第３の特徴に係
る半導体実装装置を実装することができる。さらに、本
発明の第３の特徴に係る半導体実装装置においては、複
数個の半導体装置の基体の一部の領域を互いに重複させ
て組み立てられているので、１個当たりの実質的な半導
体装置の占有面積を減少することができ、装置（半導体
実装装置）の小型化を実現することができる。

【００１６】

【発明の実施の形態】次に、図面を参照して、本発明に
係る半導体装置、半導体装置の製造方法及び半導体実装
装置を、本発明の実施の形態により説明する。以下の図
面の記載において、同一又は類似の部分には同一又は類
似の符号を付している。但し、図面は模式的なものであ
り、厚みと平面寸法との関係、各層の厚みの比率等は現
実のものとは異なることに留意すべきである。従って、
具体的な厚みや寸法は以下の説明を参酌して判断すべき
ものである。また、図面相互間においても互いの寸法の
関係や比率が異なる部分が含まれていることは勿論であ
る。

【００１７】（第１の実施の形態） ［半導体装置の第１の構造］図１乃至図３に示すよう
に、本発明の第１の実施の形態に係る半導体装置１は、
第１の領域１１及び少なくともフレキシブル性を有する
第２の領域１２を備えた基体２と、基体２の第１の領域
１１の半導体素子３と、半導体素子３に電気的に接続さ
れ、基体２の第２の領域１２に配設された外部端子２２
及び２５とを備えて構成されている。

【００１８】基体２は、必ずしもこの平面形状に限定さ
れるものではないが、図３に示すように平面方形状によ
り形成されている。この基体２は、本発明の第１の実施
の形態において、半導体素子３を実装する配線基板とし
て機能を備えている。基体２は、フレキシブル性を有す
るための弾性基材２Ａと、弾性基材２Ａの表面（図１中
及び図２中、上側表面）上のほぼ全域に配設されたフィ
ルム２Ｂと、弾性基材２Ａの裏面（図１中及び図２中、
下側表面）上のほぼ全域に配設されたフィルム２Ｃとを
備え、弾性基材２Ａを二枚のフイルム２Ｂ及び２Ｃによ
り挟み込むように構成されている。この基体２は、配線
基板、電子機器の筐体等の実装面の形状に合わせて少な
くとも第２の領域１２の形状を追随させることができ、
平坦な実装面に限らず、段差面、曲面等の様々な実装面
に実装することができるようになっている。弾性基材２
Ａには、例えば、多孔質材料を主組成とする、厚さ２０
０μｍ〜５００μｍの商品名「モスパック」を実用的に
使用することができる。フィルム２Ｂ及び２Ｃは、少な
くとも弾性基材２Ａの割れを防止することができ、かつ
絶縁性を有するもの、例えば、厚さ５０μｍ〜１００μ
ｍのポリイミド系樹脂フィルムを実用的に使用すること
ができる。

【００１９】さらに、基体２の表面上において第１の領
域１１には内部端子２０が配設され、第２の領域１２に
は外部端子２２が配設され、そして基体２の裏面上にお
いて第２の領域１２には外部端子２５が配設されてい
る。基体２の表面上の内部端子２０は半導体素子３の実
装用端子として使用され、外部端子２２、２５のそれぞ
れは他の半導体装置（図示しない。）、それ以外の外部
の電子機器（図示しない。）等の接続用端子として使用
されている。基体２の表面上の内部端子２０と外部端子
２２との間は同様に基体２の表面上に配設された配線２
１により電気的に接続されている。基体２の表面上の外
部端子２２と裏面上の外部端子２５との間は、基体２の
接続孔２３に配設された接続孔配線２４により電気的に
接続されている。内部端子２０、配線２１、外部端子２
２、２５、接続孔配線２４のそれぞれには、例えば厚さ
２０μｍ程度の銅（Ｃｕ）配線を実用的に使用すること
ができる。なお、本発明においては、必ずしも銅配線に
限定されるものではなく、銅合金配線、銅配線を主体と
して表面にめっき層を設けた配線等を使用することがで
きる。

【００２０】半導体素子３には、本発明の第１の実施の
形態に係る半導体装置１において、半導体装置１の厚み
（高さ）を減少することができ、薄型に対応することが
できるように、表面がむき出し状態のベア半導体チップ
を使用することができる。例えば、半導体素子３の厚さ
は５０μｍ程度の薄型により形成することが好ましい。
半導体素子３は、集積回路が搭載された回路搭載面を基
体２の表面に向かい合わせたフリップチップ方式により
基体２の表面上において第１の領域１１に搭載されてい
る。半導体素子３の回路搭載面には複数個のボンディン
グパッド３１が配設されており、この半導体素子３のボ
ンディングパッド３１と基体２の表面上において第１の
領域１１の内部端子２０との間が電気的かつ機械的に接
続されている。この接続には金バンプ電極、半田バンプ
電極、スタッドバンプ電極等のいずれかの電極４が使用
されている。

【００２１】半導体素子３の少なくとも回路搭載面、電
極４のそれぞれを覆うように封止体５が形成されてい
る。この封止体５には、例えば滴下塗布法により塗布さ
れ、塗布後に硬化されたポリイミド系樹脂を実用的に使
用することができる。

【００２２】図２に示すように、基体２の第１の領域１
１（又は第２の領域１２）において、基体２の半導体素
子３の実装面と対向する裏面上に接着層６が配設されて
いる。この接着層６は、本発明の第１の実施の形態に係
る半導体装置１において、図４に示すように、基体２の
第１の領域１１と第２の領域１２との間の境界部分から
基体２を折り返し（折り曲げ）、第１の領域１１に第２
の領域１２を重複させ、この第１の領域１１の裏面に第
２の領域１２の裏面を接着することができるようになっ
ている。半導体装置１詳細には基体２の第２の領域１２
を平坦な実装面に実装する場合において、接着層６に
は、ハードな接着層又はソフトな接着層が使用されてい
る。基体２の第２の領域１２を段差面、曲面等の実装面
に実装する場合において、接着層６には、ソフトな接着
層が使用されている。ハードな接着層６には、例えば硬
化後に適度な硬度を有するエポキシ系樹脂接着剤を実用
的に使用することができる。ソフトな接着層６には、例
えば硬化後においても適度な柔軟性を有するシリコーン
ゴム系接着剤を実用的に使用することができる。

【００２３】このように構成される本発明の第１の実施
の形態に係る半導体装置１においては、半導体素子３が
配設された基体２の第１の領域１１に対して独立的な位
置に、外部端子２２及び２５を配設しかつフレキシブル
性を有する基体２の第２の領域１２を備えたので、配線
基板、電子機器の筐体（図４、後述する図５及び図６参
照。）等の実装面の形状に合わせて基体２の第２の領域
１２の形状を追随させることができる。従って、平坦な
実装面に限らず、段差面、曲面等の様々な実装面に、本
発明の第１の特徴に係る半導体装置１を実装することが
できる。

【００２４】［半導体装置の第１の構造の製造方法］上
記本発明の第１の実施の形態に係る半導体装置１の製造
方法を、前述の図１乃至図４を使用して説明する。

【００２５】（１）まず最初に、第１の領域１１及び少
なくともフレキシブル性を有し外部端子２２、２５が配
設された第２の領域１２を備えた基体２を形成する（図
１乃至図３参照。）。基体２は、配線基材としての弾性
基材２Ａの表面上にフィルム２Ｂ、裏面上にフィルム２
Ｃのそれぞれを貼り合わせ、フィルム２Ａ上に内部端子
２０（第１の領域１１）、配線２１及び外部端子２２
（第２の領域１２）を形成し、フィルム２Ｃ上に外部端
子２５（第２の領域１２）を形成することにより製造す
ることができる。内部端子２０、配線２１、外部端子２
２及び２５は例えば銅めっき法により形成することがで
きる。また、基体２の第２の領域において表面上の外部
端子２２と裏面上の外部端子２５との間は、接続孔２３
に形成された接続孔配線２４により電気的に接続されて
いる。

【００２６】（２）基体２の第１の領域１１に、第２の
領域１２の外部端子２２に電気的に接続するように半導
体素子３を実装する。すなわち、基体２の第１の領域１
１の内部端子２０上に電極４を形成し、この電極４に電
気的かつ機械的にボンディングパッド３１が接続するよ
うに、フリップチップ方式において半導体素子３を実装
する（図１参照。）。電極４には、例えばスクリーン印
刷法により形成された半田バンプ電極を実用的に使用す
ることができる。

【００２７】（３）基体２の第１の領域１１の半導体素
子３の実装面に対向する裏面上に接着層６を形成する
（図１乃至図３参照。）。接着層６には、平坦な実装面
に限らず、段差面、曲面等の様々な実装面に追随してそ
の形状を変化させることができる、例えばシリコーンゴ
ム系接着剤を実用的に使用することができる。

【００２８】（４）基体２の第１の領域１１の裏面上に
第２の領域１２を折り返し、基体２の第１の領域１１の
裏面と第２の領域１２の裏面との間を接着層６を介在さ
せて接着する（図４参照。）。上記接着層６にシリコー
ンゴム系接着剤を使用した場合には、硬化後においても
接着層６には柔軟性がある。

【００２９】これら一連の製造工程（組立工程）が終了
した段階において、本発明の第１の実施の形態に係る第
１の構造の半導体装置１を完成させることができる。

【００３０】このような本発明の第１の実施の形態に係
る半導体装置１の製造方法においては、基体２の第１の
領域１１の裏面上に、基体２の第２の領域１２を折り返
し、この第２の領域１２を接着層６を介在させて接着し
たので、フレキシブル性を有する第２の領域１２によ
り、平坦な実装面に限らず、段差面、曲面等の様々な実
装面に実装することができる半導体装置１を製造するこ
とができる。

【００３１】［半導体装置の第１の構造の第１の実装形
態］次に、上記本発明の第１の実施の形態に係る第１の
構造の半導体装置１は、図４乃至図６に示すように電子
機器の筐体７の外周側面に、直接、実装することができ
る。筐体７は円筒形状により構成されており、半導体装
置１の基体２の第２の領域１２は筐体７の実装面の凸曲
面に追随して変形し、同様にこの第２の領域１２の変形
に追随して接着層６が変形する。すなわち、筐体７の実
装面に基体２の第２の領域１２が密着するように変形
し、この状態において、半導体装置１の外部端子２２と
筐体７の図示しない端子との間が電気的に接続されるよ
うになっている。

【００３２】ここでは、筐体７の実装面が曲面の場合に
ついて説明しているが、本発明の第１の実施の形態に係
る半導体装置１は、実装面が段差面であっても、又実装
面が平坦面であっても、直接、実装することができる。
なお、半導体装置１において、平坦な実装面の場合に
は、前述のように接着層６としてハードな接着層を使用
することができる。

【００３３】［半導体実装装置の構造］図７に示すよう
に、上記本発明の第１の実施の形態に係る第１の構造の
半導体装置１を複数個組み合わせることにより、１つの
モジュール（又は集積）化された半導体実装装置８を構
築することができる。この個数に限定されるものではな
いが、半導体実装装置８は、例えば３個の第１の構造の
半導体装置１（１）〜１（３）を備え、右側の半導体装
置１（１）の基体２の第２の領域１２に中央の半導体装
置１（２）の基体２の第１の領域１１を重複させて組み
立て、中央の半導体装置１（２）の基体２の第２の領域
１２に左側の半導体装置１（３）の基体２の第１の領域
１１を重複されて組み立てることにより、構築されてい
る。

【００３４】半導体装置１（１）の第２の領域１２と半
導体装置１（２）の第１の領域１１との間は半導体装置
１（２）の第１の領域１１の裏面上の接着層６により少
なくとも機械的に接続（接合）されている。双方の間に
おいて電気的に接続されていてもよい。同様に、半導体
装置１（２）の第２の領域１２と半導体装置１（３）の
第１の領域１１との間は半導体装置１（３）の第１の領
域１１の裏面上の接着層６により少なくとも機械的に接
続されている。また、それぞれの半導体装置１（１）〜
１（３）のそれぞれの接着層６は、電子機器の筐体７の
実装面への接着も兼ねている。

【００３５】さらに、半導体装置１（１）〜１（３）の
それぞれに搭載された半導体素子３が例えばＲＯＭ、Ｒ
ＡＭ等の同一機能を有するメモリの場合には、半導体実
装装置８は大容量のメモリシステムを構築することがで
きる。また、半導体装置１（１）〜１（３）のそれぞれ
に搭載された半導体素子３が例えばＣＰＵ、メモリ等を
混在させる場合には、半導体実装装置８は大規模なロジ
ックシステムを構築することができる。

【００３６】このように構成される本発明の第１の実施
の形態に係る半導体実装装置８においては、上記本発明
の第１の特徴に係る半導体装置１により得られる効果に
加えて、複数個の半導体装置１（１）〜１（３）の基体
２の一部の領域を互いに重複させて組み立てられている
ので、１個当たりの実質的な半導体装置１（１）〜１
（３）の個々の占有面積を減少することができ、装置の
小型化を実現することができる。

【００３７】さらに、本発明の第１の実施の形態に係る
半導体実装装置８においては、複数個の半導体装置１
（１）〜１（３）のそれぞれの間（基体２の第１の領域
１１と第２の領域１２との境界部分）にフレキシブル性
を備えているので、より一層、平坦な実装面に限らず、
段差面、曲面等の様々な実装面に実装することができ
る。

【００３８】［半導体装置の第２の構造及びその第２の
実装形態］上記本発明の第１の実施の形態に係る半導体
装置１は、図８に示すように、半導体素子３上（半導体
素子３の裏面上）に接着層６を配設することができる。
その他の構成は同一である。

【００３９】このように構成される半導体装置１におい
ては、図９に示すように、基体２の第１の領域１１に対
して半導体素子３を挟み込むように（包み込むように）
第２の領域１２を折り返し、半導体素子３と第２の領域
１２の表面との間を接着層６により接着することができ
る。従って、半導体装置１において、半導体素子３の保
護機能を高めることができる。この半導体装置１は、例
えば電子機器の筐体７の内周の凹曲面の実装面上に実装
することができる。

【００４０】［半導体装置の第３の構造］また、本発明
の第１の実施の形態に係る半導体装置１は、図１０に示
すように、基体２の第１の領域１１の裏面上に半導体素
子３を配設し、この第１の領域１１の表面上に接着層６
を配設することができる。

【００４１】（第２の実施の形態）本発明の第２の実施
の形態は、本発明の第１の実施の形態に係る半導体装置
１を組み込み構築したＩＣカード（半導体実装装置）を
説明するものである。

【００４２】図１１及び図１２に示すように、本発明の
第２の実施の形態に係るＩＣカード９は、ＩＣカード本
体（筐体）９０と、ＩＣカード本体９０の一部の領域に
配設されたＩＣ収納用凹部９０Ｈと、ＩＣ収納用凹部９
０Ｈ内に配設された複数個の半導体装置１（１）〜１
（４）と、複数個の半導体装置１（１）〜１（４）を封
止しかつＩＣ収納用凹部９０Ｈを埋設する封止体９１と
を備えて構築されている。

【００４３】ＩＣカード本体９０は、その詳細な構造を
示していないが、内部配線、ＩＣカード９への情報の入
出力を行うインターフェイス部等を備えている。ＩＣカ
ード本体９０にはハードな樹脂基板、ソフトな樹脂基
板、金属基板等をベースとして使用することができる
が、本発明の第２の実施の形態に係るＩＣカード９はソ
フトな樹脂基板つまりそれ自体でフレキシブル性を備え
た材料で形成されることが好ましい。

【００４４】複数個の半導体装置１（１）〜１（４）に
はいずれも上記本発明の第１の実施の形態に係る第１の
構造の半導体装置１が使用されている（基本的には、第
１の構造乃至第３の構造の半導体装置１のいずれの構造
を使用することができる。）。最も下層に配設された半
導体装置１（１）においては、第１の領域１１が接着層
６を介在させてＩＣカード本体９０に接着されており、
第２の領域１２の外部端子２５がＩＣカード本体９０の
図示しない端子に電気的に接続されている。下から２段
目に配設された半導体装置１（２）においては、第１の
領域１１が接着層６を介在させて下層の半導体装置１
（１）の半導体素子３に接着されており、第２の領域１
２の外部端子２５が半導体装置１（１）の第２の領域１
２の外部端子２２に電気的に接続されている。下から３
段目に配設された半導体装置１（３）においては、第１
の領域１１が接着層６を介在させて下層の半導体装置１
（２）の半導体素子３に接着されており、第２の領域１
２の外部端子２５が半導体装置１（２）の第２の領域１
２の外部端子２２に電気的に接続されている。最も上層
に配設された半導体装置１（４）においては、第１の領
域１１が接着層６を介在させて下層の半導体装置１
（３）の半導体素子３に接着されており、第２の領域１
２の外部端子２５が半導体装置１（３）の第２の領域１
２の外部端子２２に電気的に接続されている。

【００４５】封止体９には、ソフトな樹脂、例えばポリ
イミド系樹脂、シリコーンゴム等を実用的に使用するこ
とができる。

【００４６】このように構成される本発明の第２の実施
の形態に係るＩＣカード９においては、複数個の半導体
装置１（１）〜１（４）のそれぞれの少なくとも基体２
の第２の領域１２にフレキシブル性を備えているので、
ＩＣカード９自体が外力により撓みや変形が生じてもこ
のような撓みや変形に追随して基体２の形状を撓ませた
り変形させたりすることができる。従って、ＩＣカード
９において、特に半導体装置１（１）〜１（４）部分の
破壊や電気的接続部分の断線等が生じることがないの
で、信頼性の高いＩＣカード９を提供することができ
る。

【００４７】（その他の実施の形態）本発明は上記複数
の実施の形態によって記載したが、この開示の一部をな
す論述及び図面はこの発明を限定するものであると理解
すべきではない。この開示から当業者には様々な代替実
施の形態、実施例及び運用技術が明らかとなろう。

【００４８】例えば、前述の第１の実施の形態及び第２
の実施の形態に係る半導体装置１おいては基体２上に１
個の半導体素子３を搭載している場合を説明したが、本
発明は、基体２上に同一機能の又は別機能の複数個の半
導体素子３を搭載してもよい。

【００４９】また、前述の第２の実施の形態に係るＩＣ
カード９には複数個の半導体装置１（１）〜１（４）が
実装されているが、本発明は、ＩＣカード９に１個の半
導体装置１を実装するようにしてもよい。

【００５０】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の説明から妥当な特許請
求の範囲に係る発明特定事項によってのみ定められるも
のである。

【００５１】

【発明の効果】本発明は、平坦な実装面に限らず、段差
面、曲面等の様々な実装面への実装を行うことができる
半導体装置を提供することができる。

【００５２】さらに、本発明は、上記効果を得ることが
できる半導体装置の製造方法を提供することができる。

【００５３】さらに、本発明は、平坦な実装面に限ら
ず、段差面、曲面等の様々な実装面への実装を行うこと
ができ、さらに装置の小型化を実現することができる半
導体実装装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る第１の構造の
半導体装置の要部拡大断面図（図３のＦ１−Ｆ１切断線
で切った断面図）である。

【図２】本発明の第１の実施の形態に係る第１の構造の
半導体装置の断面図（図３のＦ２−Ｆ２切断線で切った
断面図）である。

【図３】本発明の第１の実施の形態に係る第１の構造の
半導体装置の平面図である。

【図４】本発明の第１の実施の形態に係る実装状態を拡
大した第１の構造の半導体装置の断面図である。

【図５】本発明の第１の実施の形態に係る第１の構造の
半導体装置を実装した電子機器の筐体の斜視図である。

【図６】図５に示すＦ６−Ｆ６切断線で切った電子機器
の筐体の平面図である。

【図７】本発明の第１の実施の形態に係る半導体実装装
置の断面図である。

【図８】本発明の第１の実施の形態に係る第２の構造の
半導体装置の断面図である。

【図９】本発明の第１の実施の形態に係る実装状態を拡
大した第２の構造の半導体装置の断面図である。

【図１０】本発明の第１の実施の形態に係る第３の構造
の半導体装置の断面図である。

【図１１】本発明の第２の実施の形態に係るＩＣカード
（半導体実装装置）の斜視図である。

【図１２】図１１に示すＦ１２−Ｆ１２切断線で切った
ＩＣカードの要部拡大断面図である。

【符号の説明】

１ 半導体装置 １１ 第１の領域 １２ 第２の領域 ２ 基体 ２Ａ 弾性基材 ２Ｂ，２Ｃ フィルム ２０ 内部端子 ２１ 配線 ２２，２５ 外部端子 ２３ 接続孔 ２４ 接続孔配線 ３ 半導体素子 ３１ ボンディングパッド ４ 電極 ５，９１ 封止体 ６ 接着層 ７ 電子機器の筐体 ８ 半導体実装装置 ９ ＩＣカード ９０ ＩＣカード本体（筐体） ９０Ｈ ＩＣ収納用凹部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/04 Ｈ０１Ｌ 25/04 Ｚ 25/18 25/08 Ｚ 25/065 25/07

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の領域及び少なくともフレキシブル
   性を有する第２の領域を備えた基体と、 前記基体の第１の領域の半導体素子と、 前記半導体素子に電気的に接続され、前記基体の第２の
   領域に配設された外部端子とを備えたことを特徴とする
   半導体装置。
2. 【請求項２】 前記基体の少なくとも第２の領域は、 弾性基材と、 前記弾性基材に配設された前記外部端子及び配線とを少
   なくとも備えて構成されていることを特徴とする請求項
   １に記載の半導体装置。
3. 【請求項３】 少なくとも以下の工程を備えたことを特
   徴とする半導体装置の製造方法。 （１）第１の領域及び少なくともフレキシブル性を有し
   外部端子が配設された第２の領域を備えた基体を形成す
   る工程 （２）前記基体の第１の領域に、前記第２の領域の外部
   端子に電気的に接続するように半導体素子を実装する工
   程 （３）前記半導体素子上、又は前記基体の第１の領域の
   半導体素子の実装面に対向する裏面上に接着層を形成す
   る工程 （４）前記半導体素子上又は基体の第１の領域の裏面上
   に第２の領域を折り返し、前記半導体素子又は基体の第
   １の領域の裏面と第２の領域との間を前記接着層を介在
   させて接着する工程
4. 【請求項４】 前記接着層には、硬化後において、ハー
   ドな接着層又はソフトな接着層のいずれかが使用される
   ことを特徴とする請求項３に記載の半導体装置の製造方
   法。
5. 【請求項５】 第１の領域及び少なくともフレキシブル
   性を有する第２の領域を備えた基体と、 前記基体の第１の領域の半導体素子と、 前記半導体素子に電気的に接続され、前記基体の第２の
   領域に配設された外部端子とを備えた複数個の半導体装
   置を具備し、 １つの半導体装置の基体の第２の領域に、他の１つの半
   導体装置の基体の第１の領域を重複させて組み立てられ
   たことを特徴とする半導体実装装置。