JP3707487B2 - 半導体装置及び電子デバイス並びにそれらの製造方法 - Google Patents

半導体装置及び電子デバイス並びにそれらの製造方法 Download PDF

Info

Publication number
JP3707487B2
JP3707487B2 JP2003414829A JP2003414829A JP3707487B2 JP 3707487 B2 JP3707487 B2 JP 3707487B2 JP 2003414829 A JP2003414829 A JP 2003414829A JP 2003414829 A JP2003414829 A JP 2003414829A JP 3707487 B2 JP3707487 B2 JP 3707487B2
Authority
JP
Japan
Prior art keywords
lands
straight line
semiconductor device
straight lines
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003414829A
Other languages
English (en)
Other versions
JP2005175266A (ja
Inventor
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003414829A priority Critical patent/JP3707487B2/ja
Priority to CNB2004100982567A priority patent/CN100345291C/zh
Priority to US11/009,988 priority patent/US20050127522A1/en
Publication of JP2005175266A publication Critical patent/JP2005175266A/ja
Application granted granted Critical
Publication of JP3707487B2 publication Critical patent/JP3707487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置及び電子デバイス並びにそれらの製造方法に関する。
配線パターンを有する基板に半導体チップを搭載した半導体装置が知られている。そして、配線パターンと半導体チップの電極との接続信頼性を高めることができれば、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及び電子デバイス並びにそれらの製造方法を提供することにある。
特開平4−352132号公報
(1)本発明に係る半導体装置は、複数のランドを含む配線パターンを有する基板と、
複数の電極を有し、前記電極が前記ランドと対向するように前記基板に搭載されてなる半導体チップと、
を有し、
前記複数のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
前記配線パターンは、前記複数のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含み、
前記複数の電極は、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
前記複数のランドと前記複数の電極とは、それぞれ、長手方向が交差するようにオーバーラップして電気的に接続されてなる。本発明によれば、ランドと電極とは、長手方向が交差するようにオーバーラップする。ランドの長手方向と電極の長手方向とを交差させることで、基板に半導体チップを搭載した後に両者に位置ずれが発生した場合でも、ランドと電極とが対向した状態を維持することができる。そのため、ランドと電極との電気的な接続が安定した、信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記複数の電極は、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されていてもよい。
(3)この半導体装置において、
前記第3の直線は、前記第2の直線に直交する方向に延びてもよい。
(4)この半導体装置において、
前記第3の直線は、前記第2の直線に対して斜めに延びてもよい。
(5)この半導体装置において、
隣り合う2つの前記第3の直線は平行に延びていてもよい。
(6)この半導体装置において、
隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称であってもよい。
(7)この半導体装置において、
前記複数のランドは、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されていてもよい。
(8)この半導体装置において、
同一の前記第4のグループの前記ランドからそれぞれ引き出される1グループの前記配線は、前記同一の第4のグループの前記ランドの、前記第1の直線に沿った両側のうち同じ側から引き出されていてもよい。
(9)この半導体装置において、
前記同一の第4のグループの前記ランドは、前記第1の直線に沿った両側のうち同じ側に異なる長さで突出し、その突出長さが、いずれかの前記第4の直線に沿った配列順に長くなるように形成されていてもよい。
(10)この半導体装置において、
前記同一の第4のグループの前記ランドからそれぞれ引き出される前記1グループの配線は、いずれか1つの第1の前記ランドに接続された1つの前記配線の、前記第1のランドの突出する方向の隣に、前記第1のランドの次に突出長さの長い1つの第2の前記ランドに接続された1つの前記配線が配置されていてもよい。
(11)本発明に係る電子デバイスは、複数の第1のランドを含む第1の配線パターンを有する第1の基板と、
複数の第2のランドを含む第2の配線パターンを有する第2の基板と、
を有し、
前記複数の第1のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
前記第1の配線パターンは、前記複数の第1のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる第1の配線を含み、
前記複数の第2のランドは、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
前記第2の配線パターンは、前記複数の第2のランドから引き出されて前記第2の直線と交差する方向にそれぞれ延びる第2の配線を含み、
前記複数の第1のランドと前記複数の第2のランドとは、それぞれ、長手方向が交差するように対向して電気的に接続されてなる。本発明によれば、第1のランドと第2のランドとは、長手方向が交差するようにオーバーラップする。第1のランドの長手方向と第2のランドの長手方向とを交差させることで、第1及び第2のランドが対向した状態を維持することができる。そのため、第1および第2のランドの電気的な接続が安定した、信頼性の高い電子デバイスを提供することができる。
(12)この電子デバイスにおいて、
前記複数の第2のランドは、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されていてもよい。
(13)この電子デバイスにおいて、
前記第3の直線は、前記第2の直線に対して斜めに延びてもよい。
(14)この電子デバイスにおいて、
隣り合う2つの前記第3の直線は平行に延びていてもよい。
(15)この電子デバイスにおいて、
隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称であってもよい。
(16)この電子デバイスにおいて、
前記複数の第1のランドは、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されていてもよい。
(17)この電子デバイスにおいて、
同一の前記第4のグループの前記第1のランドからそれぞれ引き出される1グループの前記第1の配線は、前記同一の第4のグループの前記第1のランドの、前記第1の直線に沿った両側のうち同じ側から引き出されていてもよい。
(18)本発明に係る半導体装置の製造方法は、複数のランドを含む配線パターンを有する基板に、複数の電極を有する半導体チップを、前記電極が前記ランドと対向するように搭載して、前記電極と前記ランドとを電気的に接続させることを含み、
前記複数のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
前記配線パターンは、前記複数のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含み、
前記複数の電極は、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
前記複数のランドと前記複数の電極とを、それぞれ、長手方向が交差するようにオーバーラップさせる。本発明によれば、ランドと電極とを、長手方向が交差するようにオーバーラップさせる。ランドの長手方向と電極の長手方向とを交差させることで、基板と半導体チップとの位置合わせが厳密になされていない場合であっても、電極を目的のランドに接触させることができる。このことから、厳密な位置合わせを行うことなく半導体装置を製造することができ、信頼性の高い半導体装置を効率よく製造することができる。
(19)この半導体装置の製造方法において、
前記複数の電極は、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されていてもよい。
(20)この半導体装置の製造方法において、
前記第3の直線は、前記第2の直線に直交する方向に延びてもよい。
(21)この半導体装置の製造方法において、
前記第3の直線は、前記第2の直線に対して斜めに延びてもよい。
(22)この半導体装置の製造方法において、
隣り合う2つの前記第3の直線は平行に延びていてもよい。
(23)この半導体装置の製造方法において、
隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称であってもよい。
(24)この半導体装置の製造方法において、
前記複数のランドは、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されていてもよい。
(25)この半導体装置の製造方法において、
同一の前記第4のグループの前記ランドからそれぞれ引き出される1グループの前記配線は、前記同一の第4のグループの前記ランドの、前記第1の直線に沿った両側のうち同じ側から引き出されていてもよい。
(26)この半導体装置の製造方法において、
前記同一の第4のグループの前記ランドは、前記第1の直線に沿った両側のうち同じ側に異なる長さで突出し、その突出長さが、いずれかの前記第4の直線に沿った配列順に長くなるように形成されていてもよい。
(27)この半導体装置の製造方法において、
前記同一の第4のグループの前記ランドからそれぞれ引き出される前記1グループの配線は、いずれか1つの第1の前記ランドに接続された1つの前記配線の、前記第1のランドの突出する方向の隣に、前記第1のランドの次に突出長さの長い1つの第2の前記ランドに接続された1つの前記配線が配置されていてもよい。
(28)本発明に係る電子デバイスの製造方法は、第1の基板に設けられた第1の配線パターンの複数の第1のランドと、第2の基板に設けられた第2の配線パターンの複数の第2のランドとを対向させて電気的に接続することを含み、
前記複数の第1のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
前記第1の配線パターンは、前記複数の第1のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる第1の配線を含み、
前記複数の第2のランドは、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
前記第2の配線パターンは、前記複数の第2のランドから引き出されて前記第2の直線と交差する方向にそれぞれ延びる第2の配線を含み、
前記複数の第1のランドと前記複数の第2のランドとを、それぞれ長手方向が交差するようにオーバーラップさせる。本発明によれば、第1のランドと第2のランドとを、長手方向が交差するようにオーバーラップさせる。第1のランドの長手方向と第2のランドの長手方向とを交差させることで、第1の基板と第2の基板との位置合わせが厳密になされていない場合であっても、目的のランド同士を接触させることができる。このことから、厳密な位置合わせを行うことなく電子デバイスを製造することができ、信頼性の高い電子デバイスを効率よく製造することができる。
(29)この電子デバイスの製造方法において、
前記複数の第2のランドは、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されていてもよい。
(30)この電子デバイスの製造方法において、
前記第3の直線は、前記第2の直線に対して斜めに延びてもよい。
(31)この電子デバイスの製造方法において、
隣り合う2つの前記第3の直線は平行に延びていてもよい。
(32)この電子デバイスの製造方法において、
隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称であってもよい。
(33)この電子デバイスの製造方法において、
前記複数の第1のランドは、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されていてもよい。
(34)この電子デバイスの製造方法において、
同一の前記第4のグループの前記第1のランドからそれぞれ引き出される1グループの前記第1の配線は、前記同一の第4のグループの前記第1のランドの、前記第1の直線に沿った両側のうち同じ側から引き出されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
(半導体装置)
図1〜図3(B)は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。なお、図1は、本発明を適用した実施の形態に係る半導体装置1の概略図である。そして、図2は、半導体装置1を、基板10と半導体チップ30とに分離した図である。また、図3(A)及び図3(B)は、半導体装置1の一部拡大図である。ただし、図3(A)では、ランド22と電極32との接続状態を説明するため、基板10と半導体チップ30とを省略してある。また、図3(B)は、図3(A)のIIIB−IIIB線断面図である。
本実施の形態に係る半導体装置は、基板10を有する。基板10の材料は特に限定されるものではなく、有機系(例えばエポキシ基板)、無機系(例えばセラミック基板、ガラス基板)、又は、それらの複合構造(例えばガラスエポキシ基板)からなるものであってもよい。基板10は、リジッド基板であってもよい。あるいは、基板10は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい(図1参照)。基板10は、COF(Chip On Film)用の基板であってもよい。また、基板10は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、基板10の形状や厚みについても、特に限定されるものではない。
基板10は、複数のランド22を含む配線パターン20を有する。配線パターン20は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。基板10として積層基板を用意した場合、配線パターン20は、各層間に設けられていてもよい。また、基板10としてガラス基板を利用する場合、配線パターン20は、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜又はそれらの複合膜によって形成されていてもよい。配線パターン20の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン20を形成してもよいし、無電解メッキで配線パターン20を形成するアディティブ法を適用してもよい。また、配線パターン20は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
図2に示すように、複数のランド22は、複数の平行な第1の直線310にそれぞれ沿った複数の第1のグループ110に分けられるように配列されてなる。そして、複数のランド22は、それぞれ、第1の直線310に沿った方向に拡がった外形をなす。図2に示すように、複数のランド22は、第1の直線310に交差する方向に延びる複数の第4の直線320にそれぞれ沿った複数の第4のグループ120に分けられるように配列されていてもよい。このとき、隣り合う2つの第4の直線320は、平行に延びていてもよい。そして、配線パターン20は、ランド22から引き出されて第1の直線310と交差する方向にそれぞれ伸びる配線24を含む。図2に示すように、ランド22が複数の第4のグループ120に分けられるように配列されている場合、同一の第4のグループ120のランド22からそれぞれ引き出される1グループの配線24は、同一の第4のグループ120のランド22の、第1の直線310に沿った両側のうち同じ側から引き出されていてもよい。
本実施の形態に係る半導体装置は、半導体チップ30を有する(図1参照)。半導体チップ30は複数の電極32を有する。図2に示すように、複数の電極32は、複数の平行な第2の直線330にそれぞれ沿った複数の第2のグループ130に分けられるように配列されてなる。そして、電極32は、それぞれ、第2の直線330に交差する方向に拡がった外形をなす。図2に示すように、複数の電極32は、第2の直線330に交差する方向に延びる複数の第3の直線340にそれぞれ沿った複数の第3のグループ140に分けられるように配列されていてもよい。そして、複数の第3の直線340は、第2の直線330に対して斜めに延びていてもよく、隣り合う2つの第3の直線340は、平行に延びていてもよい(図2参照)。なお、電極32は、半導体チップ30の能動面の平行な2辺(あるいは4辺)に沿って、その端部付近に並んでいてもよい。あるいは、電極32は、半導体チップ30の能動面の全面に、エリアアレイ状に設けられていてもよい。半導体チップ30は、さらに、トランジスタやメモリ素子等からなる集積回路31を有してもよい(図3(B)参照)。そして、電極32は、半導体チップ30の内部と電気的に接続されていてもよい。電極32は、集積回路31と電気的に接続されていてもよい。あるいは、集積回路31と電気的に接続されていない電極を含めて、電極32と称してもよい。電極32は、例えばパッドと該パッド上に形成されたバンプとを含んでいてもよい(図示せず)。
半導体チップ30は、基板10に搭載されてなる(図1及び図3(B)参照)。半導体チップ30は、電極32がランド22と対向するように搭載されてなる(図3(B)参照)。そして、図3(A)に示すように、ランド22と電極32とは、長手方向が交差するようにオーバーラップして電気的に接続されてなる。ランド22の長手方向と電極32の長手方向とをオーバーラップさせることで、基板10に半導体チップ30を搭載した後に両者に位置ずれが発生した場合でも、ランド22と電極32とが対向した状態を維持することができる。そのため、ランド22と電極32との電気的な接続が安定した、信頼性の高い半導体装置を提供することができる。なお、ランド22と電極32との電気的な接続は、両者を接触させることで実現してもよい。あるいは、ランド22と電極32との間に導電粒子を介在させて、これを介して両者の電気的な接続を図っていてもよい(図示せず)。あるいは、ランド22と電極32との電気的な接続に、合金接合(例えばAu−Au又はAu−Sn接合)を利用してもよい。また、半導体装置1は、図3(B)に示すように、基板10と半導体チップ30とを固着する補強部21をさらに有してもよい。補強部21の材料は樹脂であってもよいが、これに限定されるものではない。補強部21によって、半導体装置の信頼性を高めることができる。
本実施の形態に係る半導体装置は上記のように構成されてなる。以下、その製造方法について説明する。
本実施の形態に係る半導体装置の製造方法は、複数のランド22を含む配線パターン20を有する基板10に、複数の電極32を有する半導体チップ30を、電極32がランド22と対向するように搭載して、電極32とランド22とを電気的に接続することを含む。先に説明したように、ランド22は、第1の直線310に沿った方向に拡がった外形をなす。また、電極32は、第2の直線330に交差する方向に拡がった外形をなす。そして、本実施の形態に係る半導体装置の製造方法は、ランド22と電極32とを、長手方向が交差するようにオーバーラップさせる。これにより、基板10と半導体チップ30との位置合わせが容易となる。詳しくは、ランド22と電極32との長手方向同士を交差させることから、両者の位置合わせが厳密になされていない場合であっても、電極32を、目的のランド22に接触させることができる。このことから、厳密な位置合わせを行うことなく、両者を電気的に接続することが可能となり、信頼性の高い半導体装置を効率よく製造することができる。なお、ランド22と電極32との電気的な接続には、絶縁樹脂接合(例えばNCPやNCFを使用した接合)、異方性導電材料接合(例えばACFやACPを使用した接合)、金属接合(例えばAu−Au又はAu−Sn接合)、はんだ接合等の、既に公知となっているいずれかの方式を適用してもよい。そして、基板10と半導体チップ30とを固着する補強部21を形成する工程などを経て、半導体装置1を製造してもよい(図1参照)。そして、図4には、半導体装置1を有する表示デバイス1000を示す。表示デバイス1000は、例えば、液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。さらに、半導体装置1を有する電子機器として、図5にノート型パーソナルコンピュータ2000を、図6には携帯電話3000を、それぞれ示す。
(変形例)
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、本発明を適用した実施の形態に係る半導体装置の変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
図7及び図8に示す例では、複数の電極32は、第2の直線330に交差する方向に延びる複数の第3の直線345にそれぞれ沿った複数の第3のグループ145に分けられるように配列されてなる。複数の第3の直線345は、第2の直線330に対して斜めに延びている。そして、図7に示すように、複数の第3の直線345は、それぞれ、平行に延びている。すなわち、すべての第3の直線345は、平行に延びていてもよい。このとき、ランド22は、第1の直線310に交差する方向に延びる複数の第4の直線325にそれぞれ沿った複数の第4のグループ125に分けられるように配列されていてもよく、複数の第4の直線325は、それぞれ、平行に延びていてもよい。そして、図8に示すように、ランド22と電極32とは、長手方向が交差するようにオーバーラップして電気的に接続されている。
図9及び図10に示す例では、複数の電極32は、複数の第3の直線350にそれぞれ沿った複数の第3のグループ150に分けられるように配列されてなる。第3の直線350は、第2の直線330に交差する方向に延びていて、隣り合う2つの第3の直線350は、第2の直線330の垂線を対称軸とする線対称となっている。このとき、ランド22は、第1の直線310に交差する方向に延びる複数の第4の直線360にそれぞれ沿った複数の第4のグループ160に分けられるように配列されていてもよく、隣り合う2つの第4の直線360は、第1の直線310の垂線を対称軸とする線対称となっていてもよい。そして、図10に示すように、ランド22と電極32とは、長手方向が交差するようにオーバーラップして電気的に接続されている。
図11及び図12に示す例では、複数の電極32は、複数の第3の直線370にそれぞれ沿った複数の第3のグループ170に分けられるように配列されてなる。そして、図11に示すように、第3の直線370は、第2の直線330に直交する方向に延びている。このとき、複数のランド23は、複数の第4の直線380にそれぞれ沿った複数の第4のグループ180に分けられるように配列されていてもよい。図11に示すように、第4の直線380は、第1の直線310に直交する方向に延びていてもよい。そして、同一の第4のグループ180のランド23は、第1の直線310に沿った両側のうち同じ側に異なる長さで突出し、その突出長さが、いずれかの第4の直線380に沿った配列順に長くなるように形成されていてもよい。このとき、同一の第4のグループ180のランド23からそれぞれ引き出される1グループの配線24は、同一の第4のグループ180のランド23の、第1の直線310に沿った両側のうち同じ側から引き出されていてもよい。図11に示すように、それぞれの配線24は、ランド23の、第1の直線310に沿った両側のうちのランド23が突出する側から引き出されていてもよい。隣り合う2つの第4のグループ180のランド23は、第1の直線310に沿った両側のうち同じ側に突出していてもよい。図11に示すように、複数の第4のグループ180は、第1の直線310に沿った両側のうち一方側に突出するランドからなるグループと、異なる側に突出するランドからなるグループとを含んでいてもよい。さらに、同一の第4のグループ180のランド23からそれぞれ引き出される1グループの配線24は、いずれか1つの第1のランドに接続された配線の、第1のランドの突出する方向の隣に、第1のランドの次に突出長さの長い第2のランドに接続された配線が配置されていてもよい。そして、図12に示すように、ランド23と電極32とは、長手方向が交差するようにオーバーラップして電気的に接続されている。なお、本変形例では、図13に示すように、すべての第4のグループ180のランド23は、第1の直線310に沿った両側のうち同じ側に突出していてもよい。図14は、このときのランド23と電極32との接続状態を示す図である。あるいは、図15に示すように、隣り合う2つの第4のグループ180のランド23は、それぞれ、第1の直線310に沿って反対方向に突出していてもよい。図16は、このときのランド23と電極32との接続状態を示す図である。
これらの変形例によっても、上記実施の形態と同様の効果を達成することができる。なお、その他の構成については、既に説明したいずれかの内容を適用することができる。
(電子デバイス)
図17〜図19は、本発明を適用した実施の形態に係る電子デバイスについて説明するための図である。なお、以下に説明する電子デバイスに関しても、既に説明した内容を可能な限り適用するものとする。
図17は、本発明を適用した実施の形態に係る電子デバイス2の概略図である。そして、図18は、電子デバイス2を、第1の基板50と第2の基板70とに分離した図である。また、図19は、第1のランド62と第2のランド82との接続状態を説明するための図である。
本実施の形態に係る電子デバイスは、第1の基板50及び第2の基板70を有する。第1の基板50は、例えばガラス基板であってもよい。第1の基板50は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。また、第2の基板70は、例えばフレキシブル基板又はフィルムであってもよい。ただし、第1及び第2の基板50,70はこれに限られるものではない。例えば、第1の基板としてフレキシブル基板等を利用してもよく、第2の基板としてガラス基板を利用してもよい。
図18に示すように、第1の基板50は、第1の配線パターン60を有する。第1の配線パターン60は、複数の第1のランド62を含む。複数の第1のランド62は、複数の平行な第1の直線710にそれぞれ沿った複数の第1のグループ510に分けられるように配列されてなる。そして、第1のランド62は、それぞれ、第1の直線710に沿った方向に拡がった外形をなす。図18に示すように、複数の第1のランド62は、第1の直線710に交差する方向に延びる複数の第4の直線720にそれぞれ沿った複数の第4のグループ520に分けられるように配列されていてもよい。第4の直線720は、第1の直線710に対して斜めに延びていてもよく、このとき、隣り合う2つの第4の直線720は、平行に延びていてもよい(図18参照)。そして、第1の配線パターン60は、第1のランド62から引き出されて第1の直線710と交差する方向にそれぞれ延びる第1の配線64を含む。図18に示すように、第1のランド62が複数の第4のグループ520に分けられるように配列されている場合、同一の第4のグループ520の第1のランド62からそれぞれ引き出される1グループの第1の配線64は、同一の第4のグループ520の第1のランド62の、第1の直線710に沿った両側のうち同じ側から引き出されていてもよい。
図18に示すように、第2の基板70は、第2の配線パターン80を有する。第2の配線パターン80は、複数の第2のランド82を含む。複数の第2のランド82は、複数の平行な第2の直線730にそれぞれ沿った複数の第2のグループ530に分けられるように配列されてなる。そして、第2のランド82は、それぞれ、第2の直線730に交差する方向に拡がった外形をなす。図18に示すように、複数の第2のランド82は、第2の直線730に交差する方向に延びる複数の第3の直線740にそれぞれ沿った複数の第3のグループ540に分けられるように配列されていてもよい。第3の直線740は、第2の直線730に対して斜めに延びていてもよく、このとき、図18に示すように、隣り合う2つの第3の直線740は、平行に延びていてもよい。そして、第2の配線パターン80は、第2のランド82から引き出されて第2の直線730と交差する方向にそれぞれ延びる第2の配線84を含む。
本実施の形態に係る電子デバイスでは、図19に示すように、第1のランド62と第2のランド82とは、長手方向が交差するように対向して電気的に接続されてなる。第1のランド62と第2のランド82とを、長手方向が交差するように対向させることによって、第1及び第2のランド62,82との電気的な接続が安定した、信頼性の高い電子デバイスを提供することができる。
本実施の形態に係る電子デバイスは上記のように構成されてなる。以下、その製造方法について説明する。
本実施の形態に係る電子デバイスの製造方法は、第1の基板50に設けられた第1の配線パターン60の複数の第1のランド62と、第2の基板70に設けられた第2の配線パターン80の複数の第2のランド82とを対向させて電気的に接続することを含む。先に説明したように、第1のランド62は、第1の直線710に沿った方向に拡がった外形をなす。また、第2のランド82は、第2の直線730に交差する方向に拡がった外形をなす。そして、本実施の形態に係る電子デバイスの製造方法では、第1及び第2のランド62,82を、長手方向が交差するようにオーバーラップさせる。これにより第1及び第2の基板50,70の位置合わせが容易となり、信頼性の高い電子デバイスを効率よく製造することができる。
(変形例)
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。以下、本発明を適用した実施の形態に係る半導体装置の変形例について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。
図20及び図21に示す例では、複数の第2のランド82は、第2の直線730に交差する方向に延びる複数の第3の直線745にそれぞれ沿った複数の第3のグループ545に分けられるように配列されている(図20参照)。複数の第3の直線745は、第2の直線730に対して斜めに延びている。そして、複数の第3の直線745は、それぞれ、平行に延びている。このとき、第1のランド62は、第1の直線710に交差する方向に延びる複数の第4の直線725にそれぞれ沿った複数の第4のグループ525に分けられるように配列されていてもよく、複数の第4の直線725は、それぞれ、平行に延びていてもよい。そして、図21に示すように、第1及び第2のランド62,82は、それぞれ、長手方向が交差するようにオーバーラップして電気的に接続されている。
図22及び図23に示す例では、第2のランド82は、第2の直線730に交差する方向に延びる複数の第3の直線750にそれぞれ沿った複数の第3のグループ550に分けられるように配列されていてもよい。第3の直線750は、第2の直線730に対して斜めに延びていてもよく、隣り合う2つの第3の直線750は、第2の直線730の垂線を対称軸とする線対称となっている。このとき、第1のランド62は、第4の直線760にそれぞれ沿った複数の第4のグループ560に分けられるように配列されていてもよい。隣り合う2つの第4の直線760は、第1の直線710の垂線を対称軸とする線対称となっていてもよい。そして、図23に示すように、第1及び第2のランド62,82は、それぞれ、長手方向が交差するようにオーバーラップして電気的に接続されている。
これらの変形例によっても、上記実施の形態と同様の効果を達成することができる。なお、その他の構成については、既に説明したいずれかの内容を適用することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。 図2は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。 図3(A)及び図3(B)は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。 図4は、本発明を適用した実施の形態に係る半導体装置を有する表示デバイスを示す図である。 図5は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図6は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図7は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図8は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図9は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図10は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図11は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図12は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図13は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図14は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図15は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図16は、本発明を適用した実施の形態の変形例に係る半導体装置を説明するための図である。 図17は、本発明を適用した実施の形態に係る電子デバイスを説明するための図である。 図18は、本発明を適用した実施の形態に係る電子デバイスを説明するための図である。 図19は、本発明を適用した実施の形態に係る電子デバイスを説明するための図である。 図20は、本発明を適用した実施の形態の変形例に係る電子デバイスを説明するための図である。 図21は、本発明を適用した実施の形態の変形例に係る電子デバイスを説明するための図である。 図22は、本発明を適用した実施の形態の変形例に係る電子デバイスを説明するための図である。 図23は、本発明を適用した実施の形態の変形例に係る電子デバイスを説明するための図である。
符号の説明
10 基板、 20 配線パターン、 22 ランド、 24 配線、 30 半導体チップ、 32 電極、 110 第1のグループ、 130 第2のグループ、 310 第1の直線、 330 第2の直線

Claims (26)

  1. 複数のランドを含む配線パターンを有する基板と、
    複数の電極を有し、前記電極が前記ランドと対向するように前記基板に搭載されてなる半導体チップと、
    を有し、
    前記複数のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
    前記配線パターンは、前記複数のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含み、
    前記複数の電極は、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように、かつ、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
    前記複数のランドは、また、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されてなり、
    同一の前記第4のグループの前記ランドは、前記第1の直線に沿った方向に、同じ長さに拡がってなり、
    前記複数のランドと前記複数の電極とは、それぞれ、長手方向が交差するようにオーバーラップして電気的に接続されてなる半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第3の直線は、前記第2の直線に直交する方向に延びる半導体装置。
  3. 請求項1記載の半導体装置において、
    前記第3の直線は、前記第2の直線に対して斜めに延びる半導体装置。
  4. 請求項3記載の半導体装置において、
    隣り合う2つの前記第3の直線は平行に延びる半導体装置。
  5. 請求項3記載の半導体装置において、
    隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称である半導体装置。
  6. 請求項1から請求項5のいずれかに記載の半導体装置において、
    同一の前記第4のグループの前記ランドからそれぞれ引き出される1グループの前記配線は、前記同一の第4のグループの前記ランドの、前記第1の直線に沿った両側のうち同じ側から引き出されてなる半導体装置。
  7. 複数の第1のランドを含む第1の配線パターンを有する第1の基板と、
    複数の第2のランドを含む第2の配線パターンを有する第2の基板と、
    を有し、
    前記複数の第1のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
    前記第1の配線パターンは、前記複数の第1のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる第1の配線を含み、
    前記複数の第2のランドは、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
    前記第2の配線パターンは、前記複数の第2のランドから引き出されて前記第2の直線と交差する方向にそれぞれ延びる第2の配線を含み、
    前記複数の第1のランドと前記複数の第2のランドとは、それぞれ、長手方向が交差するように対向して電気的に接続されてなる電子デバイス。
  8. 請求項7記載の電子デバイスにおいて、
    前記複数の第2のランドは、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されてなる電子デバイス。
  9. 請求項8記載の電子デバイスにおいて、
    前記第3の直線は、前記第2の直線に対して斜めに延びる電子デバイス。
  10. 請求項9記載の電子デバイスにおいて、
    隣り合う2つの前記第3の直線は平行に延びる電子デバイス。
  11. 請求項9記載の電子デバイスにおいて、
    隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称である電子デバイス。
  12. 請求項8から請求項11のいずれかに記載の電子デバイスにおいて、
    前記複数の第1のランドは、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されてなる電子デバイス。
  13. 請求項12記載の電子デバイスにおいて、
    同一の前記第4のグループの前記第1のランドからそれぞれ引き出される1グループの前記第1の配線は、前記同一の第4のグループの前記第1のランドの、前記第1の直線に沿った両側のうち同じ側から引き出されてなる電子デバイス。
  14. 複数のランドを含む配線パターンを有する基板に、複数の電極を有する半導体チップを、前記電極が前記ランドと対向するように搭載して、前記電極と前記ランドとを電気的に接続させることを含み、
    前記複数のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
    前記配線パターンは、前記複数のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる複数の配線を含み、
    前記複数の電極は、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように、かつ、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った第3のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
    前記複数のランドは、また、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されてなり、
    同一の前記第4のグループの前記ランドは、前記第1の直線に沿った方向に、同じ長さに拡がってなり、
    前記複数のランドと前記複数の電極とを、それぞれ、長手方向が交差するようにオーバーラップさせる半導体装置の製造方法。
  15. 請求項14記載の半導体装置の製造方法において、
    前記第3の直線は、前記第2の直線に直交する方向に延びる半導体装置の製造方法。
  16. 請求項14記載の半導体装置の製造方法において、
    前記第3の直線は、前記第2の直線に対して斜めに延びる半導体装置の製造方法。
  17. 請求項16記載の半導体装置の製造方法において、
    隣り合う2つの前記第3の直線は平行に延びる半導体装置の製造方法。
  18. 請求項16記載の半導体装置の製造方法において、
    隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称である半導体装置の製造方法。
  19. 請求項14から請求項18のいずれかに記載の半導体装置の製造方法において、
    同一の前記第4のグループの前記ランドからそれぞれ引き出される1グループの前記配線は、前記同一の第4のグループの前記ランドの、前記第1の直線に沿った両側のうち同じ側から引き出されてなる半導体装置の製造方法。
  20. 第1の基板に設けられた第1の配線パターンの複数の第1のランドと、第2の基板に設けられた第2の配線パターンの複数の第2のランドとを対向させて電気的に接続することを含み、
    前記複数の第1のランドは、複数の平行な第1の直線にそれぞれ沿った複数の第1のグループに分けられるように配列されて、前記第1の直線に沿った方向に拡がった外形をなし、
    前記第1の配線パターンは、前記複数の第1のランドから引き出されて前記第1の直線と交差する方向にそれぞれ延びる第1の配線を含み、
    前記複数の第2のランドは、複数の平行な第2の直線にそれぞれ沿った複数の第2のグループに分けられるように配列されて、前記第2の直線に交差する方向に拡がった外形をなし、
    前記第2の配線パターンは、前記複数の第2のランドから引き出されて前記第2の直線と交差する方向にそれぞれ延びる第2の配線を含み、
    前記複数の第1のランドと前記複数の第2のランドとを、それぞれ長手方向が交差するようにオーバーラップさせる電子デバイスの製造方法。
  21. 請求項20記載の電子デバイスの製造方法において、
    前記複数の第2のランドは、前記第2の直線に交差する方向に延びる複数の第3の直線にそれぞれ沿った複数の第3のグループに分けられるように配列されてなる電子デバイスの製造方法。
  22. 請求項21記載の電子デバイスの製造方法において、
    前記第3の直線は、前記第2の直線に対して斜めに延びる電子デバイスの製造方法。
  23. 請求項22記載の電子デバイスの製造方法において、
    隣り合う2つの前記第3の直線は平行に延びる電子デバイスの製造方法。
  24. 請求項22記載の電子デバイスの製造方法において、
    隣り合う2つの前記第3の直線は、前記第2の直線の垂線を対称軸とする線対称である電子デバイスの製造方法。
  25. 請求項21から請求項24のいずれかに記載の電子デバイスの製造方法において、
    前記複数の第1のランドは、前記第1の直線に交差する方向に延びる複数の第4の直線にそれぞれ沿った複数の第4のグループに分けられるように配列されてなる電子デバイスの製造方法。
  26. 請求項25記載の電子デバイスの製造方法において、
    同一の前記第4のグループの前記第1のランドからそれぞれ引き出される1グループの前記第1の配線は、前記同一の第4のグループの前記第1のランドの、前記第1の直線に沿った両側のうち同じ側から引き出されてなる電子デバイスの製造方法。
JP2003414829A 2003-12-12 2003-12-12 半導体装置及び電子デバイス並びにそれらの製造方法 Expired - Fee Related JP3707487B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003414829A JP3707487B2 (ja) 2003-12-12 2003-12-12 半導体装置及び電子デバイス並びにそれらの製造方法
CNB2004100982567A CN100345291C (zh) 2003-12-12 2004-12-01 半导体装置和电子器件及其制造方法
US11/009,988 US20050127522A1 (en) 2003-12-12 2004-12-10 Semiconductor device and electronic device, as well as method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003414829A JP3707487B2 (ja) 2003-12-12 2003-12-12 半導体装置及び電子デバイス並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2005175266A JP2005175266A (ja) 2005-06-30
JP3707487B2 true JP3707487B2 (ja) 2005-10-19

Family

ID=34650546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003414829A Expired - Fee Related JP3707487B2 (ja) 2003-12-12 2003-12-12 半導体装置及び電子デバイス並びにそれらの製造方法

Country Status (3)

Country Link
US (1) US20050127522A1 (ja)
JP (1) JP3707487B2 (ja)
CN (1) CN100345291C (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293571B1 (ko) * 2005-10-28 2013-08-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034438A (en) * 1996-10-18 2000-03-07 The Regents Of The University Of California L-connect routing of die surface pads to the die edge for stacking in a 3D array
JP3537699B2 (ja) * 1999-03-30 2004-06-14 京セラ株式会社 半導体素子の実装構造体
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
JP2003332380A (ja) * 2002-03-06 2003-11-21 Seiko Epson Corp 電子デバイス及びその製造方法並びに電子機器
KR100439128B1 (ko) * 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005175266A (ja) 2005-06-30
US20050127522A1 (en) 2005-06-16
CN1627514A (zh) 2005-06-15
CN100345291C (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
JP4235835B2 (ja) 半導体装置
JP4013071B2 (ja) 半導体装置
JP3736639B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
JP2007081039A (ja) 半導体装置
JP3707487B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
TWI361476B (en) Semiconductor package and display apparatus
JP4905621B2 (ja) 半導体装置及びその製造方法並びに電子機器
JP2006196528A (ja) 半導体装置
JP3565142B2 (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器
JP4123371B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100759309B1 (ko) 반도체 장치
KR100773408B1 (ko) 반도체 장치
CN116075039A (zh) 柔性印刷电路板、cof模块及包括其的电子设备
JP2004228353A (ja) 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器
JP2004289071A (ja) 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器
JP2004207308A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees