CN102130093B - 布线电路结构体及使用该结构体的半导体装置的制造方法 - Google Patents

布线电路结构体及使用该结构体的半导体装置的制造方法 Download PDF

Info

Publication number
CN102130093B
CN102130093B CN201010564262.2A CN201010564262A CN102130093B CN 102130093 B CN102130093 B CN 102130093B CN 201010564262 A CN201010564262 A CN 201010564262A CN 102130093 B CN102130093 B CN 102130093B
Authority
CN
China
Prior art keywords
circuit structure
wired circuit
terminal
pillar
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010564262.2A
Other languages
English (en)
Other versions
CN102130093A (zh
Inventor
小田高司
森田成纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN102130093A publication Critical patent/CN102130093A/zh
Application granted granted Critical
Publication of CN102130093B publication Critical patent/CN102130093B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及布线电路结构体及使用该结构体的半导体装置的制造方法。在基底绝缘层(1)上形成导体层(2)作为电路图形，在其上形成端子部(3)，且在基底绝缘层(1)的上表面，在端子部的附近形成有支柱体(4)。此处使从成为连接对象的元件突出的凸起的突起高度为B，以基底绝缘层的上表面为基准面，使支柱体的高度为H、端子部的高度为h，使端子部的层厚为t，如下决定支柱体的高度H：在t＜B的情况下，满足B＜H＜h+B，此外，在t≥B的情况下，满足h＜H＜h+B。由此，支柱体作为隔离物而起作用，端子部的焊料到达元件的电极这样的压缩被抑制。

Description

布线电路结构体及使用该结构体的半导体装置的制造方法
技术领域
本发明涉及用于与半导体元件接合而作成半导体装置的布线电路结构体，并且涉及使用了该布线电路结构体的半导体装置的制造方法。
背景技术
对于使用了硅半导体的IC或使用了有机半导体的有机EL元件等的由各种半导体材料构成的半导体元件(以下，也仅称为“元件”)来说，通常是通过在晶片衬底面矩阵状地反复排列形成很多元件之后，利用切割分割为各元件即芯片而制造的。
以下，将在晶片衬底上形成有很多半导体元件的阶段(切割前的阶段)的晶片衬底称为“半导体晶片”。另外，将半导体晶片中的半导体元件切割为各个芯片之后，仅将合格品的芯片再排列在与晶片衬底相同形状的片材上而得到的晶片也包含在半导体晶片中。
在半导体元件中，为了该元件的高功能化等，除了基本的元件结构之外，在半导体晶片的阶段，还设置各种布线电路结构体(也能够称为布线电路层)。作为这样的布线电路结构体，例如，列举出再布线层(RedistributionLayer)。
如图7所示，附加了布线电路结构体100的元件200与仅电极201露出的原来的元件相比，成为具备容易与外部导体(外部电路等)连接的连接用导体101的一个半导体装置。在该图中，为了便于说明，将元件的电极201以夸张地从元件显著突出的方式进行描绘，但是，实际上电极的突起量是微小的，另外，布线电路结构体100的上表面由柔软的粘接剂层等构成，所以，布线电路结构体100与元件200贴紧。
作为在元件上设置布线电路结构体的方法之一，公知有如下方法：在半导体晶片的阶段，在各个元件的电极上形成凸起，将另外形成的晶片规模的布线电路结构体重叠在其上，将布线电路结构体的端子部压接或者熔接地连接在各个元件的凸起上。
此处，作为在元件的电极上所形成的凸起，作为代表性的凸起列举出柱形凸起(例如，JP2008-124077号公报)。对于柱形凸起来说，如图8(a)所示，使由凸起用金属(主要为金)构成的导线300的前端301熔融成为球状，如图8(b)所示，将其接合到元件的电极上，如图8(c)所示，在球状的部分的附近切断导线，使包含该球状的部分的前端部分残留在电极上，作为凸起310。
另外，所谓晶片规模的布线电路结构体，是指各个布线电路结构体以与半导体晶片中的各个元件在位置上相对应的方式集合为一体而成的结构体，是在大面积的一个绝缘性衬底上在预定位置形成有很多布线电路结构的结构。
图9(a)是表示在半导体元件200的各电极201上形成柱状凸起310并且在其上连接布线电路结构体100的端子部的情况下的状况的图。对于布线电路结构体100来说，被描绘为在基底绝缘层101上形成有导体图形102并且在该导体图形上形成有端子部103的结构，但是，也有连导体图形进而端子部103也被粘接剂层覆盖的情况。
在图9(a)所示的连接中，存在柱形凸起310的高度的偏差导致连接可靠性降低的危险。与此相对，例如，在特开2008-124077号公报中，经由导电膏进行连接，从而降低高度的偏差的影响。
但是，在图9(a)中，在布线电路结构体100的端子部103的材料是焊料的情况下，当相对方的柱形凸起310的高度存在偏差时，在各凸起和与其对应的端子部的压接中没有施加均一的压力，例如，在高度比其它凸起高(与其它凸起相比从电极面突出更大)的凸起和端子部的压接中，作用过量的压力。在这种情况下，如图9(b)所示，柱形凸起310较深地进入端子部103内部，该端子部103发生很大变形，与元件的电极(通常为铝)201相接触，由于该端子部的材料即焊料的接触，存在腐蚀电极的危险。
发明内容
本发明的课题在于在布线电路结构体上设置如下结构：将该布线电路结构体连接到在电极上设置有凸起的半导体元件上时，能够抑制元件侧的凸起和该布线电路结构体的端子部的过量的压缩。
本发明人等为了解决上述课题而进行了专心研究，其结果是发现，在布线电路结构体的端子部的附近设置支柱体，将其作为对元件的电极面和布线电路结构体的端子部的上表面之间的距离的下限进行规定的隔离物来使用，从而能够解决上述问题，完成了本发明。本发明的主要构成如下。
(1)一种布线电路结构体，用于与在电极上设置有凸起的半导体元件连接，其特征在于，
至少具有如下结构：在基底绝缘层上形成有导体层作为电路图形，在该导体层上形成有与半导体元件的凸起连接用的端子部，
在基底绝缘层的上表面，在端子部的附近形成有支柱体，
将从作为连接对象的半导体元件突出的凸起的突起高度设为B，将基底绝缘层的上表面作为基准面，将支柱体的高度设为H，将端子部的高度设为h，将端子部的层厚设为t，
以如下方式决定支柱体的高度H：
在将具有满足t＜B的凸起的半导体元件作为连接对象的情况下，满足B＜H＜h+B，
在将具有满足t≥B的凸起的半导体元件作为连接对象的情况下，满足h＜H＜h+B；
由此，在使该布线电路结构体与半导体元件重叠并使端子部接触到该元件的凸起进行加压连接时，由于支柱体的存在，端子部达到元件的电极这样的压缩被抑制。
(2)如上述(1)记载的布线电路结构体，以如下方式决定支柱体的高度H：
在将具有满足t＜B且h＜B的凸起的半导体元件作为连接对象的情况下，满足B＜H＜h+B，
在将具有满足t≥B且h≥B的凸起的半导体元件作为连接对象的情况下，满足h＜H＜h+B。
(3)如上述(1)或(2)记载的布线电路结构体，从作为连接对象的半导体元件突出的凸起的突起高度B是20μm～60μm。
(4)如上述(1)～(3)中任一项记载的布线电路结构体，半导体元件处于在晶片衬底上形成有多个半导体元件结构的分割前的半导体晶片的状态，
该布线电路结构体是以能够与所述半导体晶片中的各个半导体元件连接的方式集合了所需数目的各个布线电路结构体并且相邻的布线电路结构体彼此连结的集合体，各基底绝缘层连接在一起，成为一个基底绝缘层。
(5)如上述(1)～(4)中任一项记载的布线电路结构体，支柱体由与基底绝缘层相同的材料形成。
(6)如上述(1)～(5)中任一项记载的布线电路结构体，端子部的至少表层由焊料构成。
(7)如上述(1)～(6)中任一项记载的布线电路结构体，进而，基底绝缘层可剥离地形成在金属制支撑衬底上。
(8)一种半导体装置的制造方法，该半导体装置具有层叠了在电极上设置有凸起的半导体元件和布线电路结构体的结构，该制造方法的特征在于，具有如下工序：
使用上述(1)～(7)的任意一项所述的布线电路结构体，将该端子部连接到半导体元件的凸起。
(9)如上述(8)记载的制造方法，半导体元件处于在晶片衬底上形成有多个半导体元件结构的分割前的半导体晶片的状态，
布线电路结构体是以能够与所述半导体晶片中的各个半导体元件连接的方式集合了所需数目的各个布线电路结构体并且相邻的布线电路结构体彼此连结的集合体，各布线电路结构体中所包含的基底绝缘层连接在一起，成为一个基底绝缘层。
(10)如上述(9)所述的制造方法，进而，基底绝缘层可剥离地形成在金属制支撑衬底上，
在将布线电路结构体的端子部连接到半导体元件的凸起的工序之后，具有将金属制支撑衬底从基底绝缘层上剥离的工序。
附图说明
图1是用于说明本发明的布线电路结构体的结构的图，图1(a)是示出该布线电路结构体的结构的一例的剖面图，图1(b)是示出将该布线电路结构体连接到半导体元件上时的支柱体的作用的图。
图2是在本发明的布线电路结构体中从上方观察形成在基底绝缘层上的导体层、其上的端子部、其附近的支柱体的图。
图3是例示本发明的布线电路结构体的内部的连接结构的剖面图。
图4是例示本发明的布线电路结构体的优选方式的剖面图。
图5是示意地示出在金属制支撑衬底上依次形成布线电路结构体的各部分的状况的图。
图6是示出本发明的制造方法的优选方式的图。
图7是示意地示出附加了布线电路结构体的半导体元件的状况的剖面图。
图8是表示柱形凸起的形成工序的图，在图7中朝向图的下方描绘形成有半导体元件的电极的面，在图8中朝向图的上方描绘形成有电极的面。
图9是说明在现有的半导体元件和布线电路结构体的连接中所产生的电极和端子部的接触的问题的剖面图，在该图中，与图7同样地，朝向图的下方描绘形成有半导体元件的电极的面。
附图标记说明：
1：基底绝缘层
2：导体层
3：端子部
4：支柱体
200：半导体元件
201：电极
310：凸起
具体实施方式
在该布线电路结构体中，其特征是：如图1(a)所示，在基底绝缘层1的上表面设置有支柱体4。该支柱体4位于端子部3的附近。
对于该支柱体4的高度H来说，考虑到该布线电路结构体的连接对象即元件200的全部的凸起310的突起高度的平均值即平均突起高度B而适当地设定。
由此，如图1(b)所示，即便将元件和布线电路结构体重叠并加压，该支柱体4起到隔离物的作用，元件的电极和布线电路结构体的端子部的过度压缩也被该支柱体抑制，端子部的金属材料接触到元件的电极的情况也被抑制。
该布线电路结构体与半导体元件连接，作为再布线层发挥功能。即，该布线电路结构体是与半导体元件分开制作的再布线层。
通过另外制造再布线层，由此，能够利用卷对卷(roll-to-roll)大量且容易地制造可包含很多晶片的大面积的晶片，所以，与在各个半导体晶片上直接形成再布线层的情况相比，具有制造成本更低这样的优点。
另外，能够只选择合格品的布线电路结构体连接到晶片状态的元件上，不会浪费地废弃合格品的元件。
根据在该布线电路结构体的基底绝缘层的下表面进一步可剥离地设置金属制支撑衬底的方式，金属制支撑衬底对布线电路结构体提供适度的刚性。由此，在半导体元件(特别是半导体晶片的阶段的半导体元件)上层叠该布线电路结构体之前的操作性良好。
以下，根据具体例说明本发明的制造方法。另外，在本说明书中使用的“～上”、“上表面”、“下表面”等表示上下的词语只不过是用于说明各层的位置关系的词语，不限定布线电路结构体或半导体装置的实际的上下的姿势。
如图1(a)所示，本发明的布线电路结构体至少具有如下结构：在基底绝缘层1上形成有导体层2作为电路图形，在该导体层2上形成有端子部3。在基底绝缘层1上，在端子部3的附近形成有支柱体4。另外，如后述那样，在该布线电路结构体中，作为优选方式，设置有覆盖导体层或端子部的粘接剂层，但是，在此省略图示。
在连接对象即半导体元件200的电极201上形成有凸起310，该布线电路结构体的端子部3作为用于与该凸起连接的端子发挥功能。
另外，如在背景技术的说明中对图7叙述的那样，在图1中，也以将元件的电极201的厚度夸大地从元件突出很多的方式进行描绘，但是，实际上电极的突起量是微小的，也可以看作是电极的表面和元件的面处于同一平面。
此处，对于支柱体4来说，以如下方式决定高度是重要的。即，将从作为连接对象的半导体元件200突出的凸起310的突起高度设为B，将基底绝缘层1的上表面作为基准面，将支柱体4的高度设为H，将端子部3的高度设为h，将该端子部3的层厚(从导体层2的上表面开始的高度)设为t，以如下方式决定该支柱体的高度H：
在将具有满足t＜B的凸起的半导体元件作为连接对象的情况下，满足B＜H＜h+B，此外，
在将具有满足t≥B的凸起的半导体元件作为连接对象的情况下，满足h＜H＜h+B。
即，对该布线电路结构体的端子部的厚度t的值和作为连接对象的元件的凸起的高度B的值进行比较时，将更大的一方的值作为支柱体的高度H的下限。
此处，支柱体的高度H、端子部的高度h、该端子部的层厚t都是设计值或者应该在制造中进行管理的平均值。
另外，凸起的突起高度B也是在作为连接对象的元件的全部的电极上分别形成的凸起的突起高度(以元件面为基准面的突起量)的平均值。
由于这样决定了高度的支柱体4的存在，如图1(b)所示，使该布线电路结构体与半导体元件200重叠并且使端子部3与该元件的凸起310接触并加压连接时，支柱体4作为隔离物而起作用，由此，抑制了凸起310和端子部3被过度地压缩的情况，端子部的材料到达电极的情况也被抑制。
更详细地说，对于支柱体的高度H来说，由上述式(B＜H＜h+B)及(h＜H＜h+B)可知，其上限始终根据[端子部的高度h+凸起的突起高度B]而决定，其下限根据凸起的突起高B或者端子部的厚度t来决定。
所以，根据市场上所流通的元件中的应该作为该布线电路结构体的连接对象的元件的型号所固有的凸起的突起高度B，预先设计适当的端子部的层厚t和端子部的高度h，在此基础上根据上述式(B＜H＜h+B)及(h＜H＜h+B)来决定支柱体的高度H，制造该布线电路结构体，对于各种元件，选择具有符合上述式的支柱体的布线电路结构体来使用即可。
或者，对于特定的元件，也可以制造最优的t、h、H被决定了的各个元件专用的布线电路结构体。
在成为连接对象的元件的凸起的突起高度B和端子部的厚度t的关系是t＜B的情况下，另外在作为更优选地进行限定的条件是t＜B且h＜B的情况下，以B＜H＜h+B的方式决定支柱体的高度H。
在该情况下，由于将支柱体的高度H设定得比凸起的突起高度B高(即，因为t＜h＜B＜H)，所以，支柱体成为隔离物，防止元件和该布线电路结构体的过度贴紧，端子部不与相对方的电极相接触。
相反，在成为连接对象的元件的凸起的突起高度B和端子部的厚度t的关系是t≥B的情况下，另外在作为更优选地进行限定的条件是t≥B且h≥B的情况下，以h＜H＜h+B的方式来决定支柱的高度H。
在该情况下，由于支柱体的高度H设定得比端子部的高度h高(即，因为B≤t＜h＜H)，所以，在该情况下，支柱体依然成为隔离物，防止元件和该布线电路结构体的过度贴紧，端子部不与相对方的电极相接触。
另外，在t＜B、t≥B的任一种情况下，支柱体的高度H的上限都由H＜h+B决定，所以，支柱体成为障碍，不会成为凸起和端子部不接触这样的状态。
基底绝缘层的材料不特别限定，但是，列举出例如聚酰亚胺树脂、丙烯树脂、聚醚腈树脂、聚醚砜树脂、环氧树脂、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚氯乙烯树脂等公知的合成树脂、或这些树脂与合成纤维布、玻璃布、玻璃无纺布以及TiO2、SiO2、ZrO2或矿物、粘土等的微粒子的复合后的树脂等。
优选基底绝缘层具有更薄、更大的机械强度，更优选是具有更理想的电特性(绝缘特性等)的柔软性的绝缘层，从这一点出发，对于该基底绝缘层的材料来说，列举出聚酰亚胺树脂、环氧树脂、玻璃布复合环氧树脂作为优选的材料。
优选基底绝缘层的厚度为3～50μm。
另外，由于基底绝缘层薄且柔软，所以，如后述那样，优选在基底绝缘层的下表面可隔离地设置用于改善该布线电路结构体的操作性的金属制支撑衬底。
作为形成为电路图形的导体层的材料，列举出选自例如铜、金、银、铂、铅、锡、镍、钴、铟、铑、铬、钨、钌等的单独金属、或者以这些为成分的合金(例如，焊料、镍-锡、金-钴等)。在这些之中，优选使用能够进行电解电镀或者无电解电镀的金属。从形成导体层的电路图形的容易性以及电特性优异这一点出发，举出铜作为优选的材料。
导体层的厚度不特别限定，但是，优选为2～50μm左右，5～30μm是更优选的范围。
端子部是形成在导体层上的一种触点或者连接用焊盘。
在本说明书中，提出该端子部的材料是焊料时的问题进行了记载，但是，对于端子部的材料来说，不仅是焊料，也可以是如铜、金、银、铟、镍等的触点材料，也可以是表层为焊料等的层叠结构。
作为端子部的结构例，例如，列举出在导体层上将上述材料形成为预定厚度的层的结构。根据需要，也可以设置粘接剂层以覆盖该端子部，另外，也可以做成在该粘接剂层设置开口部并且端子部在该开口部内的底面露出的方式。
端子部的形成方法不特别限定，但是，列举出印刷法或电镀等作为优选的方法。
如图1(a)所示，对于将端子部3直接设置在导体层2的上表面的情况下的该端子部3的厚度t来说，当考虑通常的凸起的突起高度B时，优选为2μm～50μm左右，2～30μm是更优选的范围。当端子部的厚度t比10μm薄时，存在不能够充分连接的情况，当比50μm厚时，端子部的厚度t的偏差变大，存在损害与元件的凸起的连接可靠性的危险。
所以，在图1(a)的方式中，当考虑导体层2的厚度的上述范围时，以基底绝缘层1的上表面为基准面时的端子部3的高度h(＝导体层2的厚度+端子部3的厚度t)来说，h＝4～100μm，在优选的范围中，为h＝7～60μm。
一般的半导体元件的凸起的突起高度B是20μm～60μm，特别是，广泛有用的是30μm～50μm。
在决定支柱体的高度H的下限的情况下，在t＜B时为B＜H、此外在t≥B时为h＜H即可。
图2是从上方观察形成在基底绝缘层1上的导体层2、其上的端子部3、其附近的支柱体4的图。
对于支柱体4的形状来说，除了图2(a)那样的圆柱状之外，也可以是棱柱状等，从上方观察该支柱体时的外周形状没有限定。另外，不仅是对于一个端子部单一地设置一个支柱体，也可以使多个支柱体分散于端子部的周围而设置，也可以沿端子部的周围设置象墙一样排列的支柱体。
另外，元件的电极在元件的面上彼此接近并以各种配置图形高密度地配置，所以，与其相对应的端子部3的排列也成为图2(b)所示的排成一列的排列、图2(c)所示的密集排成锯齿状的排列、进而更高密度地排成矩阵状的排列(未图示)等。
支柱体4可以对应于这些端子部3独立地形成，也可以如图2(b)、(c)所示那样，形成为将相邻的支柱体彼此相互连接的方式。
支柱体的底面积取决于材料的弹性模量，但是，若是端子部3的底面积的30％～500％左右，则作为不容易压缩变形的隔离物而理想地发挥功能。
形成支柱体的位置是对于端子部能够作为隔离物发挥功能的程度的附近即可。
所谓“在端子部的附近形成支柱体”是指，使端子部和支柱体之间的距离(间隙的尺寸)为500μm以下、优选为100μm以下。端子部和支柱体之间的距离的下限可以是零，但是，鉴于支柱体形成时的位置精度，优选确保5μm以上的距离，更优选确保20μm以上的距离。
支柱体的材料没有特别限定，但是，从对元件接触加压这一点来看，优选绝缘性材料，另外，优选以不对元件带来侵蚀等的损伤、而且不会简单地变形且能够作为隔离物充分发挥作用的方式具有适度范围的弹性模量(1～10GPa左右)的材料。
作为这样的材料，作为基底绝缘层的材料而列举出的上述树脂材料被列举为优选材料，特别是，当使基底绝缘层和支柱体为彼此相同的材料时，能够降低基底绝缘层和支柱体的界面上的这两者的线膨胀系数之差引起的应力，成为优选的方式。从这一点来看，支柱体的优选材料为聚酰亚胺树脂、环氧树脂、玻璃布复合环氧树脂。
作为在基底绝缘层上形成支柱体的方法，列举出丝网印刷或利用分配器进行的涂敷、利用使用了感光性材料的光刻法进行的形成方法。
如图3(a)所示，优选在基底绝缘层1的上表面设置用于进行该布线电路结构体和半导体元件的粘接的粘接剂层5。在该情况下，如图3(a)所示，可以是导体层2、端子部3、支柱体4完全埋没在粘接剂层5内的方式，也可以是支柱体的上部从该粘接剂层的上表面突出的方式(未图示)，此外，可以是在覆盖端子部或支柱体的粘接剂层的上表面设置开口并且端子部或支柱体在各开口的底部露出的方式、或端子部的上表面在粘接剂层的上表面露出的方式(未图示)。
作为粘接剂层5的材料，不特别地限定，但是，列举聚砜、聚醚砜、聚海因、聚醚酰亚胺、聚酯、聚酰亚胺硅氧烷、硅氧烷变性聚酰胺酰亚胺等热塑性树脂、环氧系树脂、丙烯系树脂、硅系树脂、聚酰亚胺树脂等作为优选的材料，也可以将它们混合使用。
作为环氧系树脂，不特别限定，但是，列举出与热塑性树脂或者橡胶或者弹性体等混合后的环氧树脂、或硅混合物、纳米粒子分散型环氧树脂等。
作为丙烯系树脂，不特别地限定，但是，列举出例如环氧丙烯酸酯、聚氨酯丙烯酸酯、硅丙烯酸酯等。
将基底绝缘层1的上表面作为基准面的粘接剂层的厚度取决于端子部的高度h1、支柱体的高度H，但是，优选为4～120μm左右的厚度。
另外，在利用元件的电极和该布线电路结构体的端子部的接合，使两者以充分的机械强度进行一体化的情况下，也可以作成由无粘接性的公知的绝缘材料构成的绝缘层代替粘接剂层。
通过了该布线电路结构体内的导体层的连接结构(即，从端子部通过导体层达到其他的连接用端子的结构)不特别限定，但是，作为有用的基本结构，列举出图3例示的方式的结构。
在图3(a)的例子中，在基底绝缘层1上的导体层(电路图形)2上设置有端子部3，在基底绝缘层1的下表面，用于与外部的电路等连接的外部连接用导体部6露出，这些端子部3和外部连接用导体部6通过导体层彼此连接。
在图3(a)的例子中，外部连接用导体部6是贯通基底绝缘层1的导通路径的下端部，也可以是在该导通路径的下端面形成有触点用的金属保护膜的结构。
在图3(b)的例子中，外部连接用导体部6a是在基底绝缘层1的下表面露出的电路图形，通过导通路径6b与导体层2连接。
另外，作为其它例子，根据元件的电极的功能，列举出多个端子部彼此通过一个导体层连接到一个外部连接用导体部的结构、或多个端子部彼此通过一个导体层而相互连接但不与外部连接用导体部连接的结构等，该连接结构的图形也可以根据用途自由地变更、组合。
导体层可以如图3所示那样是单层，也可以是第一绝缘体层覆盖第一导体层并且在其上设置有第二导体层这样的多层(多级)的结构。
对于图3(a)所示的用于外部连接用导体部6的导通路径来说，圆柱状为优选的形状，其直径为5～500μm，优选为5～300μm。
另外，在该导通路径的下端面形成触点用的金属保护膜的方法优选是电镀法，作为该金属保护膜的材料，列举出铜、金、银、铂、铅、锡、镍、钴、铟、铑、铬、钨、钌等的单独金属、或者由它们的两种以上构成的合金等。在这些之中，作为优选的材料，列举出金、锡、镍等，列举出使导通路径侧的基础层为Ni、使表层为Au的两层结构等作为优选的金属保护膜。
对于应该成为该布线电路结构体的连接对象的半导体元件来说，例如，除了单一的发光元件这样的单纯的结构的半导体元件或将其集合而成的阵列、有机半导体元件、IC、集成了各种运算电路的处理器、存储器、光传感器、图像传感器等现有公知的元件之外，列举出多芯片模块、MEMS(MicroElectroMechanicalSystems；在衬底上集成了机械要素部件、传感器、促动器、电子电路等的器件)等。
对于用于形成半导体元件的晶片衬底来说，除了硅等的半导体晶体衬底外，也可以是绝缘性的晶体衬底、玻璃衬底、由有机化合物构成的衬底等的用于半导体元件的所有衬底。在这些衬底之中，最广泛应用的是硅晶体衬底(硅晶片)。
对于在半导体元件的电极上设置的凸起来说，可以是用印刷法、电镀法、蒸镀法等制作的焊料凸起、铜凸起、金凸起等各种凸起。
对于该凸起的突起高B来说，如上所述，一般是20μm～60μm，特别是，广泛有用的是30μm～50μm。
另外，在凸起之中，柱形凸起容易产生高度的偏差，例如，在中心尺寸为45μm的凸起中，具有±8μm左右的范围内的偏差，所以，本发明的优点更显著。柱形凸起的材料通常是金。
另外，在将该布线电路结构体连接到半导体元件上时，优选不是对分割后的各个芯片而是对半导体晶片连接晶片尺寸的布线电路结构体。
晶片尺寸的布线电路结构体是以能够与半导体晶片中的各个半导体元件连接的方式集合了所需数目的各个布线电路结构体并且相邻的布线电路结构体彼此连结的集合体。对于这样的晶片尺寸的布线电路结构体来说，能够通过在具有晶片尺寸的大小的面积的一个基底绝缘层上形成与各个元件对应的布线电路结构体(用于各个元件的导通路径、端子部、支柱体等)而得到。
分割前的晶片尺寸的布线电路结构体中所包含的各个布线电路结构体的排列图形与连接对象的半导体晶片中的元件的排列图形对应即可，各个元件和各个布线电路结构体能够连接即可。
作为分割前的晶片尺寸的布线电路结构体整体的外周形状，可以是与半导体晶片相同或者与其对应的形状、能够包含多个半导体晶片的更大面积的形状(单一的片状、由辊送出的带状等)、与各个半导体晶片内的元件集合区域相同或者与其对应的形状等。
适宜加入用于对分割前的晶片尺寸的布线电路结构体与半导体晶片进行定位的附加的结构或能够使操作性良好的手段即可。
如图4(a)所示，优选在基底绝缘层1的下表面可剥离地层叠金属制支撑衬底8。根据该方式，如在上述发明的效果的说明中所叙述的那样，金属制支撑衬底8对布线电路结构体提供适度的刚性，在半导体元件上层叠该布线电路结构体之前的操作性良好。
对于金属制支撑衬底的材料来说，不特别限定，但是，列举出铜或以铜为主体的铜合金、镍或以镍为主体的镍合金、以镍和铁为主要成分的合金、不锈钢等作为优选的材料。
为了使与半导体晶片的线膨胀系数的差缩变小，优选使用以镍和铁为主要成分的合金(例如，42合金)。
金属制支撑衬底的厚度取决于材料的刚性，但是，优选为10μm～200μm左右，更优选为20μm～80μm左右。
当金属制支撑衬底的厚度低于10μm时，在该金属制支撑衬底上容易产生折断或折皱，卷绕工艺(rollprocess)中的操作性降低。另外，当金属制支撑衬底的厚度超过200μm时，由于其刚性，卷绕直径增大，卷绕工艺中的操作变得困难，利用蚀刻进行的加工也变得困难。
为了更顺畅地剥离金属制支撑衬底，如图4(a)所示，优选将剥离层7设置在两者之间的结构。剥离层以容易从基底绝缘层剥离并且难以从金属制支撑衬底剥离的方式形成，优选该剥离层与金属制支撑衬底一体地从基底绝缘层剥离。
作为剥离层的材料，列举出有机物(硅树脂、聚酰亚胺等)、无机物(金属、金属氧化物、无机氧化物等)。作为上述无机物，例示出Ag、Ti、W、Ni、SiO2等。
当考虑布线电路结构体的制造工序或将该布线电路结构体连接到半导体晶片上时的高热条件时，存在硅树脂劣化的情况，所以，聚酰亚胺或上述无机物是更优选的材料。
在使剥离层为聚酰亚胺层的情况下，其厚度优选为0.1～10μm，为了防止布线电路结构体的整体翘曲，优选为0.1～5μm。
在使剥离层为由上述无机物构成的层的情况下，其厚度优选为1～100nm，为了防止布线电路结构体整体的翘曲，优先为1～50nm。
作为使剥离层为聚酰亚胺层的情况下的该层的形成方法，列举出涂敷溶液的方法、利用电沉积法或CVD法堆积的方法、或者层压另外形成的聚酰亚胺膜的方法等。另外，作为使剥离层为由金属、金属氧化物、无机氧化物等的无机物构成的层的情况下的该层的形成方法，列举出电解电镀法、真空蒸镀法、溅射法等。
另外，如图4(b)所示，对于金属制支撑衬底8，在外部连接用导体部(导通路径)6的位置设置开口(贯通孔)9，由此，能够使外部连接用导体部的前端的金属层6c从基底绝缘层1的下表面突起。
在可剥离地具有金属制支撑衬底的布线电路结构体的实际制造中，如图5所示，首先准备金属制支撑衬底8，在其上可剥离地形成基底绝缘层1，在其上构筑其它的主要部分，这是优选的制造顺序。
此外，在金属制支撑衬底上依次形成布线电路结构体的各层的方法中，也可以应用半添加法、或减成法(subtractivemethod)等的现有公知的电路衬底或内插器(interposer)的制造技术。
另外，在利用半添加法在基底绝缘层上由良导体金属形成导体层，或者在设置于基底绝缘层上的开口内填充良导体金属而形成导通路径的情况下，优选在应该成为导体层、导通路径的部分的壁面预先利用溅射形成用于使这些良导体金属良好地堆积的种膜(金属薄膜)。
作为这样的种膜(seedfilm)材料，使用例如铜、金、银、铂、铅、锡、镍、钴、铟、铑、铬、钨、钌等的单独金属或者这些中的两种以上构成的合金等。
以下，根据图5对在金属制支撑衬底上依次形成布线电路结构体的各部分的制造方法进行说明。在该图中，仅放大并示意性地示出一个端子部的附近，但是，实际的每1个元件的电极的数量为10个～400个，另外，在一个半导体晶片中包含200个～1000个这样的元件，所以，所制造的布线电路结构体也与半导体晶片的元件对应地形成在晶片尺寸的金属制支撑衬底上。
在该布线电路结构体的制造方法中，首先，如图5(a)所示，在金属制支撑衬底8上形成剥离层7。
接着，如图5(b)所示，在剥离层7上形成基底绝缘层1。在该基底绝缘层1上，在成为导通路径的位置形成开口1a，该导通路径是用于在以后工序中所形成的外部连接用导体部的路径。
接着，如图5(c)所示，在基底绝缘层1的上表面的预定位置形成支柱体4。该支柱体4的形成位置是在以后工序中所形成的端子部的附近。
接着，如图5(d)所示，在形成于基底绝缘层1的开口1a内的底面(剥离层露出)，利用电镀将金、镍等的触点用金属形成为薄膜状，作为外部连接用导体部6c。
接着，如图5(e)所示，利用导体层用的金属填充开口1a内，作为导通路径，另外，在基底绝缘层1的上表面形成导体层2作为电路图形。另外，在导体层2的上表面利用焊料形成端子部3。适当地进行用于在基底绝缘层的上表面或开口内理想地使金属析出的基础处理即可。
另外，在图5的说明中，先形成支柱体4之后，形成开口1a内的金属薄6c、导体层2，但是，也可以形成导体层2之后形成支柱体4。
接着，如图5(f)所示，用粘接剂层5覆盖基底绝缘层1的上表面整体，使导体层2、端子部3、支柱体4埋没在粘接剂层内，得到本发明的布线电路结构体。
在本发明的半导体装置的制造方法中，使用本发明的布线电路结构体，使其与在电极上设置有凸起(特别是柱形凸起)的半导体元件重叠，将端子部连接到元件的凸起，从而得到具有布线电路结构的半导体装置。该布线电路结构体和半导体元件的连接本身可以使用公知技术。
在该制造方法的优选方式中，如图6所示，对半导体晶片状态的元件连接可剥离地具有金属制支撑衬底的布线电路结构体之后，剥离金属制支撑衬底，分割成芯片，得到各个半导体装置。
首先，如图6(a)所示，以元件的各柱形凸起310和该布线电路结构体的各端子部3对置的方式，重叠并压接半导体晶片200和布线电路结构体(带金属制支撑衬底)，将柱形凸起和端子部连接。在该例中，两者的接合只依赖于粘接剂层的粘接力，但是，施加热或超声波振动，也可以使柱形凸起和端子部熔接。
此时，假如即使作用于一部分柱形凸起上的压力过量，支柱体与半导体晶片的表面接触，作为防止过量压缩的隔离物而起作用，柱形凸起被过量按压而破坏使得端子部的焊料接触到铝电极的情况被抑制。
接着，如图6(b)所示，将金属制支撑衬底8与剥离层7一体地剥离，得到设置有布线电路结构的半导体晶片，利用切割分割为各个芯片，得到半导体装置。
实施例
在本实施例中，制作用于与半导体晶片重叠地连接到各元件上的晶片尺寸的布线电路结构体(集合芯片尺寸的布线电路结构体而成为晶片尺寸的布线电路结构体，以下，也称为布线电路结构体的集合体)，通过使端子部的厚度t发生各种变化，从而使该端子部的高度h发生变化，并且，通过使支柱体的高度H产生变化，从而观察端子部和柱形凸起的连接状态。
作为连接对象的半导体晶片，准备元件的柱形凸起的突起高度B为20μm的晶片和元件的柱形凸起的突起高度B为50μm的晶片。
在布线电路结构体的集合体中，在一个晶片尺寸的金属制支撑衬底上形成由聚酰亚胺构成的剥离层，在其上形成基底绝缘层，在对应于半导体晶片的各元件的位置，形成导体层(电路图形)、端子部、支柱体、粘接剂层，集合了与半导体晶片中的元件相对应的数量的布线电路结构体。
(在金属制支撑衬底上形成剥离层)
如图5(a)所示，准备材料为36合金、厚度为30μm的金属制支撑衬底作为金属制支撑衬底8，在其上利用溅射法在整个面形成厚度为100nm的钛层作为剥离层7。
(基底绝缘层的形成)
如图5(b)所示，使用感光性聚酰胺酸(使3，4，3’，4’-联苯四羧酸二酐和4，4’-二氨基二苯醚、对苯二胺反应而得到的，含有感光剂)，在剥离层7的上表面形成聚酰亚胺层，作为基底绝缘层1。另外，在应该形成后述的外部连接用导体部的位置，形成直径为100μm的圆形的开口1a，使剥离层的上表面在该开口内的底面露出。
(支柱体的形成)
如图5(c)所示，使用与上述基底绝缘层的材料相同的感光性聚酰胺酸，利用光刻法形成支柱体。
对于支柱体来说，底面的形状是一边为100μm的正方形。
对于支柱体的高度H来说，如下述表1所示，对各个晶片尺寸的布线电路结构体，设为30μm、40μm、50μm、60μm。在包含在相同的一个集合体中的布线电路结构体彼此之间，支柱体的高度(设计值)彼此相同。
其它部位的尺寸也同样地，在相同的一个集合体中所包含的各个布线电路结构体彼此之间，各部分的尺寸彼此相同。
另外，支柱体的位置为在与以后工序中所形成的端子部3之间产生10μm的间隙的位置。
(外部连接用导体部、导体层、端子部的形成)
如图5(d)所示，在作为基底绝缘层1的开口部1a内的底面而露出的剥离层7的上表面，按金(厚度0.5μm)、镍(厚度2μm)的顺序利用电解电镀形成外部连接用导体部用的表层6c。在该图中，将表层6c描绘为一层。
如图5(e)所示，在基底绝缘层1的上表面，利用半添加法实施电解铜电镀，利用铜充填开口1a内，作为导通路径6，进而形成厚度为10μm的导体图形，作为导体层2。另外，在导体层上的端子部形成位置，利用电解电镀形成焊料层，作为端子部3。从上方观察端子部时的外形、尺寸是直径为100μm的圆形。
对于作为端子部而形成的焊料层的厚度t来说，如下述表1所示，按各布线电路结构体的集合体发生变化，设为10μm、20μm、30μm。对于从基底绝缘层上表面开始的端子部的高度h来说，在这些焊料层的厚度t上加上导体层2的厚度10μm，按每个布线电路结构体的集合体成为20μm、30μm、40μm。
(粘接剂层的形成)
以完全覆盖利用上述工序形成在基底绝缘层上的各部分(支柱体、导体层、端子部)的方式，利用浇铸(casting)法形成聚酰亚胺系粘接剂层5，得到布线电路结构体。
该聚酰亚胺系粘接剂层的从基底绝缘层上表面开始的厚度为H+5μm。
(半导体晶片的各元件的电极和凸起)
所准备的半导体晶片中的元件的电极是一边为80μm的正方形的铝电极，在该电极上利用线径25μm的接合线形成有最大外径为60μm的金柱形凸起。
对于第一类型的半导体晶片来说，金柱形凸起的突起高度B从元件面开始为20μm，对于第二类型半导体晶片来说，金柱形凸起的突起高度B从元件面开始为50μm。
每一个元件的电极数量为40个，一个半导体晶片中的元件数量为568个。
(半导体晶片和布线电路结构体的连接)
将半导体晶片和布线电路结构体压接加热进行连接，得到半导体装置。
对于压接条件来说，在真空度为3Pa、温度为250℃的条件下，使每一个凸起的加压力为10g。
在下述表1中示出各半导体晶片、各布线电路结构体的集合体的主要部分的尺寸和连接状态。表中的数值的单位全部是μm。
表1
如上述表1所示，在试样1～5中使用第一类型的半导体晶片，在试料6中，使用第二类型半导体晶片。
在试样1中，B＝t＝20(即，t≥B的凸起)，由于h＝30、H＝40、h+B＝70，所以，满足h＜H＜h+B。
在试样2中，B＝20、t＝30(即，t≥B的凸起)，由于h＝40、H＝50、h+B＝90，所以，满足h＜H＜h+B。
在试样3中，B＝20、t＝10(即，t＜B的凸起)，由于h＝20、H＝30、h+B＝50，所以，满足B＜H＜h+B。
这样，在以满足本发明的条件的方式设置了支柱体的试样中，无论在哪一个中，端子部的焊料都不与元件的电极接触，并且，柱形凸起和端子部的连接良好。
在试样4中，B＝t＝20(即，t≥B的凸起)，但是，由于h＝30、H＝60、h+B＝50，所以，不满足H＜h+B。在该试样中，支柱体的高度H过大，所以，不存在端子部的焊料与元件的电极接触这样的连接，但是，在柱形凸起和端子部组成的对中，存在彼此不能够接触的对。
在试样5中，B＝t＝20(即，t≥B的凸起)，但是，由于h＝30、H＝30、h+B＝50，所以，不满足h＜H。在该试样中，支柱体的高度H过小，所以，存在支柱体没有作为限制器而发挥功能的情况，柱形凸起和端子部组成的对全部连接，但是，存在端子部的焊料接触到元件电极的情况。
在试样6中，B＝50、t＝20(即，t＜B的凸起)，但是，由于h＝30、H＝30、h+B＝80，所以，不满足h＜H。由于支柱体的高度H过低，所以，存在没有作为限制器而发挥功能的情况，柱形凸起过量地进入端子部，存在凸起和端子的接触不良。另外，不存在端子部的焊料接触到元件的电极的情况。
从上述的结果可知，设置支柱体并且适当地选择其高度，从而柱形凸起和端子部良好地连接。
根据本发明，即使形成在半导体元件的电极上的凸起存在高度偏差，该布线电路结构体的端子部的材料接触到元件的电极的情况也被抑制，这两者的接触可靠性提高。
本申请以在日本所申请的JP2009-270430为基础，这些内容全部包含在本说明书中。

Claims (10)

1.一种布线电路结构体，用于与在电极上设置有柱形凸起的半导体元件连接，其特征在于，
至少具有如下结构：在基底绝缘层上形成有导体层作为电路图形，在该导体层上形成有与半导体元件的柱形凸起连接用的端子部，
在基底绝缘层的上表面，在端子部的附近形成有支柱体，
在基底绝缘层上还设置有用于进行该布线电路结构体和半导体元件的粘接的粘接剂层，所述的导体层、端子部、支柱体埋没在该粘接剂层内，
将从作为连接对象的半导体元件突出的柱形凸起的突起高度设为B，将基底绝缘层的上表面作为基准面，将支柱体的高度设为H，将端子部的高度设为h，将端子部的层厚设为t，
以如下方式决定支柱体的高度H：
在将具有满足t＜B的柱形凸起的半导体元件作为连接对象的情况下，满足B＜H＜h+B，
在将具有满足t≥B的柱形凸起的半导体元件作为连接对象的情况下，满足h＜H＜h+B；
由此，在使该布线电路结构体与半导体元件重叠，使该元件的柱形凸起进入到粘接剂层内并与埋没在该粘接剂层内的端子部接触，进而进行加压连接时，由于埋没在粘接剂层内的支柱体的存在，端子部达到元件的电极这样的压缩被抑制。
2.如权利要求1所述的布线电路结构体，其特征在于，
以如下方式决定支柱体的高度H：
在将具有满足t＜B且h＜B的柱形凸起的半导体元件作为连接对象的情况下，满足B＜H＜h+B，
在将具有满足t≥B且h≥B的柱形凸起的半导体元件作为连接对象的情况下，满足h＜H＜h+B。
3.如权利要求1所述的布线电路结构体，其特征在于，
从作为连接对象的半导体元件突出的柱形凸起的突起高度B是20μm～60μm。
4.如权利要求1所述的布线电路结构体，其特征在于，
半导体元件处于在晶片衬底上形成有多个半导体元件结构的分割前的半导体晶片的状态，
该布线电路结构体是以能够与所述半导体晶片中的各个半导体元件连接的方式集合了所需数目的各个布线电路结构体并且相邻的布线电路结构体彼此连结的集合体，各基底绝缘层连接在一起，成为一个基底绝缘层。
5.如权利要求1所述的布线电路结构体，其特征在于，
支柱体由与基底绝缘层相同的材料形成。
6.如权利要求1所述的布线电路结构体，其特征在于，
端子部的至少表层由焊料构成。
7.如权利要求1所述的布线电路结构体，其特征在于，
进而，基底绝缘层可剥离地形成在金属制支撑衬底上。
8.一种半导体装置的制造方法，该半导体装置具有层叠了在电极上设置有柱形凸起的半导体元件和布线电路结构体的结构，该制造方法的特征在于，具有如下工序：
使用权利要求1所述的布线电路结构体，使半导体元件的柱形凸起进入到该布线电路结构体的粘接剂层内，将半导体元件的柱形凸起连接于埋没在该粘接剂层内的端子部。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
半导体元件处于在晶片衬底上形成有多个半导体元件结构的分割前的半导体晶片的状态，
布线电路结构体是以能够与所述半导体晶片中的各个半导体元件连接的方式集合了所需数目的各个布线电路结构体并且相邻的布线电路结构体彼此连结的集合体，各布线电路结构体中所包含的基底绝缘层连接在一起，成为一个基底绝缘层。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
进而，基底绝缘层可剥离地形成在金属制支撑衬底上，
在将布线电路结构体的端子部连接到半导体元件的柱形凸起的工序之后，具有将金属制支撑衬底从基底绝缘层上剥离的工序。
CN201010564262.2A 2009-11-27 2010-11-26 布线电路结构体及使用该结构体的半导体装置的制造方法 Expired - Fee Related CN102130093B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009270430A JP5237242B2 (ja) 2009-11-27 2009-11-27 配線回路構造体およびそれを用いた半導体装置の製造方法
JP2009-270430 2009-11-27

Publications (2)

Publication Number Publication Date
CN102130093A CN102130093A (zh) 2011-07-20
CN102130093B true CN102130093B (zh) 2016-01-20

Family

ID=44068238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010564262.2A Expired - Fee Related CN102130093B (zh) 2009-11-27 2010-11-26 布线电路结构体及使用该结构体的半导体装置的制造方法

Country Status (4)

Country Link
US (1) US8247890B2 (zh)
JP (1) JP5237242B2 (zh)
CN (1) CN102130093B (zh)
TW (1) TWI536522B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337488B (zh) * 2013-06-05 2016-09-14 吉林华微斯帕克电气有限公司 一种引线框架
CN104465572B (zh) * 2013-09-12 2017-06-06 日月光半导体制造股份有限公司 封装结构
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
CN104952737B (zh) * 2015-06-30 2017-12-26 通富微电子股份有限公司 一种具有铝带或l脚或凸起的封装框架结构及生产方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
CN105702635B (zh) * 2016-03-07 2018-12-21 三星半导体(中国)研究开发有限公司 半导体封装件
US20180130731A1 (en) * 2016-11-04 2018-05-10 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
CN113517209A (zh) * 2020-04-10 2021-10-19 长鑫存储技术有限公司 半导体结构及其形成方法
CN111584368B (zh) * 2020-04-23 2022-12-30 中国科学院上海技术物理研究所 红外焦平面器件用高密度微细铟柱阵列顶端凹点成型方法
CN115332213A (zh) * 2021-05-11 2022-11-11 财团法人工业技术研究院 封装载板及其制作方法与芯片封装结构
US20230299028A1 (en) * 2022-03-15 2023-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Bonding structure and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP2000077465A (ja) * 1998-08-27 2000-03-14 Toshiba Corp 電子ユニット
JP2001036238A (ja) * 1999-07-19 2001-02-09 Nitto Denko Corp 回路基板の製造方法および回路基板
JP2007250825A (ja) * 2006-03-16 2007-09-27 Epson Imaging Devices Corp 基板の接続構造及びその製造方法
WO2007122925A1 (ja) * 2006-04-24 2007-11-01 Murata Manufacturing Co., Ltd. 電子部品、それを用いた電子部品装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4758869B2 (ja) * 2006-11-08 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
US20090039490A1 (en) * 2007-08-08 2009-02-12 Powertech Technology Inc. Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP2000077465A (ja) * 1998-08-27 2000-03-14 Toshiba Corp 電子ユニット
JP2001036238A (ja) * 1999-07-19 2001-02-09 Nitto Denko Corp 回路基板の製造方法および回路基板
JP2007250825A (ja) * 2006-03-16 2007-09-27 Epson Imaging Devices Corp 基板の接続構造及びその製造方法
WO2007122925A1 (ja) * 2006-04-24 2007-11-01 Murata Manufacturing Co., Ltd. 電子部品、それを用いた電子部品装置およびその製造方法

Also Published As

Publication number Publication date
CN102130093A (zh) 2011-07-20
JP2011114226A (ja) 2011-06-09
TWI536522B (zh) 2016-06-01
US20110127657A1 (en) 2011-06-02
TW201126675A (en) 2011-08-01
JP5237242B2 (ja) 2013-07-17
US8247890B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN102130093B (zh) 布线电路结构体及使用该结构体的半导体装置的制造方法
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
CN101853793B (zh) 半导体器件的制造方法
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
CN101752280B (zh) 半导体装置的制造方法
TW201203128A (en) Semiconductor memory device and manufacturing the same
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
TWI314761B (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
JP2002329836A (ja) 半導体装置および配線フィルム
JP2003273280A (ja) チップパッケージ及びその製造方法
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
JP5324121B2 (ja) 半導体装置の製造方法
JP2003273281A (ja) チップパッケージ及びその製造方法
US20070069242A1 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
JPH0547842A (ja) 半導体装置
JP2005268701A (ja) 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法
JP2006210802A (ja) 半導体装置
JP3869220B2 (ja) 半導体装置
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP2007012748A (ja) 積層型半導体装置およびその製造方法
CN114937644A (zh) 一种芯片封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20171126