JP2001036238A - 回路基板の製造方法および回路基板 - Google Patents

回路基板の製造方法および回路基板

Info

Publication number
JP2001036238A
JP2001036238A JP11204066A JP20406699A JP2001036238A JP 2001036238 A JP2001036238 A JP 2001036238A JP 11204066 A JP11204066 A JP 11204066A JP 20406699 A JP20406699 A JP 20406699A JP 2001036238 A JP2001036238 A JP 2001036238A
Authority
JP
Japan
Prior art keywords
layer
insulator layer
conductor layer
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11204066A
Other languages
English (en)
Other versions
JP3949849B2 (ja
Inventor
Koji Matsui
宏治 松井
Kazunori So
和範 宗
Hirofumi Fujii
弘文 藤井
Satoshi Tanigawa
聡 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP20406699A priority Critical patent/JP3949849B2/ja
Priority to US09/619,502 priority patent/US6662442B1/en
Publication of JP2001036238A publication Critical patent/JP2001036238A/ja
Application granted granted Critical
Publication of JP3949849B2 publication Critical patent/JP3949849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 【課題】 導電体層の上面に凹凸が生じることを防止し
て、その導電体層上に積層される絶縁体層を良好に接合
することができ、信頼性を向上させることのできる、回
路基板、およびその製造方法を提供すること。 【解決手段】 支持板３２上にアウター側ビアホール２
４が形成されるアウター側絶縁体層２２を形成する工
程、アウター側ビアホール２４内にアウター側絶縁体層
２２の上面と実質的に同じ高さとなるまでめっきによっ
て金属を析出させて導電通路３１を形成する工程、導電
通路３１の上面を含むアウター側絶縁体層２２の上面の
全体に金属薄膜２９を形成する工程、金属薄膜２９上に
所定の回路パターン１９に形成される導電体層２１をめ
っきによって形成する工程、導電体層２１が形成されて
いない金属薄膜２９を除去する工程、導電体層２１上に
インナー側絶縁体層２３を形成する工程、および支持板
３２を除去する工程を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板の製造方
法、詳しくは、半導体チップを実装する際に、半導体チ
ップと外部の回路基板とを電気的に接続するためのチッ
プサイズパッケージ用インターポーザーとして好適に使
用される回路基板の製造方法、およびその製造方法によ
って製造される回路基板に関する。
【０００２】
【従来の技術】近年、電子部品の軽薄化、短小化に伴っ
て、半導体チップを実装するパッケージも、薄型化、小
型化が進んでおり、高密度化された半導体チップを、ほ
ぼそのサイズのままで実装する、チップサイズパッケー
ジ（チップスケールパッケージとも呼ばれる。）の開発
が進められている。
【０００３】チップサイズパッケージでは、例えば、図
９に示すように、半導体チップ１と外部の回路基板２と
の間に、インターポーザー３を介在させて、このインタ
ーポーザー３を介して、半導体チップ１の電極（図示せ
ず）と外部の回路基板２の電極とを電気的に接続するよ
うにしている。
【０００４】このようなインターポーザー３は、アウタ
ー側絶縁体層４上に、所定の回路パターン５に形成され
た導電体層６が形成され、その上に、インナー側絶縁体
層７が形成される３層構造をなしており、アウター側絶
縁体層４には、外部の回路基板２の電極と対向する位置
にアウター側ビアホール８が形成され、このアウター側
ビアホール８には、導電通路９が形成され、さらにこの
導電通路９に接してバンプ状のアウター側電極１０が形
成されるとともに、インナー側絶縁体層７には、半導体
チップ１の電極と対向する位置にインナー側ビアホール
１１が形成され、このインナー側ビアホール１１に、フ
ラット状のインナー側電極１２が形成されている。
【０００５】そして、このインターポーザー３のインナ
ー側絶縁体層７を半導体チップ１に接合して、インナー
側電極１２と半導体チップ１の電極とを接続するととも
に、アウター側電極１０を外部の回路基板２の電極と接
続することにより、半導体チップ１の電極と外部の回路
基板２の電極とを、このインターポーザー３の、インナ
ー側電極１２、導電体層６、導電通路９およびアウター
側電極１０を介して電気的に接続するようにしている。
なお、この半導体チップ１は、封止材１３によって封止
されている。
【０００６】
【発明が解決しようとする課題】このようなインターポ
ーザー３の製造においては、例えば、次のような方法に
よって、導電体層６と導電通路９とをめっきによって簡
単に形成できると考えられる。すなわち、例えば、電解
めっきによる形成を例にとって説明すると、図１１
（ａ）に示すように、まず、電解めっきの陰極１４上
に、アウター側絶縁体層４を形成し、このアウター側絶
縁体層４にアウター側ビアホール８を形成する。次い
で、図１１（ｂ）に示すように、スパッタ蒸着法などに
よって、アウター側絶縁体層４の上面の全面と、アウタ
ー側ビアホール８内の壁面および底面とに、金属薄膜１
５を形成した後、図１１（ｃ）に示すように、その金属
薄膜１５上に、所定の回路パターンの隙間に対応させ
て、めっきレジスト１６を形成する。そして、電解めっ
きによって、図１１（ｄ）に示すように、アウター側ビ
アホール８内に金属を析出させて導電通路９を形成する
とともに、その導電通路９上およびアウター側絶縁体層
４上に金属を析出させて所定の回路パターン５の導電体
層６を形成する。その後、図１１（ｅ）に示すように、
めっきレジスト１６およびそのめっきレジスト１６が形
成されていた部分の金属薄膜１５をエッチングして除去
することにより、導電体層６と導電通路９とを形成す
る。
【０００７】しかし、このような方法によってめっきを
行なうと、例えば、アウター側ビアホール８の底面から
析出する金属と、アウター側絶縁体層４の上面から析出
する金属とが、ほぼ同じように成長するため、めっきが
終了した時点では、アウター側ビアホール８の底面から
析出した金属によって形成される部分、言い換えれば、
導電通路９およびその導電通路９と接している導電体層
６の部分が、アウター側絶縁体層４の上面から析出した
金属によって形成される部分、言い換えれば、導電体層
６における導電通路９と接していない部分、に対して、
へこみを生じてしまうことが考えられる。
【０００８】このようなへこみを生じると、その上に形
成されるインナー側絶縁体層７が、その導電体層６のへ
こみに対応してへこんでしまい、例えば、図１０に示す
ように、その表面に凹凸を生じ、半導体チップ１とイン
ナー側絶縁体層７との間の密着性が低下したり、あるい
は、凹凸により形成される隙間１７に空気溜まりを生じ
て、熱膨張により剥離が生じるなど、信頼性を低下させ
る原因になると考えられる。
【０００９】本発明は、上記した事情に鑑みなされたも
ので、その目的とするところは、導電体層の上面に凹凸
が生じることを防止して、その導電体層上に積層される
絶縁体層を良好に接合することができ、信頼性を向上さ
せることのできる、回路基板の製造方法、およびその方
法によって製造される回路基板を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の回路基板の製造方法では、支持板上に、厚
さ方向を貫通する第１孔が形成される第１絶縁体層を形
成する工程、前記第１孔内に、前記第１絶縁体層の上面
と実質的に同じ高さとなるまでめっきによって金属を析
出させて、導電通路を形成する工程、前記導電通路上を
含む前記第１絶縁体層上に、金属薄膜を形成する工程、
前記金属薄膜上に、所定の回路パターンに形成される導
電体層をめっきによって形成する工程、前記導電体層が
形成されていない前記金属薄膜を除去する工程、前記導
電体層上に、第２絶縁体層を形成する工程、および前記
支持板を除去する工程を含んでいることを特徴としてい
る。
【００１１】また、この方法においては、前記支持板
が、電解めっきの陰極となり得る材料により形成されて
いることが好ましく、前記第２絶縁体層が、接着性を有
していることが好ましい。さらには、前記金属薄膜上
に、所定の回路パターンに形成される導電体層をめっき
によって形成する工程において、前記導電体層の回路パ
ターンの間隔を、３０μｍ以下として形成するが好まし
い。
【００１２】また、本発明は、このような方法によって
製造される回路基板を含むものであり、このような回路
基板は、チップサイズパッケージ用インターポーザーと
して好適に使用される。
【００１３】
【発明の実施の形態】本発明の回路基板の製造方法を、
チップサイズパッケージ用インターポーザーを製造する
方法に適用した場合を例にとって、詳細に説明する。
【００１４】この方法では、まず、図１（ａ）に示すよ
うに、支持板３２上に、厚さ方向を貫通する第１孔とし
てのアウター側ビアホール２４が形成される、第１絶縁
体層としてのアウター側絶縁体層２２を形成する。
【００１５】支持板３２は、アウター側絶縁体層２２を
支持して、その上に積層される導電体層２１およびイン
ナー側絶縁体層２３の剛性を確保することにより、それ
らを形成する時の作業性を向上させるとともに、アウタ
ー側絶縁体層２２およびインナー側絶縁体層２３を、樹
脂を塗工した後に硬化させることより形成する場合にお
いては、その硬化時の熱収縮を阻止するものである。ま
た、後述するように、電解めっきにより、導電体層２１
および導電通路３１を形成する場合には、その電解めっ
きの陰極として使用される。
【００１６】このような支持板３２は、ある程度の剛性
を必要とするため、金属フィルムを用いることが好まし
く、とりわけ、スティフネス（腰の強さ）、線膨張係数
の低さ、除去の容易性、および、電解めっきの陰極とな
り得るなどの点から、４２アロイ、ステンレスが好まし
く用いられる。また、支持板３２の厚みは、特に制限さ
れないが、例えば、１０〜１００μｍ程度が適当であ
る。
【００１７】アウター側絶縁体層２２としては、絶縁性
を有するものであれば特に限定されることはなく、例え
ば、ポリイミド、ポリエーテルスルホン、ポリエーテル
ニトリル、ポリエチレンテレフタレート、ポリエチレン
ナフタレート、ポリ塩化ビニルなど、回路基板の絶縁体
として用いられる公知の樹脂を用いて形成することがで
きる。また、アウター側絶縁体層２２の厚みは、特に制
限されないが、例えば、５〜５０μｍ程度が適当であ
る。
【００１８】これらの樹脂のうち、例えば、感光性ポリ
イミドや感光性ポリエーテルスルホンなどの感光性の樹
脂を用いて形成することが好ましい。感光性の樹脂を用
いて形成すれば、アウター側絶縁体層２２の形成と同時
にアウター側ビアホール２４を形成することができる。
【００１９】すなわち、例えば、感光性ポリイミドによ
りアウター側絶縁体層２２を形成する場合では、図２
（ａ）に示すように、まず、支持板３２上に、感光性ポ
リイミドの前駆体である感光性ポリアミック酸（ポリア
ミド酸）樹脂層２２ｐを形成する。感光性ポリアミック
酸樹脂は、酸二無水物とジアミンとを反応させることに
よって得られるポリアミック酸樹脂に、感光剤が配合さ
れてなるものである。
【００２０】酸二無水物としては、例えば、３，３’，
４，４' −オキシジフタル酸二無水物（ＯＤＰＡ）、
３，３’，４，４' −ビフェニルテトラカルボン酸二無
水物、ピロメリット酸二無水物、２，２−ビス（３，４
−ジカルボキシフェニル）へキサフルオロプロパン二無
水物（６ＦＤＡ）、３，３' ，４，４' −ベンゾフェノ
ンテトラカルボン酸二無水物（ＢＴＤＡ）を用いること
が好ましく、また、ジアミンとして、例えば、ｐ−フェ
ニレンジアミン（ＰＰＤ）、ビスアミノプロピルテトラ
メチルジシロキサン（ＡＰＤＳ）、４，４' −ジアミノ
ジフェニルエーテル（ＤＤＥ）を用いることが好まし
い。
【００２１】そして、ポリアミック酸樹脂は、これら酸
二無水物とジアミンとを、実質的に等モル比となるよう
な割合で、適宜の有機溶媒、例えば、Ｎ−メチル−２−
ピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−
ジメチルホルムアミドなどの有機溶媒中で、常温常圧の
下、所定の時間反応させることよって、ポリアミック酸
樹脂の溶液として得ることができる。
【００２２】また、ポリアミック酸樹脂に配合される感
光剤としては、例えば、１，４−ジヒドロピリジン誘導
体を用いることが好ましく、とりわけ、１−エチル−
３，５−ジメトキシカルボニル−４−（２−ニトロフェ
ニル）−１，４−ジヒドロピリジンを用いることが好ま
しい。
【００２３】このような感光剤は、酸二無水物とジアミ
ンとの合計、すなわち、ポリアミック酸１モルに対し
て、通常、０．１〜１．０モルの範囲で配合される。
１．０モルより多いと、硬化後のアウター側絶縁体層２
２の物性が低下する場合があり、０．１モルより少ない
と、アウター側ビアホール２４の形成性が低下する場合
がある。さらに、このようにして得られる感光性ポリア
ミック酸樹脂には、必要に応じて、エポキシ樹脂、ビス
アリルナジックイミド、マレイミドなどを配合してもよ
い。このようなアウター側の感光性ポリアミック酸樹脂
は、そのイミド化後のガラス転移温度（Ｔｇ）が、２５
０℃以上、さらには、３００℃以上であることが好まし
い。
【００２４】そして、このようにして得られる感光性ポ
リアミック酸樹脂を、例えば、支持板３２上に、一定の
厚さで公知の方法により塗工した後、乾燥させるように
するか、あるいは、予め、一定の厚さでドライフィルム
として形成しておき、このドライフィルムを支持板３２
に接合することにより、アウター側のポリアミック酸樹
脂層２２ｐを支持板３２上に形成する。
【００２５】次いで、このように形成されたアウター側
のポリアミック酸樹脂層２２ｐを、、フォトマスクを介
して露光させ、必要により露光部分を所定の温度に加熱
した後、現像することにより、アウター側ビアホール２
４を形成する。フォトマスクを介して照射する照射線
は、紫外線、電子線、あるいはマイクロ波など、感光性
ポリアミック酸樹脂を感光させ得る光であればいずれの
照射線であってもよく、照射されたポリアミック酸樹脂
層２２ｐの露光部分は、例えば、１３０℃以上１５０℃
未満で加熱することにより、次の現像処理において可溶
化（ポジ型）し、また、例えば、１５０℃以上１８０℃
以下で加熱することにより、次の現像処理において不溶
化（ネガ型）する。現像処理は、例えば、アルカリ現像
液などの公知の現像液を用いて、浸漬法やスプレー法な
どの公知の方法により行なえばよい。
【００２６】このような、露光、加熱および現像の一連
の処理によって、ポジ型またはネガ型のパターンで、ア
ウター側ビアホール２４を形成することができる。これ
らのうち、ネガ型のパターンでアウター側ビアホール２
４を形成することが好ましい。図２（ｂ）および図２
（ｃ）には、ネガ型のパターンでアウター側ビアホール
２４を形成する例を示している。すなわち、まず、図２
（ｂ）に示すように、フォトマスク２８を、ポリアミッ
ク酸樹脂層２２ｐにおける外部の回路基板３５の電極３
６（図７参照）に対応する位置と、対向する位置に配置
して、このフォトマスク２８を介してポリアミック酸樹
脂層２２ｐに照射線を照射する。次いで、上記したよう
に、ネガ型となる所定の温度で加熱した後、所定の現像
処理を行なえば、図２（ｃ）に示すように、ポリアミッ
ク酸樹脂層２２ｐの未露光部分、すなわち、フォトマス
ク２８によりマスクされた部分が現像液に溶解すること
により、アウター側ビアホール２４が形成される。
【００２７】そして、図２（ｄ）に示すように、アウタ
ー側ビアホール２４が形成されたポリアミック酸樹脂層
２２ｐを、例えば、最終的に２５０℃以上に加熱するこ
とによって、硬化（イミド化）させ、これによって、感
光性ポリイミドからなるアウター側絶縁体層２２を形成
する。
【００２８】なお、感光性の樹脂を用いない場合には、
図３（ａ）に示すように、まず、支持板３２上に、樹脂
を、塗工またはドライフィルムとして接合することによ
り、アウター側絶縁体層２２を形成した後、図３（ｂ）
に示すように、例えば、レーザ法やプラズマ法など公知
の穿孔方法によって、アウター側ビアホール２４を形成
すればよい。また、具体的に図示はしないが、例えば、
予めアウター側ビアホール２４を形成したアウター側絶
縁体層２２のドライフィルムを、支持板３２上に接合し
てもよい。
【００２９】ただし、感光性の樹脂を用いてアウター側
絶縁体層２２の形成と同時にアウター側ビアホール２４
を形成すれば、アウター側絶縁体層２２の形成後にレー
ザ法などによってアウター側ビアホール２４を形成する
場合に比べて、一度にファインピッチで多数のアウター
側ビアホール２４を形成することができるため、作業時
間を大幅に短縮でき、作業性の向上および効率的な生産
によるコストの低減を図ることができる。
【００３０】次に、図１（ｂ）に示すように、アウター
側ビアホール２４内に、アウター側絶縁体層２２の上面
と実質的に同じ高さとなるまでめっきによって金属を析
出させて、導電通路３１を形成する。めっきの方法とし
ては、無電解めっき、電解めっきのいずれでもよいが、
電解めっきにより形成することが好ましい。電解めっき
により導電通路３１を形成するには、例えば、最初の工
程から、ステンレスなど、電解めっきの陰極となり得る
材料からなる支持板３２を用いておき、この支持板３２
を陰極として、アウター側ビアホール２４内に金属を析
出させて、アウター側絶縁体層２２の上面と実質的に同
じ高さとなるまで、電解めっきを行なえばよい。電解め
っきに用いる金属としては、例えば、金、銅、ニッケ
ル、はんだなどが好ましく用いられ、とりわけ、導電通
路３１の形成の容易性および電気的特性の点から、銅が
好ましく用いられる。このようにして導電通路３１を形
成すると、アウター側ビアホール２４の底面のみから、
ほぼ同じように析出する金属によって、導電通路３１を
形成することができるので、導電通路３１の上面に凹凸
を生じることもなく、ほぼ平らな上面の導電通路３１を
形成することができる。
【００３１】そして、図１（ｃ）に示すように、導電通
路３２の上面を含むアウター側絶縁体層２２の上面の全
面に、金属薄膜２９を形成する。金属薄膜２９の形成
は、例えば、めっき法や真空蒸着法などの公知の薄膜形
成法を用いることができるが、例えば、スパッタ蒸着
法、抵抗加熱蒸着法、電子ビーム加熱蒸着法などの真空
蒸着法が好ましく用いられ、さらに好ましくは、スパッ
タ蒸着法が用いられる。また、金属薄膜２９となる金属
は、特に制限されるものではないが、例えば、導電体層
２１が銅である場合には、クロムや銅などが好ましく用
いられる。また、金属薄膜２９の厚みは、特に制限され
ないが、例えば、３００〜４０００Å程度が適当であ
り、１層に限らず、２層などの多層構造として形成して
もよい。例えば、クロム／銅の２層構造として形成する
場合には、クロム層の厚みが、３００〜７００Å、銅層
の厚みが、１０００〜３０００Åであることが好まし
い。
【００３２】次いで、図１（ｄ）に示すように、金属薄
膜２９上に、所定の回路パターン１９に形成される導電
体層２１をめっきによって形成する。金属薄膜２９上
に、所定の回路パターン１９として導電体層２１を形成
するには、例えば、サブトラクティブ法、アディティブ
法など公知の方法を用いることができ、アディティブ法
が好ましく用いられる。アディティブ法によって、所定
の回路パターン１９に形成されている導電体層２１を形
成するには、図４（ａ）に示すように、まず、金属薄膜
２９上に、所定の回路パターンの隙間に対応させてめっ
きレジスト３４を形成する。めっきレジスト３４は、例
えば、ドライフィルムレジストなどを用いて公知の方法
により、所定のレジストパターンとして形成すればよ
い。次いで、図４（ｂ）に示すように、めっきレジスト
３４が形成されていない金属薄膜２９上に、めっきによ
って導電体層２１を形成する。めっきの方法としては、
導電通路３１の形成と同様に、無電解めっき、電解めっ
きのいずれでもよいが、電解めっきにより形成すること
が好ましい。電解めっきにより導電体層２１を形成する
には、導電通路３１の形成と同様に、支持板３２を陰極
として用い、金属薄膜２９上に金属を析出させて、めっ
きレジスト３４の上面と実質的に同じ高さとなるまで、
電解めっきを行なえばよい。また、電解めっきに用いる
金属も、導電通路３１の形成に用いる金属と同じ種類の
金属を用いることができ、例えば、導電通路３１と同一
または異なる金属によって形成することができる。好ま
しくは、回路パターン１９の形成の容易性および電気的
特性の点から、銅が用いられる。また、導電体層２１の
厚みは、特に制限されないが、例えば、５〜１５μｍ程
度が適当である。そして、図４（ｃ）に示すように、め
っきレジスト３４を、例えば、化学エッチング（ウエッ
トエッチング）などの公知のエッチング法によって除去
すれば、所定の回路パターン１９として導電体層２１を
形成することができる。このようにして導電体層２１を
形成すると、金属薄膜２９の上面のみから、ほぼ同じよ
うに析出する金属によって、導電体層２１を形成するこ
とができるので、導電体層２１の上面に凹凸を生じるこ
ともなく、ほぼ平らな上面の導電体層２１を形成するこ
とができる。
【００３３】なお、このような導電体層２１の形成にお
いては、導電体層２１の回路パターン１９の間隔（回路
パターンとして形成された各導電体層２１間の隙間）３
０（図４（ｃ）のみに示す）を、３０μｍ以下、さらに
は、１０〜３０μｍ以下とすることが好ましい。３０μ
ｍ以下とすることによって、その上にインナー側絶縁体
層２３を形成しても、インナー側絶縁体層２３がその回
路パターン１９の間でへこんでその表面に凹凸が生じる
ことを有効に防止することができる。
【００３４】なお、具体的に図示はしないが、サブトラ
クティブ法によって、所定の回路パターン１９の導電体
層２１を形成するには、まず、金属薄膜２９上に、めっ
きによって導電体層２１を形成し、次いで、この導電体
層２１上に、所定の回路パターン１９に対応させてエッ
チングレジストを形成し、このエッチングレジストをレ
ジストとして、導電体層２１をエッチングして、その後
に、エッチングレジストを除去するようにすればよい。
【００３５】次いで、図１（ｅ）に示すように、導電体
層２１が形成されていない金属薄膜２９を除去する。金
属薄膜２９の除去は、例えば、化学エッチング（ウエッ
トエッチング）など公知のエッチング法により行なえば
よい。
【００３６】そして、図１（ｆ）に示すように、所定の
回路パターン１９として形成された導電体層２１上に、
厚さ方向を貫通する第２孔としてのインナー側ビアホー
ル２５が形成される、第２絶縁体層としてのインナー側
絶縁体層２３を形成する。インナー側絶縁体層２３は、
アウター側絶縁体層２２と同様の樹脂を用いて、同様の
方法によって形成することができる。なお、インナー側
絶縁体層２３の厚みは、特に制限されないが、例えば、
５〜３０μｍ程度が適当である。また、インナー側絶縁
体層２３は、半導体チップ３７とそのまま接着（熱融
着）できるように、接着性（熱融着性）を有しているこ
とが好ましく、このため、接着性を有する感光性の樹
脂、とりわけ、接着性を有する感光性ポリイミドが好ま
しく用いられる。
【００３７】すなわち、例えば、感光性ポリイミドによ
りインナー側絶縁体層２３を形成する場合には、アウタ
ー側絶縁体層２２を形成する場合と同様に、ネガ型のパ
ターンで形成することが好ましく、まず、図５（ａ）に
示すように、導電体層２１上に、感光性ポリアミック酸
樹脂層２３ｐを形成した後、図５（ｂ）に示すように、
フォトマスク３３を、ポリアミック酸樹脂層２３ｐにお
ける半導体チップ３７（図７参照）の電極に対応する位
置と、対向する位置に配置して、このフォトマスク３３
を介してポリアミック酸樹脂層２３ｐに照射線を照射
し、次いで、ネガ型となる所定の温度で加熱した後、所
定の現像処理を行なえば、図５（ｃ）に示すように、感
光性ポリアミック酸樹脂層２３ｐの未露光部分、すなわ
ち、フォトマスク３３によりマスクされた部分が現像液
に溶解することにより、インナー側ビアホール２５が形
成される。
【００３８】なお、インナー側の感光性ポリアミック酸
樹脂の組成は、酸二無水物としては、例えば、３，
３’，４，４’−オキシジフタル酸二無水物（ＯＤＰ
Ａ）、２，２−ビス（３，４−ジカルボキシフェニル）
へキサフルオロプロパン二無水物（６ＦＤＡ）などを用
いることが好ましく、また、ジアミンとして、例えば、
１，３−ビス（３−アミノフェノキシ）ベンゼン（ＡＰ
Ｂ）、ビスアミノプロピルテトラメチルジシロキサン
（ＡＰＤＳ）、ｍ−フェニレンジアミン（ＭＰＤ）など
を用いることが好ましい。なお、感光剤としては、アウ
ター側の感光性ポリアミック酸樹脂と同様のものを用い
ることができる。また、上記したように、イミド化後に
接着性を有していることが好ましいため、イミド化後の
溶融粘度（２５０℃）が、１０００〜１００００００Ｐ
ａ・Ｓ、さらには、５０００〜５０００００Ｐａ・Ｓで
あり、そのガラス転移温度（Ｔｇ）が、５０〜２５０
℃、さらには、１００〜２００℃であることが好まし
い。
【００３９】そして、図５（ｄ）に示すように、インナ
ー側ビアホール２５が形成されたポリアミック酸樹脂層
２３ｐを、例えば、最終的に２５０℃以上に加熱するこ
とによって、硬化（イミド化）させ、これによって、感
光性ポリイミドからなるインナー側絶縁体層２３を形成
する。
【００４０】なお、感光性の樹脂を用いない場合には、
アウター側絶縁体層２２を形成する場合と同様に、図６
（ａ）に示すように、まず、導電体層２１上に、樹脂
を、塗工またはドライフィルムとして接合することによ
り、インナー側絶縁体層２３を形成した後、図６（ｂ）
に示すように、例えば、レーザ法やプラズマ法など公知
の穿孔方法によって、インナー側ビアホール２５を形成
すればよい。また、具体的に図示はしないが、例えば、
予めインナー側ビアホール２５を形成したインナー側絶
縁体層２３のドライフィルムを、支持板３２上に接合し
てもよい。
【００４１】ただし、感光性の樹脂を用いてインナー側
絶縁体層２３の形成と同時にインナー側ビアホール２５
を形成すれば、インナー側絶縁体層２３の形成後にレー
ザ法などによってインナー側ビアホール２５を形成する
場合に比べて、一度にファインピッチで多数のインナー
側ビアホール２５を形成することができるため、作業時
間を大幅に短縮でき、作業性の向上および効率的な生産
によるコストの低減を図ることができる。
【００４２】そして、図１（ｇ）に示すように、インナ
ー側ビアホール２５にフラット状（またはバンプ状）の
インナー側電極２７を、金、銅、およびはんだなどをめ
っきするなど公知の方法によって形成した後に、図１
（ｈ）に示すように、支持板３２を除去することによっ
て、インターポーザー２０を得ることができる。この支
持板３２の除去は、例えば、化学エッチング（ウエット
エッチング）などの公知のエッチング法により除去すれ
ばよい。なお、導電体層２１をセミアディティブ法によ
って形成した場合には、図には示さないが、支持板３２
の除去により下地２９がアウター側絶縁体層２２に露出
するが、この下地２９も、化学エッチング（ウエットエ
ッチング）などの公知のエッチング法により除去すれば
よい。
【００４３】このようにして得られたインターポーザー
２０は、図７に示すように、アウター側絶縁体層２２の
導電通路３１に接するバンプ状のアウター側電極２６を
形成した後、半導体チップ３７と熱融着などにより接合
することによって、半導体チップ３７を、ほぼそのサイ
ズのままで実装するために使用される。すなわち、この
インターポーザー２０を、半導体チップ３７と外部の回
路基板３５との間に介在させることにより、半導体チッ
プ３７の電極（図示せず）と外部の回路基板３５の電極
３６とを、このインターポーザー３の、インナー側電極
２７、導電体層２１、導電通路３１およびアウター側電
極２６を介して電気的に接続する。
【００４４】なお、アウター側電極２６の形成は、はん
だボールを接続する、あるいは、金、銅、およびはんだ
などをめっきするなど公知の方法によって形成すればよ
く、また、その形状も、目的および用途によって適宜選
択すればよい。また、半導体チップ３７は、封止材３８
によって封止されている。
【００４５】そして、このようにして得られたインター
ポーザー２０は、図８に示すように、凹凸のないほぼ平
らな導電体層２１上に、インナー側絶縁体層２３が形成
されているので、インナー側絶縁体層２３が、その導電
体層２１の凹凸に対応してへこみを生じてしまうような
ことはなく、そのインナー側絶縁体層２３の表面に凹凸
が生じることを有効に防止することができる。そのた
め、インナー側絶縁体層２３を半導体チップ３７と隙間
なく良好に接合することができ、信頼性を向上させるこ
とができる。とりわけ、インナー側絶縁体層２３が接着
性（熱融着性）を有しており、半導体チップ３７とその
まま圧着するような場合には、均一に圧がかかることに
よって、より密着性よく接合することができる。さら
に、導電体層２１の形成において、導電体層２１の回路
パターン１９の間隔３０を、３０μｍ以下とした場合に
は、インナー側絶縁体層２３がその回路パターン１９の
間でへこんでその表面に凹凸を生じるようなことも少な
くできるため、より一層、インナー側絶縁体層２３の上
面を平滑にすることができ、半導体チップ３７との接合
をより一層良好に行なうことができる。そのため、より
一層、信頼性を向上させることができる。
【００４６】なお、以上の説明においては、本発明の回
路基板の製造方法を、チップサイズパッケージ用のイン
ターポーザー２０を製造する方法を例にとって説明した
が、本発明の製造方法はこれに限定されることなく、そ
の目的および用途によって適宜選択して適用することが
できる。そのため、本発明の回路基板も、チップサイズ
パッケージ用のインターポーザー２０に限定されること
なく、例えば、厚さ方向を貫通する第２孔を第２絶縁体
層に形成しないような回路基板などであってもよい。
【００４７】また、本発明の製造工程は、その具体的な
目的や用途により、例えば、電極を形成する工程などの
他の工程を含んでもよく、また、例えば、導電体層上に
第２絶縁体層を形成する工程の前に、支持板を除去する
工程を行なうなど、その順序を適宜変更してもよい。
【００４８】
【実施例】以下に実施例および比較例を示し本発明をさ
らに具体的に説明するが、本発明は、何ら実施例および
比較例に限定されることはない。また、参照される図
は、工程の手順を示すためのものであって、その大小関
係を正確に表現しているものではない。
【００４９】実施例１ まず、厚さ２５μｍのＳＵＳ板を支持板３２として用
い、図２（ａ）で示すように、以下の組成からなる感光
性ポリアミック酸樹脂を、その支持板３２上に塗布し、
１００℃で２０分間乾燥させることにより、アウター側
ポリアミック酸樹脂層２２ｐを形成した。 （アウター側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（０．５モル）、２，２−ビス（３，４−ジ
カルボキシフェニル）へキサフルオロプロパン二無水物
（０．５モル） ジアミン成分 ：４，４’−ジアミノジフェニルエーテ
ル（０．５モル）、ｐ−フェニレンジアミン（０．５モ
ル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図２（ｂ）で示すように、露光用の照射線（ｉ
線）を、フォトマスク２８を介してアウター側ポリアミ
ック酸樹脂層２２ｐに照射し、１７０℃で３分間加熱し
た後、アルカリ現像液を用いて現像処理を行ない、これ
によって、図２（ｃ）に示すように、孔径４００μｍの
アウター側ビアホール２４を、外部の回路基板３５の電
極３６に対応する位置に形成した。その後、これを４０
０℃で３０分間加熱することによって硬化（イミド化）
させ、これによって、図２（ｄ）に示すように、厚さ１
０μｍの感光性ポリイミドからなるアウター側絶縁体層
２２を形成した。
【００５０】次に、図１（ｂ）に示すように、支持板３
２を陰極として、電解めっきによって、アウター側ビア
ホール２４内に、アウター側絶縁体層２２の上面と実質
的に同じ高さとなるまで銅を析出させて、導電通路３１
を形成した後、図１（ｃ）に示すように、導電通路３２
の上面を含むアウター側絶縁体層２２の上面の全面に、
スパッタ蒸着法によって、厚さ約３００Åのクロム皮膜
と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜と
を、金属薄膜２９として形成した。
【００５１】そして、図４（ａ）に示すように、金属薄
膜２９上に、厚さ１５μｍのドライフィルムからなるめ
っきレジスト３４を、回路パターン１９の間隔３０が２
５μｍとなるようなレジストパターンで形成した後、図
４（ｂ）に示すように、支持板３２を陰極として、電解
めっき法によって、金属薄膜２９上にめっきレジスト３
４の上面と実質的に同じ高さとなるまで銅を析出させ
て、導電体層２１を形成し、その後、図４（ｃ）に示す
ように、アルカリエッチング液によって、めっきレジス
ト３４を除去することにより、その回路パターン１９の
間隔３０が２５μｍとなる導電体層２１を形成した。
【００５２】次に、図１（ｅ）に示すように、導電体層
２１が形成されていない金属薄膜２９、すなわち、銅皮
膜およびクロム皮膜を、それぞれ、酸性エッチング液お
よびアルカリエッチング液によって除去した。
【００５３】そして、図５（ａ）で示すように、以下の
組成からなる感光性ポリアミック酸樹脂を、導電体層２
１上に塗布し、１００℃で２０分間乾燥させることによ
り、インナー側ポリアミック酸樹脂層２３ｐを形成し
た。 （インナー側ポリアミック酸樹脂組成） 酸二無水物成分：３，３’，４，４’−オキシジフタル
酸二無水物（１．０モル） ジアミン成分 ：１，３−ビス（３−アミノフェノキ
シ）ベンゼン（０．８モル）、ビスアミノプロピルテト
ラメチルジシロキサン（０．２モル） 感光剤：１−エチル−３，５−ジメトキシカルボニル−
４−（２−ニトロフェニル）−１，４−ジヒドロピリジ
ン（０．２６モル） 有機溶剤：Ｎ−メチル−２−ピロリドン 次いで、図５（ｂ）で示すように、露光用の照射線（ｉ
線）を、フォトマスク３３を介してインナー側ポリアミ
ック酸樹脂層２３ｐに照射し、１７０℃で３分間加熱し
た後、アルカリ現像液を用いて現像処理を行ない、これ
によって、図５（ｃ）に示すように、孔径５０μｍのイ
ンナー側ビアホール２５を、半導体チップ３７の電極に
対応する位置に形成した。その後、これを３００℃で３
０分間加熱することによって硬化（イミド化）させ、こ
れによって、図５（ｄ）に示すように、厚さ１０μｍの
感光性ポリイミドからなるインナー側絶縁体層２３を形
成した。
【００５４】次に、図１（ｇ）に示すように、インナー
側ビアホール２５にフラット状のインナー側電極２７を
金めっきにより形成した後に、ロールラミネータを用い
て、保護フィルム（弱粘着タイプであって、耐酸性およ
び耐アルカリ性を有するもの）によりインナー側電極２
７を覆い、塩化第二鉄を含むエッチング液によって、図
１（ｈ）に示すように、支持板３２を全て除去し、さら
に、アウター側絶縁体層２２に露出する下地２９、すな
わち、銅皮膜およびクロム皮膜を、それぞれ、酸性エッ
チング液およびアルカリエッチング液によって除去する
ことにより、チップサイズパッケージ用のインターポー
ザー２０を得た。
【００５５】実施例２ 図４（ａ）に示す工程において、めっきレジスト３４
を、回路パターンの間隔３０が３５μｍとなるようなレ
ジストパターンで形成して、その回路パターン１９の間
隔３０が３５μｍとなる導電体層２１を形成した以外
は、実施例１と同様の方法によって、チップサイズパッ
ケージ用のインターポーザー２０を得た。
【００５６】比較例１ 実施例１と同様の方法によって、図１１（ａ）に示すよ
うに、支持板１４上に、アウター側ビアホール８が形成
されるアウター側絶縁体層４を形成した後、図１１
（ｂ）に示すように、アウター側絶縁体層４の上面の全
面と、アウター側ビアホール８内の壁面および底面と
に、スパッタ蒸着法によって、厚さ約３００Åのクロム
皮膜と、そのクロム皮膜上に厚さ約１０００Åの銅皮膜
とを、金属薄膜１５として形成した。次いで、図１１
（ｃ）に示すように、厚さ１５μｍのドライフィルムか
らなるめっきレジスト１６を、回路パターンの間隔が２
５μｍとなるようなレジストパターンで形成した後、図
１１（ｄ）に示すように、支持板１４を陰極として、電
解めっき法によって、アウター側ビアホール８内に銅を
析出させて導電通路９を形成するとともに、その導電通
路９上およびアウター側絶縁体層４上に銅を析出させ
て、所定の回路パターン５の導電体層６を形成した。な
お、この導電体層６の厚みは、めっきレジスト１６の厚
みと同様１５μｍであった。その後、図１１（ｅ）に示
すように、アルカリエッチング液によって、めっきレジ
スト１６を除去し、次いで、導電体層６が形成されてい
ない金属薄膜１５、すなわち、銅皮膜およびクロム皮膜
を、それぞれ、酸性エッチング液およびアルカリエッチ
ング液によって除去した後、実施例１と同様の方法によ
って、インナー側絶縁体層７およびインナー側電極１２
を形成することによって、インターポーザー３を得た。
【００５７】比較例２ 金属薄膜１５を形成せずに、支持板１４を陰極として、
電解めっき法によって、アウター側ビアホール８内に銅
を析出させて導電通路９を形成するとともに、その導電
通路９上およびアウター側絶縁体層４上に銅を析出させ
て、所定の回路パターン５の導電体層６を形成したこと
以外は、比較例１と同様の方法によって、インターポー
ザー３を得た。なお、この方法では、金属薄膜１５を形
成していないため、導電体層６の形成後に金属薄膜１５
を除去する工程はない。
【００５８】評価 実施例１、２および比較例１、２のインターポーザー
を、以下の条件によって半導体チップに熱融着させた。
【００５９】温度：３２５℃ 圧力：２０ｋｇ／ｃｍ2 時間：１０秒 次いで、実施例１、２および比較例１、２のインターポ
ーザーの半導体チップに対する接着性を評価した。その
結果を表１に示す。
【００６０】なお、この接着性は、以下のように評価し
た。
【００６１】接着性評価： １）各サンプルを、３０℃、湿度７０％の環境条件下で
１６８時間吸湿させた後、２４０℃のＩＲリフロー炉に
投入して、インターポーザの膨れの有無を目視評価し
た。 ２）吸湿前の各サンプルにつき、１８０°ピール強度を
測定した。
【００６２】
【表１】
【００６３】表１から明らかなように、実施例１、２
は、比較例１、２に比べて、インターポーザー２０と半
導体チップ３７との接着性が良好であることがわかる。
また、回路パターン１９の間隔３０が２５μｍである実
施例１は、回路パターン１９の間隔３０が３５μｍであ
る実施例２よりも、接着性が良好であることがわかる。
【００６４】なお、比較例１が実施例１、２と比べて、
接着性が劣っているのは、上記したように、アウター側
ビアホール８の底面とアウター側絶縁体層４の上面と
が、いずれも金属薄膜１５を介して陰極としての支持板
１４と通電状態にあるため、アウター側ビアホール８の
底面から析出する金属と、アウター側絶縁体層１４の上
面から析出する金属とが、ほぼ同じように成長し、その
結果、めっきが終了した時点で、導電通路９と接してい
る導電体層６の部分がへこんでしまい、その上に形成さ
れるインナー側絶縁体層７が、その導電体層６のへこみ
に対応してへこんでしまうためと考えられる。
【００６５】また、比較例２が比較例１と比べて、接着
性が劣っているのは、アウター側ビアホール８の底面
は、陰極としての支持板１４に接して通電状態にある
が、一方、アウター側絶縁体層４の上面と陰極としての
支持板１４とは通電状態にはなく、アウター側ビアホー
ル８の底面から析出する金属は、導電通路９を形成した
後も、順調に析出して導電体層６を形成することができ
るが、一方、アウター側絶縁体層４の上面に形成される
導電体層６は、導電通路９を形成した後に析出する金属
が流れ込むようにして形成されるため、その結果、めっ
きが終了した時点で、例えば、図１２で示すように、導
電通路９と接していない導電体層６の部分が周状にへこ
んでしまい、その上に形成されるインナー側絶縁体層７
が、その導電体層６のへこみに対応してへこんでしまう
ためと考えられる。
【００６６】
【発明の効果】以上述べたように、本発明の回路基板の
製造方法によれば、凹凸のないほぼ平らな導電体層上
に、第２絶縁体層が形成されているので、第２絶縁体層
が、その導電体層の凹凸に対応してへこみを生じてしま
うようなことがなく、その第２絶縁体層の表面に凹凸が
生じることを有効に防止することができる。そのため、
第２絶縁体層を隙間なく良好に接合することができ、信
頼性を向上させることができる。なお、絶縁体層が、接
着性を有している場合には、そのまま均一に圧をかかけ
ることによって、密着性よく接合することができる。そ
のため、より一層信頼性を向上させることができる。さ
らに、導電体層の形成において、導電体層の回路パター
ンの間隔を、３０μｍ以下とした場合には、第２絶縁体
層がその回路パターンの間でへこんでその表面に凹凸を
生じるようなことも少なくできるため、より一層、第２
絶縁体層の表面を平滑にすることができ、より一層、良
好な接合を確保して、信頼性を向上させることができ
る。
【００６７】そして、このような製造方法によって製造
される回路基板は、例えば、半導体チップと接合される
チップサイズパッケージ用インターポーザーとして有効
に使用することができる。
【図面の簡単な説明】
【図１】本発明の回路基板の製造方法の一実施形態を示
す工程図であって、（ａ）は、支持板上にアウター側ビ
アホールが形成されるアウター側絶縁体層を形成する工
程を示す断面図、（ｂ）は、アウター側ビアホール内
に、アウター側絶縁体層の上面と実質的に同じ高さとな
るまでめっきによって金属を析出させて，導電通路を形
成する工程を示す断面図、（ｃ）は、導電通路の上面を
含むアウター側絶縁体層の上面の全面に、金属薄膜を形
成する工程を示す断面図、（ｄ）は、金属薄膜上に、所
定の回路パターンに形成される導電体層をめっきによっ
て形成する工程を示す断面図、（ｅ）は、導電体層が形
成されていない金属薄膜を除去する工程を示す断面図、
（ｆ）は、導電体層上に、インナー側ビアホールが形成
されるインナー側絶縁体層を形成する工程を示す断面
図、（ｇ）は、インナー側ビアホールにインナー側電極
を形成する工程を示す断面図、（ｈ）は、支持板を除去
する工程を示す断面図である。
【図２】図１（ａ）において、支持板上にアウター側ビ
アホールが形成されるアウター側絶縁体層を形成するた
めの工程図であって、（ａ）は、支持板にアウター側ポ
リアミック酸樹脂層を形成する工程を示す断面図、
（ｂ）は、アウター側ポリアミック酸樹脂層をフォトマ
スクを介して露光させる工程を示す断面図、（ｃ）は、
現像処理によってアウター側ポリアミック酸樹脂層にア
ウター側ビアホールを形成する工程を示す断面図、
（ｄ）は、アウター側ポリアミック酸樹脂層を硬化させ
ることによって感光性ポリイミドからなるアウター側絶
縁体層を形成する工程を示す断面図である。
【図３】図１（ａ）において、支持板上にアウター側ビ
アホールが形成されるアウター側絶縁体層を形成するた
めの、他の手順を示す工程図であって、（ａ）は、支持
板上にアウター側絶縁体層を形成する工程を示す断面
図、（ｂ）は、形成されたアウター側絶縁体層を穿孔す
ることによりアウター側ビアホールを形成する工程を示
す断面図である。
【図４】図１（ｄ）において、金属薄膜上に、所定の回
路パターンに形成される導電体層をめっきによって形成
するための工程図であって、（ａ）は、金属薄膜上にめ
っきレジストを形成する工程を示す断面図、（ｂ）は、
金属薄膜上に導電体層を形成する工程を示す断面図、
（ｃ）は、めっきレジストを除去する工程を示す断面図
である。
【図５】図１（ｆ）において、導電体層上に、インナー
側ビアホールが形成されるインナー側絶縁体層を形成す
るための工程図であって、（ａ）は、導電体層上にイン
ナー側ポリアミック酸樹脂層を形成する工程を示す断面
図、（ｂ）は、インナー側ポリアミック酸樹脂層をフォ
トマスクを介して露光させる工程を示す断面図、（ｃ）
は、現像処理によってインナー側ポリアミック酸樹脂層
にインナー側ビアホールを形成する工程を示す断面図、
（ｄ）は、インナー側ポリアミック酸樹脂層を硬化させ
ることによって感光性ポリイミドからなるインナー側絶
縁体層を形成する工程を示す断面図である。
【図６】図１（ｆ）において、導電体層上に，インナー
側ビアホールが形成されるインナー側絶縁体層を形成す
るための、他の手順を示す工程図であって、（ａ）は、
導電体層上にインナー側絶縁体層を形成する工程を示す
断面図、（ｂ）は、形成されたインナー側絶縁体層を穿
孔することによりインナー側ビアホールを形成する工程
を示す断面図である。
【図７】本発明の回路基板の一実施形態としてのチップ
サイズパッケージ用インターポーザーを示す断面図であ
る。
【図８】図７に示すインターポーザーの要部拡大断面図
である。
【図９】一般的な説明に使用するためのチップサイズパ
ッケージ用インターポーザーを示す断面図である。
【図１０】図９に示すインターポーザーの、導電体層お
よび導電通路をめっきによって連続して形成した形態を
示す要部拡大断面図である。
【図１１】図９に示すインターポーザーにおいて、めっ
きによって導電体層および導電通路を形成するための工
程図であって、（ａ）は、支持板上にアウター側ビアホ
ールが形成されるアウター側絶縁体層を形成する工程を
示す断面図、（ｂ）は、アウター側絶縁体層の上面の全
面と、アウター側ビアホール内の壁面および底面とに、
金属薄膜を形成する工程を示す断面図、（ｃ）は、金属
薄膜上にめっきレジストを形成する工程を示す断面図、
（ｄ）は、金属薄膜上に導電通路および導電体層を形成
する工程を示す断面図、（ｅ）は、めっきレジストその
めっきレジストが形成されていた部分の金属薄膜を除去
する工程を示す断面図である。
【図１２】比較例２のインターポーザーの製造途中を示
す要部拡大断面図である。
【符号の説明】
１９ 回路パターン ２０ インターポーザー ２１ 導電体層 ２２ アウター側絶縁体層 ２３ インナー側絶縁体層 ２４ アウター側ビアホール ２５ インナー側ビアホール ２９ 金属薄膜 ３１ 導電通路 ３２ 支持板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 弘文 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 谷川 聡 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5E346 AA43 CC08 DD24 FF14 GG15 GG17 GG18 GG22 HH31

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 支持板上に、厚さ方向を貫通する第１孔
    が形成される第１絶縁体層を形成する工程、 前記第１孔内に、前記第１絶縁体層の上面と実質的に同
    じ高さとなるまでめっきによって金属を析出させて、導
    電通路を形成する工程、 前記導電通路上を含む前記第１絶縁体層上に、金属薄膜
    を形成する工程、 前記金属薄膜上に、所定の回路パターンに形成される導
    電体層をめっきによって形成する工程、 前記導電体層が形成されていない前記金属薄膜を除去す
    る工程、 前記導電体層上に、第２絶縁体層を形成する工程、およ
    び前記支持板を除去する工程を含んでいることを特徴と
    する、回路基板の製造方法。
  2. 【請求項２】 前記支持板が、電解めっきの陰極となり
    得る材料により形成されていることを特徴とする、請求
    項１に記載の回路基板の製造方法。
  3. 【請求項３】 前記第２絶縁体層が、接着性を有してい
    ることを特徴とする、請求項１または２に記載の回路基
    板の製造方法。
  4. 【請求項４】 前記金属薄膜上に、所定の回路パターン
    に形成される導電体層をめっきによって形成する工程に
    おいて、 前記導電体層の回路パターンの間隔を、３０μｍ以下と
    して形成することを特徴とする、請求項１〜３のいずれ
    かに記載の回路基板の製造方法。
  5. 【請求項５】 請求項１〜４のいずれかの方法により製
    造されることを特徴とする、回路基板。
  6. 【請求項６】 チップサイズパッケージ用インターポー
    ザーとして使用される、請求項５に記載の回路基板。
JP20406699A 1999-07-19 1999-07-19 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー Expired - Fee Related JP3949849B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20406699A JP3949849B2 (ja) 1999-07-19 1999-07-19 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US09/619,502 US6662442B1 (en) 1999-07-19 2000-07-19 Process for manufacturing printed wiring board using metal plating techniques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20406699A JP3949849B2 (ja) 1999-07-19 1999-07-19 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー

Publications (2)

Publication Number Publication Date
JP2001036238A true JP2001036238A (ja) 2001-02-09
JP3949849B2 JP3949849B2 (ja) 2007-07-25

Family

ID=16484207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20406699A Expired - Fee Related JP3949849B2 (ja) 1999-07-19 1999-07-19 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー

Country Status (2)

Country Link
US (1) US6662442B1 (ja)
JP (1) JP3949849B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003047325A1 (fr) * 2001-11-26 2003-06-05 Sony Corporation Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7303978B2 (en) 2002-02-01 2007-12-04 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2008251702A (ja) * 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100956632B1 (ko) 2007-12-17 2010-05-11 주식회사 심텍 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법
JP2011114226A (ja) * 2009-11-27 2011-06-09 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
KR101251659B1 (ko) * 2006-09-20 2013-04-05 엘지이노텍 주식회사 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
KR101251660B1 (ko) * 2006-09-20 2013-04-05 엘지이노텍 주식회사 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
KR101360600B1 (ko) 2007-02-05 2014-02-10 엘지이노텍 주식회사 수동소자의 솔더링 실장을 위한 구조를 가지는인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및그의 제조방법
JP2017516308A (ja) * 2014-05-13 2017-06-15 クアルコム，インコーポレイテッド 基板および基板を形成する方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090059173A (ko) * 1998-09-17 2009-06-10 이비덴 가부시키가이샤 다층빌드업배선판
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
FR2812400B1 (fr) * 2000-07-28 2002-09-27 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test de circuits integres a microbilles, et dispositif de test utilisant la carte
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
US6867124B1 (en) * 2003-12-04 2005-03-15 Intel Corporation Integrated circuit packaging design and method
CN1791311B (zh) * 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP2007287906A (ja) * 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
WO2008024783A2 (en) * 2006-08-24 2008-02-28 The Regents Of The University Of California Lithographically patterned nanowire electrodeposition
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US20090035454A1 (en) * 2007-07-31 2009-02-05 Occam Portfolio Llc Assembly of Encapsulated Electronic Components to a Printed Circuit Board
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP5362569B2 (ja) * 2007-12-28 2013-12-11 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
US9049807B2 (en) 2008-06-24 2015-06-02 Intel Corporation Processes of making pad-less interconnect for electrical coreless substrate
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2010141266A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
KR20150074627A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 패키지 기판 및 그 제조 방법
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
CN104966709B (zh) * 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP7085328B2 (ja) * 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
US11134575B2 (en) * 2019-09-30 2021-09-28 Gentherm Gmbh Dual conductor laminated substrate
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching
CN112002684A (zh) * 2020-08-17 2020-11-27 北京蓝智芯科技中心(有限合伙) 基于重布线路层的空间转换基体及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
DE69331471T2 (de) * 1992-07-22 2002-06-20 Asahi Chemical Ind Photoempfindliche Polyimidvorlaüferzusammensetzung
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
JPH07186323A (ja) 1993-12-24 1995-07-25 Gunze Ltd 導電性フイルム
JPH10135598A (ja) 1996-10-30 1998-05-22 Nippon Mektron Ltd 可撓性回路基板の製造法
US6255039B1 (en) * 1997-04-16 2001-07-03 Isola Laminate Systems Corp. Fabrication of high density multilayer interconnect printed circuit boards

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003047325A1 (fr) * 2001-11-26 2003-06-05 Sony Corporation Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
US7303978B2 (en) 2002-02-01 2007-12-04 Nec Toppan Circuit Solutions, Inc. Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
US7435680B2 (en) 2004-12-01 2008-10-14 Shinko Electric Industries Co., Ltd. Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
KR101251660B1 (ko) * 2006-09-20 2013-04-05 엘지이노텍 주식회사 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
KR101251659B1 (ko) * 2006-09-20 2013-04-05 엘지이노텍 주식회사 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
KR101360600B1 (ko) 2007-02-05 2014-02-10 엘지이노텍 주식회사 수동소자의 솔더링 실장을 위한 구조를 가지는인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및그의 제조방법
JP2008251702A (ja) * 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100956632B1 (ko) 2007-12-17 2010-05-11 주식회사 심텍 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법
JP2011114226A (ja) * 2009-11-27 2011-06-09 Nitto Denko Corp 配線回路構造体およびそれを用いた半導体装置の製造方法
CN102130093A (zh) * 2009-11-27 2011-07-20 日东电工株式会社 布线电路结构体及使用该结构体的半导体装置的制造方法
CN102130093B (zh) * 2009-11-27 2016-01-20 日东电工株式会社 布线电路结构体及使用该结构体的半导体装置的制造方法
JP2017516308A (ja) * 2014-05-13 2017-06-15 クアルコム，インコーポレイテッド 基板および基板を形成する方法

Also Published As

Publication number Publication date
JP3949849B2 (ja) 2007-07-25
US6662442B1 (en) 2003-12-16

Similar Documents

Publication Publication Date Title
JP3949849B2 (ja) チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6904674B2 (en) Process for manufacturing a printed wiring board
JP2001267747A (ja) 多層回路基板の製造方法
JP5290455B2 (ja) 積層体の製造方法
US5374469A (en) Flexible printed substrate
JP4029517B2 (ja) 配線基板とその製造方法及び半導体装置
JP2000349198A (ja) チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP4448610B2 (ja) 回路基板の製造方法
JP2000100985A (ja) 半導体素子実装用基板およびその製造方法と用途
JP3339422B2 (ja) 配線基板及びその製造方法
JP3969902B2 (ja) チップサイズパッケージ用インターポーザーの製造方法
JPH06283866A (ja) 多層回路基板およびその製造方法
JP3178417B2 (ja) 半導体キャリアおよびその製造方法
JPH05152755A (ja) 多層基板およびその製造方法
JP3947639B2 (ja) チップサイズパッケージ用インターポーザー
JP3142951B2 (ja) 両面基板の製造方法
JP2002212419A (ja) 配線回路基板用樹脂組成物、配線回路基板用基材および配線回路基板
JP3248786B2 (ja) 回路基板構造、および回路基板の製造方法
JPH05267810A (ja) 両面基板およびその製造方法
JP2905331B2 (ja) 両面基板
JPH11154314A (ja) 磁気ヘッドサスペンション及びその製造方法
JP2000294933A (ja) 多層回路基板及びその製造方法
JP2003198122A (ja) 配線板の製造方法
JP3376930B2 (ja) 配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees