JP2017516308A - 基板および基板を形成する方法 - Google Patents

基板および基板を形成する方法 Download PDF

Info

Publication number
JP2017516308A
JP2017516308A JP2016567193A JP2016567193A JP2017516308A JP 2017516308 A JP2017516308 A JP 2017516308A JP 2016567193 A JP2016567193 A JP 2016567193A JP 2016567193 A JP2016567193 A JP 2016567193A JP 2017516308 A JP2017516308 A JP 2017516308A
Authority
JP
Japan
Prior art keywords
dielectric layer
photoactive
traces
forming
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016567193A
Other languages
English (en)
Other versions
JP6306743B2 (ja
JP2017516308A5 (ja
Inventor
ホウサム・ワフィク・ジョマ
オマー・ジェームズ・ブチール
クイウォン・カン
チン−クァン・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017516308A publication Critical patent/JP2017516308A/ja
Publication of JP2017516308A5 publication Critical patent/JP2017516308A5/ja
Application granted granted Critical
Publication of JP6306743B2 publication Critical patent/JP6306743B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

光活性誘電材料、埋込型トレース、２つの誘電体層を通って延在するパッドレススキップビア、およびコアレスパッケージを含む半導体基板の形成のための方法および装置が提供される。一実施形態における、銅層を有するコアを形成するステップと、光活性誘電体層によって銅層に積層するステップと、光活性誘電体層内に複数のトレースパターンを形成するステップと、複数のトレースを形成するために複数のトレースパターンをめっきするステップと、光活性誘電体層上に絶縁性誘電体層を形成するステップと、絶縁性誘電体層および光活性誘電体層を通るビアを形成するステップと、絶縁性誘電体層上に追加のルーティングパターンを形成するステップと、コアを除去するステップと、はんだマスクを施すステップとを行うための方法。

Description

本開示は、一般に、半導体に関し、より詳細には、限定はしないが、半導体パッケージ基板の形成のための方法に関する。
従来、半導体パッケージは、１つの選択肢として、細かいルーティングを可能にし、シリコンとマザーボードとの間の空間転換部として機能するように、中央のガラス強化のコア材料上への層ごとの積層を通して形成される。しかしながら、この手法は、特に、ダイが分割され、両ダイ間の極めて細かいルーティングが必要とされる場合には、十分なルーティング密度を与えられない場合がある。あるいは、半導体パッケージは、第１の層が埋め込まれるコアレスプロセスを通して形成することができ、このことは、シード層の除去の必要性を取り除くので、より細かいルーティングを提供する（補償の向上）。有機基板を介して形成されたこれら２つの手法は、一般に、シード層スパッタリング、薄い液体レジストを使用し、薄い銅ルーティング層を形成する「ファブ様（ｆａｂ−ｌｉｋｅ）」プロセスを利用する、シリコンインターポーザおよび有機インターポーザと競合しようとしている。これは極めて細かいルーティングを与えるが、コストおよびＣｕ厚さ、その結果の電気抵抗率が主な欠点である。したがって、本明細書で提供する改善された方法および装置を含む、従来の方法を改善する方法に対する長年にわたる産業界のニーズが存在する。
本教示を特徴付ける発明性がある特徴は、さらなる目的および利点とともに、詳細な説明および添付の図からより十分に理解される。図面の各々は例示および説明のみのために与えられ、本教示を限定しない。
以下は、本明細書で開示する装置および方法に関連する１つまたは複数の態様および／または実施形態に関する簡略化された概要を提示する。したがって、以下の概要は、すべての考えられる態様および／または実施形態に関する包括的な概説と見なすべきでなく、また、すべての考えられる態様および／もしくは実施形態に関する重要もしくは決定的な要素を識別するか、または任意の特定の態様および／もしくは実施形態に関連付けられる範囲を定めるものと見なすべきでない。したがって、以下の概要は、以下に提示される詳細な説明に先立って、本明細書で開示する装置および方法に関する１つまたは複数の態様および／または実施形態に関する特定の概念を簡略化された形で提示することが唯一の目的である。
本開示のいくつかの例示的な実施形態は、第１の誘電体層に埋め込まれた極めて細かいトレースを含む第１および第２の誘電体層と、第１および第２の両誘電体層間に延在するランディング／キャプチャパッドレスビアとを有するコアレス基板構造を形成するためのシステム、装置、および方法を対象とする。
本開示のいくつかの実施形態では、本システム、装置、および方法は、コアを形成するステップと、光活性（光画像形成可能（ｐｈｏｔｏｉｍａｇｅａｂｌｅ））誘電体層によってコアの上部に積層するステップと、光活性誘電体層内に複数のトレースパターンを形成するステップと、複数のトレースを形成するために複数のトレースパターンをめっきするステップと、光活性誘電体層上に絶縁性誘電体層を形成するステップと、絶縁性誘電体層および光活性誘電体層を通るビアを形成するステップと、絶縁性誘電体層上に追加のルーティングパターンを形成するステップと、コアを除去するステップと、はんだマスクを追加するステップとを含む。
本開示のいくつかの実施形態では、本システム、装置、および方法は、永続的光活性誘電体層および絶縁性誘電体層を有するコアレス基板と、永続的光活性誘電体層に埋め込まれた複数のトレースと、絶縁性誘電体層および永続的光画像形成可能誘電体層を通って延在する、導通させるための手段とを含む、半導体構造を含む。
本明細書で開示する装置および方法に関連する他の目的および利点は、添付の図面および詳細な説明に基づいて、当業者には明らかになるであろう。
添付の図面は、本教示の例を説明するために提示され、限定するためのものではない。添付の図面は、本開示の実施形態の説明を助けるために提示され、実施形態の限定ではなく、実施形態の例示のためにのみ提供される。
本開示の態様およびその付随する利点の多くは、以下の詳細な説明を参照することによって、本開示を限定するためではなく単に例示するために提示される添付の図面とともに検討されると、より良く理解されるようになるので、本開示の態様およびその付随する利点の多くに関するより完全な諒解が容易に得られるであろう。
本開示の一実施形態による例示的な基板のトップダウン図である。 図１Ａの例示的な基板の図示された切断線に沿った側面図である。 図１Ａの例示的な基板の図示された切断線に沿った側面図である。 テンポラリコアの積層およびめっきを示す本開示の一実施形態による例示的な方法および装置を示す図である。 スキップビア形成およびセミアディティブめっきプロセスを示す本開示の一実施形態による例示的な方法および装置を示す図である。 ＳＲ積層、露光、および現像を示す本開示の一実施形態による例示的な方法および装置を示す図である。 テンポラリコアの分離および銅エッチングを示す本開示の一実施形態による例示的な方法および装置を示す図である。
慣例に従って、図面に示される特徴は、一定の縮尺で描かれていない可能性がある。したがって、示された特徴の寸法は、明快にするために、任意に拡大または縮小されている可能性がある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての構成要素を示すとは限らない。さらに、同様の参照番号は、本明細書および図を通して同様の特徴を示す。
光活性（光画像形成可能）誘電体、パッドレススキップビア、および埋込型トレースを有するコアレス基板の形成のためのシステム、装置、および方法が与えられる。本明細書で開示する例示的な方法は、有利なことに、長年にわたる産業界のニーズおよびこれまでに同定されていない他のニーズに対処し、従来の方法の欠点を軽減する。たとえば、本明細書で開示する実施形態によって与えられる利点は、コスト節約の改善、より容易な製造、より低い高さプロファイル、従来のデバイスよりも小さいプロファイルを有するバンプパッド内のビアである。
本開示の例示的な実施形態に関する具体例を示すために、次の説明および関連の図面において様々な態様が開示される。代替実施形態は、本開示を読めば当業者に明らかとなり、本開示の範囲または趣旨から逸脱することなく構築され、実践され得る。加えて、本明細書で開示する態様および実施形態の関連する詳細を不明瞭にしないように、よく知られている要素は詳細には説明されず、または省略され得る。
「例示的な」という言葉は、「例、事例、または例示として役立つ」ことを意味するように本明細書において使用される。「例示的」として本明細書で説明するいかなる実施形態も、他の実施形態よりも好ましいまたは有利であると必ずしも解釈されるべきではない。同様に、「実施形態」という用語は、すべての実施形態が論じられる特徴、利点または動作モードを含むことを必要としない。本明細書において「一例では」、「例」、「１つの特徴では」、および／または「特徴」という用語を使用する場合、必ずしも同じ特徴および／または例を指すとは限らない。さらに、特定の特徴および／または構造は、１つもしくは複数の他の特徴および／または構造と組み合わせることができる。その上、本明細書で説明する装置の少なくとも一部分は、本明細書で説明する方法の少なくとも一部分を実行するように構成することができる。
本明細書で使用する用語は、特定の実施形態について説明することのみを目的とするものであり、本発明の実施形態を限定するものではない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形も含むものとする。本明細書で使用する場合、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことがさらに理解されよう。
「接続される」、「結合される」という用語、またはそれらのいかなる変形形態も、要素間の直接的または間接的な任意の接続または結合を意味し、仲介要素を介して互いに「接続」または「結合」される２つの要素間に仲介要素の存在を含むことができることに留意されたい。要素間の結合および／または接続は、物理的、論理的、またはそれらの組合せであってもよい。本明細書で使用する要素は、たとえば、１つまたは複数のワイヤ、ケーブル、および／またはプリントされた電気接続部を使用することによって、ならびに電磁エネルギーを使用することによって互いに「接続」または「結合」することができる。電磁エネルギーは、無線周波数領域、マイクロ波領域、および／または光学的（可視と不可視の両方の）領域の波長を有することができる。これらは、いくつかの非限定的かつ非網羅的な例である。
「信号」という用語は、データ信号、オーディオ信号、ビデオ信号、マルチメディア信号、アナログ信号、および／またはデジタル信号などの任意の信号を含むことができることを理解されたい。多種多様な技術および技法のうちのいずれかを使用して情報および信号を表すことができる。たとえば、本明細書で説明するデータ、命令、処理ステップ、コマンド、情報、信号、ビット、および／もしくはシンボルは、電圧、電流、電磁波、磁場および／または磁性粒子、光場および／もしくは光学粒子、またはそれらの任意の組合せによって表すことができる。
本明細書における「第１の」、「第２の」などの呼称を使用する要素のあらゆる参照は、これらの要素の数量および／または順序を限定するものではない。むしろ、これらの呼称は、２つ以上の要素、および／または要素の例を区別する都合のよい方法として使用されている。したがって、第１および第２の要素への参照は、２つの要素のみを使用することができること、または第１の要素が第２の要素に必ず先行しなければならないことを意味しない。また、別段に記載されていない限り、１組の要素は、１つまたは複数の要素を含むことができる。加えて、明細書または特許請求の範囲に使用される「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という形態の用語は、「ＡもしくはＢもしくはＣまたはこれらの要素の任意の組合せ」と解釈することができる。
本明細書では、特定の特徴について説明するために特定の用語が使用される。「モバイルデバイス」という用語は、限定はしないが、モバイルフォン、モバイル通信デバイス、ページャ、携帯情報端末、個人情報管理装置、モバイルハンドヘルドコンピュータ、ラップトップコンピュータ、ワイヤレスデバイス、ワイヤレスモデム、および／または通常個人によって持ち運ばれ、かつ／もしくは通信機能（たとえば、ワイヤレス、セルラー、赤外線、短距離無線など）を有する他のタイプの携帯型電子デバイスについて説明することができる。さらに、「ユーザ機器」（ＵＥ）、「モバイル端末」、「モバイルデバイス」、および「ワイヤレスデバイス」という用語は、互換性のある場合がある。
図１Ａは、パッドレスビアと埋込型トレースを有する光画像形成可能誘電体層とを有するコアレス基板を含む半導体パッケージの例示的な実施形態を示す。図１に示すように、半導体パッケージ１００は、基板１３０の上部に２つの活性ダイ１１０および１２０を含み得る。基板１３０は、複数の埋込型トレース１４０、ビアによって接続されたトレース１５０、ならびにパッドレススキップビア１６０および１７０を含み得る。ビアトレース１５０は、２つの活性ダイ１１０と１２０とを接続し得る。パッドレススキップビア１６０および１７０を介してビアトレース１５０を活性ダイ１１０および１２０に結合することによって、ビアトレース接続がなされ得る。
図１Ｂは、図１Ａに示す、指示された切断線に沿った、例示的な実施形態の断面図を示す。図１Ｂに示すように、半導体パッケージ１００は、第１の誘電体層１３１、第２の誘電体層１３２、パッドレススキップビア１６０、および第１の誘電体層１３１に埋め込まれた複数のトレース１４０を有する基板１３０を含み得る。図示された実施形態は、複数のビアおよび第２の誘電体層領域を含むが、これはオプションである。第１の誘電体層１３１は、液体または乾式フィルムとして施され得る光活性材料であり得る。第２の誘電体層１３２は、シリカベースのエポキシ材料などの、層１３１とは異なる組成物であり得る。パッドレススキップビア１６０は、本体１６１、上部分１６２、底部分１６３、およびカバーパッド１６４を含み得る。上部分１６２は、ランディングパッドまたはキャプチャパッドなしに形成され得る。底部分１６３は、カバーパッド１６４とともに形成され得る。
図１Ｂに示すように、埋込型トレース１４０は、信号ルーティングを容易にするために銅などの導電性材料から形成され得る。トレースは、誘電体層１３１内に極めて細かいパターニングで形成され得る。極めて細かいパターニングは、２μｍ／２μｍなどの、５μｍ／５μｍ未満の低いラインアンドスペーストレース寸法を可能にし得る。誘電体層１３１は、誘電体層１３２よりも小さい寸法であり得る。たとえば、誘電体層１３１は約５〜１０μｍの厚さであり得るが、誘電体層１３２は約１５μｍの厚さであり得る。パッドレススキップビア１６０は、底部分１６３よりも小さい上部分１６２を有し得る。たとえば、上部分１６２は３５μｍの直径で底部分１６３は４０μｍの直径である。ビア１６０に対するキャプチャパッドまたはランディングパッドの欠如は、追加のルーティングまたはトレースのために、より高いルーティング密度の誘電体層１３１を可能にし得る。
図１Ｃは、図１Ａに示す、指示された切断線に沿った、例示的な実施形態の断面図を示す。図１Ｃに示すように、半導体パッケージ１００は、第１のダイ１１０、第２のダイ１２０、第１の誘電体層１３１および第２の誘電体層１３２を有する基板１３０、パッドレススキップビア１６０および１７０、ならびにビアトレース１５０を含み得る。ビアトレースまたはルーティング１５０は、ビア１６０および１７０に接続する場合があり、ダイ１１０と１２０との間の接続を提供し得る。
図２Ａは、コアレス基板の形成のための方法の例示的な実施形態を示す。図２Ａでは、テンポラリコア２００は、第１の銅層２０２および第２の銅層２０４を有し得る。２つの銅層が示されるが、コア２００が１つの層のみを含む場合があり、これらの層が導電性金属などの他の材料から構成される場合があることを理解されたい。
次に、第１の誘電体層２１０が第１の銅層２０２に施され、第２の誘電体層２１２が第２の銅層２０４に施される。第１および第２の誘電体層２１０および２１２は、光活性液体または乾式光画像形成可能フィルムであり得る。第１および第２の誘電体層２１０および２１２は、約５〜１０μｍの厚さに積層またはキュアされる場合があり、トレースパターン２１４を含む場合がある。２つの層２１０および２１２が示されるが、１つの層のみが使用され得ることを理解されたい。トレースパターン２１４は、極めて細かく、２／２μｍなどの、５／５μｍ未満のラインスペース寸法を有し得る。層２１０および２１２は、ＵＶ光などの光に露光され、トレースパターン２１４内の一部分を除去するように現像され得る。
トレースパターン２１４内の材料が除去された後、コア２００は、トレースパターン２１４の空隙内に銅をめっきする銅めっきプロセスを受ける場合がある。図２Ａにおいてわかるように、めっきプロセスは、トレースパターン２１４の空隙の一部分のみに銅をめっきし得る。これにより、得られる銅トレース２１６は、感光層の厚さよりも小さい寸法を有することが可能になり得る。上述のように、めっき材料は、銅以外とすることができる。感光層２１０および２１２は、めっきプロセス後に残る場合があり、コア２００からストリッピングされる必要がない場合がある。ストリッピングプロセスを回避することにより、銅トレースは、銅シード層エッチングまたは銅粗面化ステップを考慮してトレース寸法（トレース幅）に関する追加の補償がなされる必要がないので、より容易にパターントレースに適合し得る。このことにより、ストリッピングプロセスおよびエッチングプロセスの間のトレースリフティングの問題が低減される。
次に、第３の誘電体層２２０が第１の誘電体層２１０に施され、第４の誘電体層２２２が第２の誘電体層２１２に施される。第３および第４の誘電体層２２０および２２２は、第１および第２の誘電体層２１０および２１２とは異なる組成物であり得る。層２２０および２２２の組成物は、シリカベースのエポキシ材料などの、非光活性材料であり得る。第３および第４の層２２０および２２２は、第１および第２の層２１０および２１２の厚さよりも大きい厚さに積層またはビルドアップされ得る。たとえば、第１および第２の層２１０および２１２は約５〜１０μｍである場合があり、第３および第４の層２２０および２２２は約１５μｍである場合がある。
図２Ｂは、コアレス基板の形成のための方法の例示的な実施形態を示す。図２Ｂに示すように、第３および第４の誘電体層２２０および２２２を施した後、第１のビア２３０および第２のビア２３２が形成され得る。第１および第２のビア２３０および２３２は、レーザードリリングまたはアブレーションなどの化学的プロセスまたは機械的プロセスによって形成され得る。第１および第２のビア２３０および２３２は、それぞれ、両誘電体層２１０および２２０ならびに両誘電体層２１２および２２２を通って延在し得る。第１および第２のビアは、第３および第４の層２２０および２２２の外側エッジまたは側面から第１および第２の銅層２０２および２０４まで延在し得る。これにより、ビア２３０および２３２をランディングパッドまたはキャプチャパッドなしに形成することが可能になり、このことが、より細かいか、または追加のルーティングおよびトレースのための水平スペースを節約する。次に、カバーパッド２４１を含む第１のパッドレススキップビア２４０およびカバーパッド２４３を含む第２のパッドレスビア２４２と底部トレース２４４とを形成するために、銅めっきプロセスを含むセミアディティブプロセス（ＳＡＰ）が適用される。
図３Ａおよび図３Ｂは、コアレス基板の形成のための方法の例示的な実施形態を示す。図３Ａでは、図２Ｂに示したプロセスが継続される。図３Ａに示すように、第３および第４の誘電体層２２０および２２２の上部に追加の誘電体層を追加することによって、追加のビアが形成され得る。次いで、これらの追加の誘電体層は、追加のビアおよびビアトレースを形成するために図２Ｂに示すプロセスを経る場合がある。追加のビアは、追加された誘電体層の外面から、以前形成されたビアのカバーパッドまでビアを拡張する化学的プロセスまたは機械的プロセスによって形成され得る。図３Ａに示すように、追加の誘電体層および関連のビアが所望されない場合、構造は、ビアトレース２４４とカバーパッド２４１および２４３の一部分とを被覆するＳＲ層２４５および２４６を積層し、露光し、現像するＳＲプロセスを受ける場合がある。図３Ｂに示すように、テンポラリコア２００ならびに銅層２０２および２０４が除去される。コア２００は、機械的プロセスによって分離される場合があり、銅層２０２および２０４は、分離後にエッチング除去され得る。
本発明の別の実施形態では、半導体構造は、永続的光活性誘電体層および絶縁性誘電体層を有するコアレス基板と、永続的光活性誘電体層に埋め込まれた複数のトレースと、絶縁性誘電体層および永続的光画像形成可能誘電体層を通って延在する、導通させるための手段とを含み得る。導通させるための手段は、１つまたは複数の隣接する層の平面を通る半導体構造内の層間で電気信号を導通させる（電気的接続を提供する）パスまたは道を提供する。導通させるための手段は、層間で電気信号を導通させるために１つの層内に開口部を設けるビア（垂直相互接続アクセス部）であり得る。導通させるための手段は、半導体構造を通してホールによって電気的に接続された半導体構造の様々な層上の対応する位置の２つのパッドから構成され得る。ホールは、電気めっき、伝導性材料によるホールのライニング、伝導性材料によるホールの充填、またはチューブもしくはリベットによって、導電性にされる場合がある。導通させるための手段は、スキップビア、マクロビア、スルーホールビア、スルーシリコンビア、ブラインドビア、またはベリードビアであり得る。導通させるための手段は、ホールを充填するバレルまたは導電性チューブ、バレルと非接続金属層との間のアンチパッドまたはクリアランスホールを含む場合があり、場合によっては、バレルの各端部を構成要素、平面、またはトレースに接続するパッドを含む場合がある。
上記の説明は銅に言及するが、銅の代わりに代替材料を使用することができることを理解されたい。代替材料は、エッチングに耐える機械的構造、またはエッチングに耐えるためにコーティングされ得る構造を含み得る。
本明細書で説明する方法の実施形態は、いくつかの用途および集積回路に使用することができる。たとえば、説明した実施形態は、適切な通信を保証するために両ダイ間のデュアルダイ（ダイ区分）高密度ルーティングに使用され得る。説明した実施形態は、シリコンインターポーザまたは有機インターポーザを使用せずに使用される場合があるが、製造コストを低減する場合がある。説明した実施形態は、高密度ルーティング用途のプロセッサ、メモリ、または電力管理デバイスのために使用される場合がある。さらなる用途は、当業者には直ちに明らかになるはずである。
本出願に記述されるか、例示されるか、または図示されたもののいずれも、任意の構成要素、ステップ、特徴、物体、利益、利点、または均等物が特許請求の範囲に記載されているかどうかにかかわらず、それらの構成要素、ステップ、特徴、物体、利益、利点、または均等物を公衆に献呈することを意図していない。
デバイスに関していくつかの態様について説明してきたが、これらの態様が対応する方法の説明も構成し、したがって、デバイスのブロックまたは構成要素が対応する方法ステップまたは方法ステップの特徴としても理解されるべきであることは言うまでもない。それと同様に、方法ステップに関してまたは方法ステップとして説明した態様は、対応するブロックまたは対応するデバイスの詳細もしくは特徴の説明も構成する。方法ステップのいくつかまたはすべては、たとえば、マイクロプロセッサ、プログラマブルコンピュータ、または電子回路などのハードウェア装置によって（またはハードウェア装置を使用して）実行することができる。いくつかの例示的な実施形態では、最も重要な方法ステップのうちのいくつかまたは複数は、そのような装置によって実行され得る。
上記で説明した例示的な実施形態は、本開示の原理の説明を構成しているにすぎない。本明細書で説明した構成および詳細の修正および変形が他の当業者に明らかになることは言うまでもない。したがって、本開示は、本説明に基づいて提示された具体的な詳細と、本明細書の例示的な実施形態の説明とによってではなく、添付の特許請求の範囲の保護範囲によってのみ限定されるものとする。
上記の発明を実施するための形態では、例示的な実施形態において、様々な特徴が互いにグループ化されることがわかる。本開示のこのやり方は、特許請求された例示的な実施形態が、それぞれの請求項に明示的に述べられたものよりも多い特徴を必要とするものとして理解されるべきでない。むしろ、発明性がある内容が、開示された個々の例示的な実施形態のすべての特徴よりも少なく存在し得るという現実がある。したがって、以下の特許請求の範囲は、これによって本説明に組み込まれたものと見なされるべきであり、各請求項はそれ自体、別々の例示的な実施形態として存在し得る。各請求項がそれ自体、別々の例示的な実施形態として存在し得るが、従属請求項は、特許請求の範囲内で１つまたは複数の請求項との具体的な組合せを参照することができる一方で、他の例示的な実施形態は、前記従属請求項の任意の他の従属請求項の主題との組合せ、または任意の特徴の他の従属請求項および独立請求項との組合せを包含するか、または含む場合もあることに留意されたい。そのような組合せは、具体的な組合せが意図されていないことを明示的に表現されなければ、本明細書で提案される。さらに、請求項の特徴は、前記請求項が独立請求項に直接従属していなくとも、任意の他の独立請求項に含まれる場合があることも意図される。
本説明または特許請求の範囲に開示された方法は、本方法のそれぞれのステップまたは動作を実行するための手段を含むデバイスによって実行され得ることにさらに留意されたい。
さらに、いくつかの例示的な実施形態では、個々のステップ／動作は、複数のサブステップに再分割されるか、または複数のサブステップを含むことができる。そのようなサブステップは、個々のステップの開示に含まれ、個々のステップの開示の一部分となり得る。
したがって、本開示の一実施形態は、位置推定のための方法を具現化するコンピュータ可読媒体を含むことができる。したがって、本開示は図示の例に限定されず、本明細書で説明する機能を実行するためのいかなる手段も、本開示の実施形態に含まれる。
上記開示は、本発明の実例実施形態を示したものであるが、添付の特許請求の範囲で定義されている本発明の範囲を逸脱することなく、本明細書において様々な変更および修正を加えることができることに留意されたい。本明細書で説明される本発明の実施形態による方法クレームの機能、ステップ、および／または動作は、任意の特定の順序で実行される必要はない。さらに、本発明の要素は、単数形において記載または特許請求されている場合があるが、単数形に限定することが明示的に述べられていない限り、複数形も考えられる。
１００ 半導体パッケージ
１１０ 活性ダイ、第１のダイ
１２０ 活性ダイ、第２のダイ
１３０ 基板
１３１ 第１の誘電体層
１３２ 第２の誘電体層
１４０ 埋込型トレース
１５０ ビアトレース
１６０ パッドレススキップビア
１６１ パッドレススキップビア本体
１６２ 上部分
１６３ 底部分
１６４ カバーパッド
１７０ パッドレススキップビア
２００ テンポラリコア
２０２ 第１の銅層
２０４ 第２の銅層
２１０ 第１の誘電体層
２１２ 第２の誘電体層
２１４ トレースパターン
２１６ 銅トレース
２２０ 第３の誘電体層
２２２ 第４の誘電体層
２３０ 第１のビア
２３２ 第２のビア
２４０ 第１のパッドレススキップビア
２４１ カバーパッド
２４２ 第２のパッドレスビア
２４３ カバーパッド
２４４ 底部トレース
２４５ ＳＲ層
２４６ ＳＲ層

Claims (30)

  1. 基板構造を製造するための方法であって、
    コア材料の銅層上に光活性誘電体層を積層するステップと、
    前記光活性誘電体層上に複数のトレースパターンを形成するステップと、
    複数のトレースを形成するために前記複数のトレースパターンをめっきするステップと、
    前記光活性誘電体層上に絶縁性誘電体層を形成するステップと、
    前記絶縁性誘電体層および前記光活性誘電体層を通るビアを形成するステップと、
    前記絶縁性誘電体層上に追加のルーティングパターンを形成するステップと、
    前記コア材料を除去するステップと、
    はんだマスクを施すステップと
    を含む、方法。
  2. 前記複数のトレースが、５μｍ／５μｍ未満のラインアンドスペース寸法を有する、請求項１に記載の方法。
  3. 前記複数のトレースが、２μｍ／２μｍのラインアンドスペース寸法を有する、請求項１に記載の方法。
  4. 前記ビアがスキップビアである、請求項１に記載の方法。
  5. 前記ビアがパッドレススキップビアである、請求項１に記載の方法。
  6. 前記光活性誘電体層が１０μｍ未満である、請求項１に記載の方法。
  7. 前記光活性誘電体層が約５μｍである、請求項１に記載の方法。
  8. 前記絶縁性誘電体層が約１５μｍである、請求項１に記載の方法。
  9. 前記絶縁性誘電体層が、前記光活性誘電体層とは異なる組成物である、請求項１に記載の方法。
  10. コア材料の銅層上に光活性誘電体層を積層するステップと、
    前記光活性誘電体層内に複数のトレースパターンを形成するステップと、
    複数のトレースを形成するために前記複数のトレースパターンをめっきするステップと、
    前記光活性誘電体層上に絶縁性誘電体層を形成するステップと、
    前記絶縁性誘電体層および前記光活性誘電体層を通るビアを形成するステップと、
    前記絶縁性誘電体層上に追加のルーティングパターンを形成するステップと、
    前記コア材料を除去するステップと、
    はんだマスクを施すステップと
    を含むプロセスによって用意される基板。
  11. 前記複数のトレースが、５μｍ／５μｍ未満のラインアンドスペース寸法を有する、請求項１０に記載のプロセスの製品。
  12. 前記複数のトレースが、２μｍ／２μｍのラインアンドスペース寸法を有する、請求項１０に記載のプロセスの製品。
  13. 前記ビアがスキップビアである、請求項１０に記載のプロセスの製品。
  14. 前記ビアがパッドレススキップビアである、請求項１０に記載のプロセスの製品。
  15. 前記光活性誘電体層が１０μｍ未満である、請求項１０に記載のプロセスの製品。
  16. 前記光活性誘電体層が約５μｍである、請求項１０に記載のプロセスの製品。
  17. 前記絶縁性誘電体層が約１５μｍである、請求項１０に記載のプロセスの製品。
  18. 前記絶縁性誘電体層が、前記光活性誘電体層とは異なる組成物である、請求項１０に記載のプロセスの製品。
  19. 永続的光活性誘電体層および絶縁性誘電体層を有するコアレス基板と、
    前記永続的光活性誘電体層に埋め込まれた複数のトレースと、
    前記絶縁性誘電体層および前記永続的光画像形成可能誘電体層を通って延在するビアと
    を含む、半導体構造。
  20. 前記複数のトレースが、５μｍ／５μｍ未満のラインアンドスペース寸法を有する、請求項１９に記載の半導体構造。
  21. 前記複数のトレースが、２μｍ／２μｍのラインアンドスペース寸法を有する、請求項１９に記載の半導体構造。
  22. 前記ビアがスキップビアである、請求項１９に記載の半導体構造。
  23. 前記ビアがパッドレススキップビアである、請求項１９に記載の半導体構造。
  24. 前記光活性誘電体層が１０μｍ未満である、請求項１９に記載の半導体構造。
  25. 前記光活性誘電体層が約５μｍである、請求項１９に記載の半導体構造。
  26. 前記絶縁性誘電体層が約１５μｍである、請求項１９に記載の半導体構造。
  27. 前記絶縁性誘電体層が、前記光活性誘電体層とは異なる組成物である、請求項１９に記載の半導体構造。
  28. 永続的光活性誘電体層および絶縁性誘電体層を有するコアレス基板と、
    前記永続的光活性誘電体層に埋め込まれた複数のトレースと、
    前記絶縁性誘電体層および前記永続的光画像形成可能誘電体層を通って延在する、導通させるための手段と
    を含む、半導体構造。
  29. 前記複数のトレースが、５μｍ／５μｍ未満のラインアンドスペース寸法を有する、請求項２８に記載の半導体構造。
  30. 前記複数のトレースが、２μｍ／２μｍのラインアンドスペース寸法を有する、請求項２８に記載の半導体構造。
JP2016567193A 2014-05-13 2015-04-27 基板および基板を形成する方法 Expired - Fee Related JP6306743B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/276,763 US9679841B2 (en) 2014-05-13 2014-05-13 Substrate and method of forming the same
US14/276,763 2014-05-13
PCT/US2015/027806 WO2015175197A1 (en) 2014-05-13 2015-04-27 Substrate and method of forming the same

Publications (3)

Publication Number Publication Date
JP2017516308A true JP2017516308A (ja) 2017-06-15
JP2017516308A5 JP2017516308A5 (ja) 2017-09-14
JP6306743B2 JP6306743B2 (ja) 2018-04-04

Family

ID=53180818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567193A Expired - Fee Related JP6306743B2 (ja) 2014-05-13 2015-04-27 基板および基板を形成する方法

Country Status (5)

Country Link
US (1) US9679841B2 (ja)
EP (1) EP3143640B1 (ja)
JP (1) JP6306743B2 (ja)
CN (1) CN106463447B (ja)
WO (1) WO2015175197A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680942B (zh) * 2016-08-01 2019-10-11 欣兴电子股份有限公司 线路载板及其制作方法
US10340251B2 (en) 2017-04-26 2019-07-02 Nxp Usa, Inc. Method for making an electronic component package
US10157833B1 (en) * 2017-05-23 2018-12-18 Globalfoundries Inc. Via and skip via structures
US20180350630A1 (en) * 2017-06-01 2018-12-06 Qualcomm Incorporated Symmetric embedded trace substrate
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
US11116084B2 (en) 2017-09-27 2021-09-07 Intel Corporation Method, device and system for providing etched metallization structures
US11387187B2 (en) * 2018-06-28 2022-07-12 Intel Corporation Embedded very high density (VHD) layer
US10517167B1 (en) * 2018-10-19 2019-12-24 Eagle Technology, Llc Systems and methods for providing a high speed interconnect system with reduced crosstalk
US10615027B1 (en) 2018-10-25 2020-04-07 International Business Machines Corporation Stack viabar structures
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance
US11056850B2 (en) 2019-07-26 2021-07-06 Eagle Technology, Llc Systems and methods for providing a soldered interface on a printed circuit board having a blind feature
US11602800B2 (en) 2019-10-10 2023-03-14 Eagle Technology, Llc Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
US11283204B1 (en) 2020-11-19 2022-03-22 Eagle Technology, Llc Systems and methods for providing a composite connector for high speed interconnect systems
US20230254980A1 (en) * 2022-02-07 2023-08-10 Eagle Technology, Llc Electronic device with multi-diameter female contacts and related methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036238A (ja) * 1999-07-19 2001-02-09 Nitto Denko Corp 回路基板の製造方法および回路基板
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP2007173775A (ja) * 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
US20100213601A1 (en) * 2009-02-20 2010-08-26 National Semiconductor Corporation Integrated circuit micro-module
JP2013214579A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014093330A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TW561803B (en) 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
US20080169124A1 (en) 2007-01-12 2008-07-17 Tonglong Zhang Padless via and method for making same
KR20100065691A (ko) 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
EP2399288B1 (en) * 2009-02-20 2018-08-15 National Semiconductor Corporation Integrated circuit micro-module
US8187920B2 (en) 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US20110272780A1 (en) 2010-05-05 2011-11-10 Peter Smeys Method and structure for improving the qualilty factor of rf inductors
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
US8648277B2 (en) 2011-03-31 2014-02-11 Electro Scientific Industries, Inc. Laser direct ablation with picosecond laser pulses at high pulse repetition frequencies
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036238A (ja) * 1999-07-19 2001-02-09 Nitto Denko Corp 回路基板の製造方法および回路基板
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP2007173775A (ja) * 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
US20100213601A1 (en) * 2009-02-20 2010-08-26 National Semiconductor Corporation Integrated circuit micro-module
JP2013214579A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014093330A (ja) * 2012-10-31 2014-05-19 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
US20150333004A1 (en) 2015-11-19
US9679841B2 (en) 2017-06-13
CN106463447B (zh) 2018-06-29
JP6306743B2 (ja) 2018-04-04
EP3143640A1 (en) 2017-03-22
EP3143640B1 (en) 2020-01-08
CN106463447A (zh) 2017-02-22
WO2015175197A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP6306743B2 (ja) 基板および基板を形成する方法
US9941054B2 (en) Integration of embedded thin film capacitors in package substrates
US10085341B2 (en) Direct chip attach using embedded traces
US9202803B2 (en) Laser cavity formation for embedded dies or components in substrate build-up layers
US11862552B2 (en) Methods of embedding magnetic structures in substrates
KR20150052152A (ko) 집적 수동 소자를 갖는 회로 보드
EP3130007B1 (en) Package substrate comprising surface interconnect and cavity comprising electroless fill
JP2017505540A (ja) 基板および基板を形成する方法
US20160183379A1 (en) Substrate comprising an embedded capacitor
US9466578B2 (en) Substrate comprising improved via pad placement in bump area
US9041207B2 (en) Method to increase I/O density and reduce layer counts in BBUL packages
KR20150070012A (ko) 내장형 컴포넌트를 구비한 집적회로 패키징 시스템 및 그 제조방법
US11289263B2 (en) Electronic substrates having embedded magnetic material using photo-imagable dielectric layers
KR102484173B1 (ko) 리세스를 갖는 인터포저를 포함하는 집적 회로 구조물
US10026691B2 (en) Package substrate having noncircular interconnects
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
US20160093567A1 (en) System, apparatus, and method of interconnection in a substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170807

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180308

R150 Certificate of patent or registration of utility model

Ref document number: 6306743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees