TWI536522B - 電路配線結構及使用該結構之半導體裝置之製造方法 - Google Patents

電路配線結構及使用該結構之半導體裝置之製造方法 Download PDF

Info

Publication number
TWI536522B
TWI536522B TW099140965A TW99140965A TWI536522B TW I536522 B TWI536522 B TW I536522B TW 099140965 A TW099140965 A TW 099140965A TW 99140965 A TW99140965 A TW 99140965A TW I536522 B TWI536522 B TW I536522B
Authority
TW
Taiwan
Prior art keywords
wiring circuit
circuit structure
layer
terminal portion
semiconductor element
Prior art date
Application number
TW099140965A
Other languages
English (en)
Other versions
TW201126675A (en
Inventor
小田高司
森田成紀
Original Assignee
日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工股份有限公司 filed Critical 日東電工股份有限公司
Publication of TW201126675A publication Critical patent/TW201126675A/zh
Application granted granted Critical
Publication of TWI536522B publication Critical patent/TWI536522B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

電路配線結構及使用該結構之半導體裝置之製造方法
本發明涉及用於與半導體元件接合而作成半導體裝置的佈線電路結構體，並且涉及使用了該佈線電路結構體的半導體裝置的製造方法。
對於使用了矽半導體的IC或使用了有機半導體的有機EL元件等的由各種半導體材料構成的半導體元件(以下，也僅稱為“元件”)來說，通常是通過在晶圓基板(wafer substrate)面矩陣狀地反復排列形成很多元件之後，利用切割分割為各元件即晶片(chip)而製造的。
以下，將在晶圓基板上形成有很多半導體元件的階段(切割前的階段)的晶圓基板稱為“半導體晶圓”。另外，將半導體晶圓中的半導體元件切割為各個晶片之後，僅將合格品的晶片再排列在與晶圓基板相同形狀的片材(sheet)上而得到的晶圓也包含在半導體晶圓中。
在半導體元件中，為了該元件的高功能化等，除了基本的元件結構之外，在半導體晶圓的階段，還設置各種佈線電路結構體(也能夠稱為佈線電路層)。作為這樣的佈線電路結構體，例如，列舉出再佈線層(Redistribution Layer)。
如第7圖所示，附加了佈線電路結構體100的元件200與僅電極201露出的原來的元件相比，成為具備容易與外部導體(外部電路等)連接的連接用導體101的一個半導體裝置。在該圖中，為了便於說明，將元件的電極201以誇張地從元件顯著突出的方式進行描繪，但是，實際上電極的突起量是微小的，另外，佈線電路結構體100的上表面由柔軟的黏接劑層等構成，所以，佈線電路結構體100與元件200貼緊。
作為在元件上設置佈線電路結構體的方法之一，公知有如下方法：在半導體晶圓的階段，在各個元件的電極上形成凸起，將另外形成的晶圓規模的佈線電路結構體重疊在其上，將佈線電路結構體的端子部壓接或者熔接地連接在各個元件的凸起上。
此處，作為在元件的電極上所形成的凸起，作為代表性的凸起列舉出柱形凸起(例如，JP2008-124077號公報)。對於柱形凸起來說，如第8圖(a)所示，使由凸起用金屬(主要為金)構成的導線300的前端301熔融成為球狀，如第8圖(b)所示，將其接合到元件的電極上，如第8圖(c)所示，在球狀的部分的附近切斷導線，使包含該球狀的部分的前端部分殘留在電極上，作為凸起310。
另外，所謂晶圓規模的佈線電路結構體，是指各個佈線電路結構體以與半導體晶圓中的各個元件在位置上相對應的方式集合為一體而成的結構體，是在大面積的一個絕緣性基板上在預定位置形成有很多佈線電路結構的結構。
第9(a)圖是表示在半導體元件200的各電極201上形成柱狀凸起310並且在其上連接佈線電路結構體100的端子部的情況下的狀況的圖。對於佈線電路結構體100來說，被描繪為在基底絕緣層101上形成有導體圖樣102並且在該導體圖樣上形成有端子部103的結構，但是，也有連導體圖樣進而端子部103也被黏接劑層覆蓋的情況。
在第9(a)圖所示的連接中，存在柱形凸起310的高度的偏差導致連接可靠性降低的危險。與此相對，例如，在特開2008-124077號公報中，經由導電膏進行連接，從而降低高度的偏差的影響。
但是，在第9(a)圖中，在佈線電路結構體100的端子部103的材料是焊料的情況下，當於相對方的柱形凸起310的高度存有偏差時，在各凸起和與其對應的端子部的壓接中無法施加均一的壓力，例如，在高度比其它凸起高(與其它凸起相比從電極面突出更大)的凸起和端子部的壓接中將作用過量的壓力。在這種情況下，如第9(b)圖所示，柱形凸起310較深地進入端子部103內部，該端子部103發生很大變形，與元件的電極(通常為鋁)201相接觸，由於該端子部的材料及焊料的接觸，故存有腐蝕電極的危險。
本發明的課題在於在佈線電路結構體上設置如下結構：將該佈線電路結構體連接到在電極上設置有凸起的半導體元件上時，能夠抑制元件側的凸起和該佈線電路結構體的端子部的過量壓縮。
本發明人等為了解決上述課題而進行了專心研究，結果發現，在佈線電路結構體的端子部的附近設置支柱體，且將其用於作為對元件的電極面和佈線電路結構體的端子部的上表面之間的距離下限進行限定的隔離物，從而能夠解決上述問題，完成本發明。本發明的主要構成如下：
(1)一種佈線電路結構體，用於與在電極上設置有凸起的半導體元件連接，其特徵在於，至少具有如下結構：在基底絕緣層上形成有導體層作為電路圖樣，在該導體層上形成有與半導體元件的凸起連接用的端子部，在基底絕緣層的上表面，在端子部的附近形成有支柱體，將從作為連接對象的半導體元件突出的凸起的突起高度設為B，將基底絕緣層的上表面作為基準面，將支柱體的高度設為H，將端子部的高度設為h，將端子部的層厚設為t，以如下方式決定支柱體的高度H：在將具有滿足t＜B的凸起的半導體元件作為連接對象的情況下，滿足B＜H＜h+B，在將具有滿足tB的凸起的半導體元件作為連接對象的情況下，滿足h＜H＜h+B；由此，在使該佈線電路結構體與半導體元件重疊並使端子部接觸到該元件的凸起進行加壓連接時，由於支柱體的存在，而抑制端子部因壓縮而到達元件電極。
(2)如上述(1)記載的佈線電路結構體，以如下方式決定支柱體的高度H：在將具有滿足t＜B且h＜B的凸起的半導體元件作為連接對象的情況下，滿足B＜H＜h+B，在將具有滿足tB且hB的凸起的半導體元件作為連接對象的情況下，滿足h＜H＜h+B。
(3)如上述(1)或(2)記載的佈線電路結構體，從作為連接對象的半導體元件突出的凸起的突起高度B是20μm至60μm。
(4)如上述(1)至(3)中任一項記載的佈線電路結構體，半導體元件處於在晶圓基板上形成有多個半導體元件結構的分割前的半導體晶圓的狀態，該佈線電路結構體是以能夠與所述半導體晶圓中的各個半導體元件連接的方式集合了所需數目的各個佈線電路結構體並且相鄰的佈線電路結構體彼此連結的集合體，各基底絕緣層連接在一起，成為一個基底絕緣層。
(5)如上述(1)至(4)中任一項記載的佈線電路結構體，支柱體由與基底絕緣層相同的材料形成。
(6)如上述(1)至(5)中任一項記載的佈線電路結構體，端子部的至少表層由焊料構成。
(7)如上述(1)至(6)中任一項記載的佈線電路結構體，進而，基底絕緣層可剝離地形成在金屬製支撐基板上。
(8)一種半導體裝置的製造方法，該半導體裝置具有積層在電極上設置有凸起的半導體元件和佈線電路結構體的結構，該製造方法的特徵在於，具有如下步驟：使用上述(1)至(7)的任意一項所述的佈線電路結構體，將該端子部連接到半導體元件的凸起。
(9)如上述(8)記載的製造方法，半導體元件處於在晶圓基板上形成有多個半導體元件結構的分割前的半導體晶圓的狀態，佈線電路結構體是以能夠與所述半導體晶圓中的各個半導體元件連接的方式集合了所需數目的各個佈線電路結構體並且相鄰的佈線電路結構體彼此連結的集合體，各佈線電路結構體中所包含的基底絕緣層連接在一起，成為一個基底絕緣層。
(10)如上述(9)所述的製造方法，進而，基底絕緣層可剝離地形成在金屬製支撐基板上，在將佈線電路結構體的端子部連接到半導體元件的凸起的步驟之後，具有將金屬製支撐基板從基底絕緣層上剝離的步驟。
在該佈線電路結構體中，其特徵是：如第1(a)圖所示，在基底絕緣層1的上表面設置有支柱體4。該支柱體4位於端子部3的附近。
對於該支柱體4的高度H來說，考慮到該佈線電路結構體的連接對象即元件200的全部的凸起310的突起高度的平均值即平均突起高度B而適當地設定。
由此，如第1(b)圖所示，即便將元件和佈線電路結構體重疊並加壓，由於該支柱體4起到隔離物的作用，故元件的電極和佈線電路結構體的端子部的過度壓縮也被該支柱體抑制，也抑制端子部的金屬材料接觸到元件的電極的情況。
該佈線電路結構體與半導體元件連接，作為再佈線層發揮功能。即，該佈線電路結構體是與半導體元件分開製作的再佈線層。
通過另外製造再佈線層，由此，能夠利用卷對卷(roll-to-roll)大量且容易地製造可包含很多佈線電路結構體的大面積的晶圓，所以，與在各個半導體晶圓上直接形成再佈線層的情況相比，具有製造成本更低這樣的優點。
另外，能夠只選擇合格品的佈線電路結構體連接到晶圓狀態的元件上，故不會浪費在不合格品的元件。
根據在該佈線電路結構體的基底絕緣層的下表面進一步可剝離地設置金屬製支撐基板的方式，金屬製支撐基板對佈線電路結構體提供適度的剛性。由此，在半導體元件(特別是半導體晶圓的階段的半導體元件)上積層該佈線電路結構體之前的操作性良好。
以下，根據具體例說明本發明的製造方法。另外，在本說明書中使用的“之上”、“上表面”、“下表面”等表示上下的詞語只不過是用於說明各層的位置關係的詞語，不限定佈線電路結構體或半導體裝置的實際的上下的姿勢。
如第1(a)圖所示，本發明的佈線電路結構體至少具有如下結構：在基底絕緣層1上形成有導體層2作為電路圖樣，在該導體層2上形成有端子部3。在基底絕緣層1上，在端子部3的附近形成有支柱體4。另外，如後所述，在該佈線電路結構體中，作為優選方式，設置有覆蓋導體層或端子部的黏接劑層，但在此省略圖示。
在連接對象即半導體元件200的電極201上形成有凸起310，該佈線電路結構體的端子部3作為用於與該凸起連接的端子發揮功能。
另外，如在背景技術的說明中對第7圖之敍述，在第1圖中，也以將元件的電極201的厚度誇大地從元件突出很多的方式進行描繪，但是，實際上電極的突起量微小，也可以將電極的表面和元件的表面視為處於同一平面。
此處，對於支柱體4來說，以如下方式決定高度是重要的。即，將從作為連接對象的半導體元件200突出的凸起310的突起高度設為B，將基底絕緣層1的上表面作為基準面，將支柱體4的高度設為H，將端子部3的高度設為h，將該端子部3的層厚(從導體層2的上表面開始的高度)設為t，以如下方式決定該支柱體的高度H：在將具有滿足t＜B的凸起的半導體元件作為連接對象的情況下，滿足B＜H＜h+B，此外，在將具有滿足tB的凸起的半導體元件作為連接對象的情況下，滿足h＜H＜h+B。
即，對該佈線電路結構體的端子部的厚度t的值和作為連接對象的元件的凸起的高度B的值進行比較時，將較大的一方的值作為支柱體的高度H的下限。
此處，支柱體的高度H、端子部的高度h、該端子部的層厚t都是設計值或者應該在製造中進行管理的平均值。
另外，凸起的突起高度B也是在作為連接對象的元件的全部的電極上分別形成的凸起的突起高度(以元件面為基準面的突起量)的平均值。
由於存有如上所述地決定高度的支柱體4，如第1(b)圖所示，使該佈線電路結構體與半導體元件200重疊並且使端子部3與該元件的凸起310接觸並加壓連接時，支柱體4作為隔離物而起作用，由此，抑制了凸起310和端子部3被過度地壓縮的情況，端子部的材料到達電極的情況也被抑制。
更詳細地說，對於支柱體的高度H來說，由上述式(B<H<h+B)及(h<H<h+B)可知，其上限始終根據[端子部的高度h+凸起的突起高度B]而決定，其下限根據凸起的突起高B或者端子部的厚度t來決定。
所以，根據市場上所流通的元件中的應該作為該佈線電路結構體的連接對象的元件的型號所固有的凸起的突起高度B，預先設計適當的端子部的層厚t和端子部的高度h，在此基礎上根據上述式(B<H<h+B)及(h<H<h+B)來決定支柱體的高度H，製造該佈線電路結構體，對於各種元件，選擇具有符合上述式的支柱體的佈線電路結構體來使用即可。
或者，對於特定的元件，也可以製造定有最佳化的t、h、H的各個元件專用的佈線電路結構體。
在成為連接對象的元件的凸起的突起高度B和端子部的厚度t的關係是t<B的情況下，另外在作為更優選地進行限定的條件是t<B且h<B的情況下，以B<H<h+B的方式決定支柱體的高度H。
在該情況下，由於將支柱體的高度H設定得比凸起的突起高度B高(即，因為t<h<B<H)，所以，支柱體成為隔離物，防止元件和該佈線電路結構體的過度貼緊，端子部不與相對方的電極相接觸。
相反，在成為連接對象的元件的凸起的突起高度B和端子部的厚度t的關係是tB的情況下，另外在作為更優選地進行限定的條件是tB且hB的情況下，以h<H<h+B的方式來決定支柱的高度H。
在該情況下，由於支柱體的高度H設定得比端子部的高度h高(即，因為Bt<h<H)，所以，在該情況下，支柱體依然成為隔離物，防止元件和該佈線電路結構體的過度貼緊，端子部不與相對方的電極相接觸。
另外，在t<B、tB的任一種情況下，支柱體的高度H的上限都由H<h+B決定，所以，不會有支柱體成為障礙，導致凸起和端子部不接觸的情形。
基底絕緣層的材料不特別限定，但是，列舉出例如聚醯亞胺樹脂、丙烯樹脂、聚醚腈樹脂、聚醚碸樹脂、環氧樹脂、聚對苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚氯乙烯樹脂等公知的合成樹脂、或這些樹脂與合成纖維布、玻璃布、玻璃無紡布以及TiO2、SiO2、ZrO2或礦物、黏土等的微粒子的複合後的樹脂等。
優選基底絕緣層具有更薄、更大的機械強度，更優選是具有更理想的電特性(絕緣特性等)的柔軟性的絕緣層，從這一點出發，對於該基底絕緣層的材料來說，列舉出聚醯亞胺樹脂、環氧樹脂、玻璃布複合環氧樹脂作為優選的材料。
優選基底絕緣層的厚度為3至50μm。
另外，由於基底絕緣層薄且柔軟，所以，如後述那樣，優選在基底絕緣層的下表面可隔離地設置用於改善該佈線電路結構體的操作性的金屬製支撐基板。
作為形成為電路圖樣的導體層的材料，列舉出選自例如銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢、釕等的單獨金屬、或者以這些為成分的合金(例如，焊料、鎳-錫、金-鈷等)。在這些之中，優選使用能夠進行電解電鍍或者無電解電鍍的金屬。從形成導體層的電路圖樣的容易性以及電特性優異這一點出發，舉出銅作為優選的材料。
導體層的厚度不特別限定，但是，優選為2至50μm左右，5至30μm是更優選的範圍。
端子部是形成在導體層上的一種接觸點或者連接用焊盤。
在本說明書中，雖就該端子部的材料是焊料時的問題進行記載，但是，對於端子部的材料來說，不僅是焊料，也可以是如銅、金、銀、銦、鎳等的接觸點材料，也可以是表層為焊料等的積層結構。
作為端子部的結構例，例如，列舉出在導體層上將上述材料形成為預定厚度的層的結構。根據需要，也可以設置黏接劑層以覆蓋該端子部，另外，也可以做成在該黏接劑層設置開口部並且端子部在該開口部內的底面露出的方式。
端子部的形成方法不特別限定，但是，列舉出印刷法或電鍍等作為優選的方法。
如第1(a)圖所示，對於將端子部3直接設置在導體層2的上表面的情況下的該端子部3的厚度t來說，當考慮通常的凸起的突起高度B時，優選為2μm至50μm左右，2至30μm是更優選的範圍。當端子部的厚度t比10μm薄時，將存有無法充分連接的情況，當比50μm厚時，端子部的厚度t的偏差變大，而存有損害與元件的凸起的連接可靠性的危險。
所以，在第1(a)圖的方式中，當考慮導體層2的厚度的上述範圍時，以基底絕緣層1的上表面為基準面時的端子部3的高度h(=導體層2的厚度+端子部3的厚度t)來說，h=4至100μm，在優選的範圍中，為h=7至60μm。
一般的半導體元件的凸起的突起高度B是20μm至60μm，特別是，廣泛有用的是30μm至50μm。
在決定支柱體的高度H的下限的情況下，在t<B時為B<H、此外在tB時為h<H即可。
第2圖是從上方觀察形成在基底絕緣層1上的導體層2、其上的端子部3、其附近的支柱體4的圖。
對於支柱體4的形狀來說，除了第2(a)圖那樣的圓柱狀之外，也可以是棱柱狀等，從上方觀察該支柱體時的外周形狀沒有限定。另外，不僅是對於一個端子部單一地設置一個支柱體，也可以使多個支柱體分散於端子部的周圍而設置，也可以沿端子部的周圍設置像牆一樣排列的支柱體。
另外，元件的電極在元件的面上彼此接近並以各種配置圖樣高密度地配置，所以，與其相對應的端子部3的排列也成為第2(b)圖所示的排成一列的排列、第2(c)圖所示的密集排成鋸齒狀的排列、進而更高密度地排成矩陣狀的排列(未圖示)等。
支柱體4可以對應於這些端子部3獨立地形成，也可以如第2(b)圖、第2(c)圖所示那樣，形成為將相鄰的支柱體彼此相互連接的方式。
支柱體的底面積取決於材料的彈性模量，但是，若是端子部3的底面積的30%至500%左右，則作為不容易壓縮變形的隔離物而理想地發揮功能。
形成支柱體的位置是對於端子部能夠作為隔離物發揮功能的程度的附近即可。
所謂“在端子部的附近形成支柱體”是指，使端子部和支柱體之間的距離(間隙的尺寸)為500μm以下、優選為100μm以下。端子部和支柱體之間的距離的下限可以是零，但是，鑑於支柱體形成時的位置精度，優選確保5μm以上的距離，更優選確保20μm以上的距離。
支柱體的材料沒有特別限定，但是，從對元件接觸加壓這一點來看，優選絕緣性材料，另外，優選以不對元件帶來侵蝕等的損傷、而且不會簡單地變形且能夠作為隔離物充分發揮作用的方式具有適度範圍的彈性模量(1至10GPa左右)的材料。
作為這樣的材料，作為基底絕緣層的材料而列舉出的上述樹脂材料被列舉為優選材料，特別是，當使基底絕緣層和支柱體為彼此相同的材料時，能夠降低因基底絕緣層和支柱體的界面上的這兩者的線膨脹係數之差引起的應力，而為優選的方式。從這一點來看，支柱體的優選材料為聚醯亞胺樹脂、環氧樹脂、玻璃布複合環氧樹脂。
作為在基底絕緣層上形成支柱體的方法，列舉出網板印刷(screen printing)或利用分配器進行的塗覆(coating)、利用使用了感光性材料的光刻(photolithography)法進行的形成方法。
如第3(a)圖所示，優選在基底絕緣層1的上表面設置用於進行該佈線電路結構體和半導體元件的黏接的黏接劑層5。在該情況下，如第3(a)圖所示，可以是導體層2、端子部3、支柱體4完全埋沒在黏接劑層5內的方式，也可以是支柱體的上部從該黏接劑層的上表面突出的方式(未圖示)，此外，可以是在覆蓋端子部或支柱體的黏接劑層的上表面設置開口並且端子部或支柱體在各開口的底部露出的方式、或端子部的上表面在黏接劑層的上表面露出的方式(未圖示)。
作為黏接劑層5的材料，不特別地限定，但是，列舉聚碸、聚醚碸、聚海因、聚醚醯亞胺、聚酯、聚醯亞胺矽氧烷、矽氧烷變性聚醯胺醯亞胺等熱塑性樹脂、環氧系樹脂、丙烯系樹脂、矽系樹脂、聚醯亞胺樹脂等作為優選的材料，也可以將它們混合使用。
作為環氧系樹脂，不特別限定，但是，列舉出與熱塑性樹脂或者橡膠或者彈性體等混合後的環氧樹脂、或矽混合物、納米粒子分散型環氧樹脂等。
作為丙烯系樹脂，不特別地限定，但是，列舉出例如環氧丙烯酸酯、聚氨酯丙烯酸酯、矽丙烯酸酯等。
將基底絕緣層1的上表面作為基準面的黏接劑層的厚度取決於端子部的高度h1、支柱體的高度H，但是，優選為4至120μm左右的厚度。
另外，在利用元件的電極和該佈線電路結構體的端子部的接合，使兩者以充分的機械強度進行一體化的情況下，也可以作成由無黏接性的公知的絕緣材料構成的絕緣層代替黏接劑層。
通過該佈線電路結構體內的導體層的連接結構(即，從端子部通過導體層達到其他的連接用端子的結構)不特別限定，但是，作為有用的基本結構，列舉出第3圖例示的方式的結構。
在第3(a)圖的例子中，在基底絕緣層1上的導體層(電路圖樣)2上設置有端子部3，在基底絕緣層1的下表面，用於與外部的電路等連接的外部連接用導體部6露出，這些端子部3和外部連接用導體部6通過導體層彼此連接。
在第3(a)圖的例子中，外部連接用導體部6是貫通基底絕緣層1的導通路徑的下端部，也可以是在該導通路徑的下端面形成有接觸點用的金屬保護膜的結構。
在第3(b)圖的例子中，外部連接用導體部6a是在基底絕緣層1的下表面露出的電路圖樣，通過導通路徑6b與導體層2連接。
另外，作為其它例子，根據元件的電極的功能，列舉出多個端子部彼此通過一個導體層連接到一個外部連接用導體部的結構、或多個端子部彼此通過一個導體層而相互連接但不與外部連接用導體部連接的結構等，該連接結構的圖樣也可以根據用途自由地變更、組合。
導體層可以如第3圖所示那樣是單層，也可以是第一絕緣體層覆蓋第一導體層並且在其上設置有第二導體層這樣的多層(多級)的結構。
對於第3(a)圖所示的用於外部連接用導體部6的導通路徑來說，圓柱狀為優選的形狀，其直徑為5至500μm，優選為5至300μm。
另外，在該導通路徑的下端面形成接觸點用的金屬保護膜的方法優選是電鍍法，作為該金屬保護膜的材料，列舉出銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢、釕等的單獨金屬、或者由它們的兩種以上構成的合金等。在這些之中，作為優選的材料，列舉出金、錫、鎳等，列舉出使導通路徑側的基礎層為Ni、使表層為Au的兩層結構等作為優選的金屬保護膜。
對於應該成為該佈線電路結構體的連接對象的半導體元件來說，例如，除了單一的發光元件這樣的單純的結構的半導體元件或將其集合而成的陣列、有機半導體元件、IC、集成了各種運算電路的處理器、記憶體(memory)、光感測器(photosensor)、圖像感測器(image sensor)等現有公知的元件之外，列舉出多晶片模組(multi-chip module)、MEMS(Micro Electro Mechanical Systems,微機電系統；在基板上集成機械要素部件、感測器、致動器、電子電路等的元件)等。
對於用於形成半導體元件的晶圓基板來說，除了矽等的半導體晶體基板外，也可以是絕緣性的晶體基板、玻璃基板、由有機化合物構成的基板等的用於半導體元件的所有基板。在這些基板之中，最廣泛應用的是矽晶體基板(矽晶圓(silicon wafer))。
對於在半導體元件的電極上設置的凸起來說，可以是用印刷法、電鍍法、蒸鍍法等製作的焊料凸起、銅凸起、金凸起等各種凸起。
對於該凸起的突起高B來說，如上所述，一般是20μm至60μm，特別是，廣泛有用的是30μm至50μm。
另外，在凸起之中，柱形凸起容易產生高度的偏差，例如，在中心尺寸為45μm的凸起中，具有±8μm左右的範圍內的偏差，所以，本發明的優點更顯著。柱形凸起的材料通常是金。
另外，在將該佈線電路結構體連接到半導體元件上時，優選不是對分割後的各個晶片而是對半導體晶圓連接晶圓尺寸的佈線電路結構體。
晶圓尺寸的佈線電路結構體是以能夠與半導體晶圓中的各個半導體元件連接的方式集合了所需數目的各個佈線電路結構體並且相鄰的佈線電路結構體彼此連結的集合體。對於這樣的晶圓尺寸的佈線電路結構體來說，能夠藉由在具有晶圓尺寸的大小的面積的一個基底絕緣層上形成與各個元件對應的佈線電路結構體(用於各個元件的導通路徑、端子部、支柱體等)而得到。
分割前的晶圓尺寸的佈線電路結構體中所包含的各個佈線電路結構體的排列圖樣與連接對象的半導體晶圓中的元件的排列圖樣對應即可，各個元件和各個佈線電路結構體能夠連接即可。
作為分割前的晶圓尺寸的佈線電路結構體整體的外周形狀，可以是與半導體晶圓相同或者與其對應的形狀、能夠包含多個半導體晶圓的更大面積的形狀(單一的片狀、由輥送出的帶狀等)、與各個半導體晶圓內的元件集合區域相同或者與其對應的形狀等。
適當加入用於對分割前的晶圓尺寸的佈線電路結構體與半導體晶圓進行定位的附加的結構或能夠使操作性良好的手段即可。
如第4(a)圖所示，優選在基底絕緣層1的下表面可剝離地積層金屬製支撐基板8。根據該方式，如在上述發明的效果的說明中所敍述的那樣，金屬製支撐基板8對佈線電路結構體提供適度的剛性，在半導體元件上積層該佈線電路結構體之前的操作性良好。
對於金屬製支撐基板的材料來說，不特別限定，但是，列舉出銅或以銅為主體的銅合金、鎳或以鎳為主體的鎳合金、以鎳和鐵為主要成分的合金、不銹鋼等作為優選的材料。
為了使與半導體晶圓的線膨脹係數的差縮變小，優選使用以鎳和鐵為主要成分的合金(例如，42合金)。
金屬製支撐基板的厚度取決於材料的剛性，但是，優選為10μm至200μm左右，更優選為20μm至80μm左右。
當金屬製支撐基板的厚度低於10μm時，在該金屬製支撐基板上容易產生折斷或折皺，捲繞製程(roll process)中的操作性降低。另外，當金屬製支撐基板的厚度超過200μm時，由於其剛性，捲繞直徑增大，捲繞製程中的操作變得困難，利用蝕刻進行的加工也變得困難。
為了更順暢地剝離金屬製支撐基板，如第4(a)圖所示，優選將剝離層7設置在兩者之間的結構。剝離層以容易從基底絕緣層剝離並且難以從金屬製支撐基板剝離的方式形成，優選該剝離層與金屬製支撐基板一體地從基底絕緣層剝離。
作為剝離層的材料，列舉出有機物(矽樹脂、聚醯亞胺等)、無機物(金屬、金屬氧化物、無機氧化物等)。作為上述無機物，例示出Ag、Ti、W、Ni、SiO2等。
當考慮佈線電路結構體的製造步驟或將該佈線電路結構體連接到半導體晶圓上時的高熱條件時，存在矽樹脂劣化的情況，所以，聚醯亞胺或上述無機物是更優選的材料。
在使剝離層為聚醯亞胺層的情況下，其厚度優選為0.1至10μm，為了防止佈線電路結構體的整體翹曲，優選為0.1至5μm。
在使剝離層為由上述無機物構成的層的情況下，其厚度優選為1至100nm，為了防止佈線電路結構體整體的翹曲，優先為1至50nm。
作為使剝離層為聚醯亞胺層的情況下的該層的形成方法，列舉出塗覆溶液的方法、利用電沈積法或CVD法堆積的方法、或者層壓另外形成的聚醯亞胺膜的方法等。另外，作為使剝離層為由金屬、金屬氧化物、無機氧化物等的無機物構成的層的情況下的該層的形成方法，列舉出電解電鍍法、真空蒸鍍法、濺射法等。
另外，如第4圖(b)所示，對於金屬製支撐基板8，在外部連接用導體部(導通路徑)6的位置設置開口(貫通孔)9，由此，能夠使外部連接用導體部的前端的金屬層6c從基底絕緣層1的下表面突起。
在可剝離地具有金屬製支撐基板的佈線電路結構體的實際製造中，如第5圖所示，首先準備金屬製支撐基板8，在其上可剝離地形成基底絕緣層1，在其上構築其它的主要部分，這是優選的製造順序。
此外，在金屬製支撐基板上依次形成佈線電路結構體的各層的方法中，也可以應用半添加法、或減成法(subtractive method)等的現有公知的電路基板或插入物(interposer)的製造技術。
另外，在利用半添加法在基底絕緣層上由良導體金屬形成導體層，或者在設置於基底絕緣層上的開口內填充良導體金屬而形成導通路徑的情況下，優選在應該成為導體層、導通路徑的部分的壁面預先利用濺射形成用於使這些良導體金屬良好地堆積的種膜(金屬薄膜)。
作為這樣的種膜(seed film)材料，使用例如銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢、釕等的單獨金屬或者由上述中的兩種以上構成的合金等。
以下，根據第5圖對在金屬製支撐基板上依次形成佈線電路結構體的各部分的製造方法進行說明。在該圖中，僅放大並示意性地示出一個端子部的附近，但是，實際的每1個元件的電極的數量為10個至400個，另外，在一個半導體晶圓中包含200個至1000個這樣的元件，所以，所製造的佈線電路結構體也與半導體晶圓的元件對應地形成在晶圓尺寸的金屬製支撐基板上。
在該佈線電路結構體的製造方法中，首先，如第5(a)圖所示，在金屬製支撐基板8上形成剝離層7。
接著，如第5(b)圖所示，在剝離層7上形成基底絕緣層1。在該基底絕緣層1上，在成為導通路徑的位置形成開口1a，該導通路徑是用於在以後步驟中所形成的外部連接用導體部的路徑。
接著，如第5(c)圖所示，在基底絕緣層1的上表面的預定位置形成支柱體4。該支柱體4的形成位置是在以後步驟中所形成的端子部的附近。
接著，如第5(d)圖所示，在形成於基底絕緣層1的開口1a內的底面(剝離層露出)，利用電鍍將金、鎳等的觸點用金屬形成為薄膜狀，作為外部連接用導體部6c。
接著，如第5(e)圖所示，利用導體層用的金屬填充開口1a內，作為導通路徑，另外，在基底絕緣層1的上表面形成導體層2作為電路圖樣。另外，在導體層2的上表面利用焊料形成端子部3。適當地進行用於在基底絕緣層的上表面或開口內理想地使金屬析出的基礎處理即可。
另外，在第5圖的說明中，先形成支柱體4之後，形成開口1a內的金屬薄6c、導體層2，但是，也可以形成導體層2之後形成支柱體4。
接著，如第5(f)圖所示，用黏接劑層5覆蓋基底絕緣層1的上表面整體，使導體層2、端子部3、支柱體4埋沒在黏接劑層內，得到本發明的佈線電路結構體。
在本發明的半導體裝置的製造方法中，使用本發明的佈線電路結構體，使其與在電極上設置有凸起(特別是柱形凸起)的半導體元件重疊，將端子部連接到元件的凸起，從而得到具有佈線電路結構的半導體裝置。該佈線電路結構體和半導體元件的連接本身可以使用公知技術。
在該製造方法的優選方式中，如第6圖所示，對半導體晶圓狀態的元件連接可剝離地具有金屬製支撐基板的佈線電路結構體之後，剝離金屬製支撐基板，分割成晶片而得到各個半導體裝置。
首先，如第6(a)圖所示，以元件的各柱形凸起310和該佈線電路結構體的各端子部3對置的方式，重疊並壓接半導體晶圓200和佈線電路結構體(帶金屬製支撐基板)，將柱形凸起和端子部連接。在該例中，兩者的接合只依賴於黏接劑層的黏接力，但是，施加熱或超聲波振動，也可以使柱形凸起和端子部熔接。
此時，假如即使作用於一部分柱形凸起上的壓力過量，支柱體將與半導體晶圓的表面接觸，作為防止過量壓縮的隔離物而起作用，而可抑制柱形凸起被過量按壓而破壞導致端子部的焊料接觸到鋁電極的情況。
接著，如第6(b)圖所示，將金屬製支撐基板8與剝離層7一體地剝離，得到設置有佈線電路結構的半導體晶圓，利用切割分割為各個晶片，得到半導體裝置。
(實施例)
在本實施例中，製作用於與半導體晶圓重疊地連接到各元件上的晶圓尺寸的佈線電路結構體(集合晶片尺寸的佈線電路結構體而成為晶圓尺寸的佈線電路結構體，以下，也稱為佈線電路結構體的集合體)，通過使端子部的厚度t發生各種變化，從而使該端子部的高度h發生變化，並且，通過使支柱體的高度H產生變化，從而觀察端子部和柱形凸起的連接狀態。
作為連接對象的半導體晶圓，準備元件的柱形凸起的突起高度B為20μm的晶圓和元件的柱形凸起的突起高度B為50μm的晶圓。
在佈線電路結構體的集合體中，在一個晶圓尺寸的金屬製支撐基板上形成由聚醯亞胺構成的剝離層，在其上形成基底絕緣層，在對應於半導體晶圓的各元件的位置，形成導體層(電路圖樣)、端子部、支柱體、黏接劑層，集合了與半導體晶圓中的元件相對應的數量的佈線電路結構體。
(在金屬製支撐基板上形成剝離層)
如第5(a)圖所示，準備材料為36合金、厚度為30μm的金屬製支撐基板作為金屬製支撐基板8，在其上利用濺射法在整個面形成厚度為100nm的鈦層作為剝離層7。
(基底絕緣層的形成)
如第5(b)圖所示，使用感光性聚醯胺酸(使3,4,3’,4’-聯苯四羧酸二酐和4,4’-二氨基二苯醚、對苯二胺反應而得到的，含有感光劑)，在剝離層7的上表面形成聚醯亞胺層，作為基底絕緣層1。另外，在應該形成後述的外部連接用導體部的位置，形成直徑為100μm的圓形的開口1a，使剝離層的上表面在該開口內的底面露出。
(支柱體的形成)
如第5(c)圖所示，使用與上述基底絕緣層的材料相同的感光性聚醯胺酸，利用光刻法形成支柱體。
對於支柱體來說，底面的形狀是一邊為100μm的正方形。
對於支柱體的高度H來說，如下述表1所示，對各個晶圓尺寸的佈線電路結構體，設為30μm、40μm、50μm、60μm。在包含在相同的一個集合體中的佈線電路結構體彼此之間，支柱體的高度(設計值)彼此相同。
其它部位的尺寸也同樣地，在相同的一個集合體中所包含的各個佈線電路結構體彼此之間，各部分的尺寸彼此相同。
另外，支柱體的位置為在與以後步驟中所形成的端子部3之間產生10μm的間隙的位置。
(外部連接用導體部、導體層、端子部的形成)
如第5(d)圖所示，在作為基底絕緣層1的開口部1a內的底面而露出的剝離層7的上表面，按金(厚度0.5μm)、鎳(厚度2μm)的順序利用電解電鍍形成外部連接用導體部用的表層6c。在該圖中，將表層6c描繪為一層。
如第5(e)圖所示，在基底絕緣層1的上表面，利用半添加法實施電解銅電鍍，利用銅充填開口1a內，作為導通路徑6，進而形成厚度為10μm的導體圖樣，作為導體層2。另外，在導體層上的端子部形成位置，利用電解電鍍形成焊料層，作為端子部3。從上方觀察端子部時的外形、尺寸是直徑為100μm的圓形。
對於作為端子部而形成的焊料層的厚度t來說，如下述表1所示，按各佈線電路結構體的集合體發生變化，設為10μm、20μm、30μm。對於從基底絕緣層上表面開始的端子部的高度h來說，在這些焊料層的厚度t上加上導體層2的厚度10μm，按每個佈線電路結構體的集合體成為20μm、30μm、40μm。
(黏接劑層的形成)
以完全覆蓋利用上述步驟形成在基底絕緣層上的各部分(支柱體、導體層、端子部)的方式，利用澆鑄(casting)法形成聚醯亞胺系黏接劑層5，得到佈線電路結構體。
該聚醯亞胺系黏接劑層的從基底絕緣層上表面開始的厚度為H+5μm。
(半導體晶圓的各元件的電極和凸起)
所準備的半導體晶圓中的元件的電極是一邊為80μm的正方形的鋁電極，在該電極上利用線徑25μm的接合線形成有最大外徑為60μm的金柱形凸起。
對於第一類型的半導體晶圓來說，金柱形凸起的突起高度B從元件面開始為20μm，對於第二類型半導體晶圓來說，金柱形凸起的突起高度B從元件面開始為50μm。
每一個元件的電極數量為40個，一個半導體晶圓中的元件數量為568個。
(半導體晶圓和佈線電路結構體的連接)
將半導體晶圓和佈線電路結構體壓接加熱進行連接，得到半導體裝置。
對於壓接條件來說，在真空度為3Pa、溫度為250℃的條件下，使每一個凸起的加壓力為10g。
在下述表1中示出各半導體晶圓、各佈線電路結構體的集合體的主要部分的尺寸和連接狀態。表中的數值的單位全部是μm。
如上述表1所示，在試樣1至5中使用第一類型的半導體晶圓，在試料6中，使用第二類型半導體晶圓。
在試樣1中，B=t=20(即，tB的凸起)，由於h=30、H=40、h+B=70，所以，滿足h<H<h+B。
在試樣2中，B=20、t=30(即，tB的凸起)，由於h=40、H=50、h+B=90，所以，滿足h<H<h+B。
在試樣3中，B=20、t=10(即，t<B的凸起)，由於h=20、H=30、h+B=50，所以，滿足B<H<h+B。
這樣，在以滿足本發明的條件的方式設置了支柱體的試樣中，無論在哪一個中，端子部的焊料都不與元件的電極接觸，並且，柱形凸起和端子部的連接良好。
在試樣4中，B=t=20(即，tB的凸起)，但是，由於h=30、H=60、h+B=50，所以，不滿足H<h+B。在該試樣中，支柱體的高度H過大，所以，不存有端子部的焊料與元件的電極接觸的連接，但是，在柱形凸起和端子部組成的配對中，存有彼此不能夠相接觸的配對。
在試樣5中，B=t=20(即，tB的凸起)，但是，由於h=30、H=30、h+B=50，所以，不滿足h<H。在該試樣中，支柱體的高度H過小，所以，存有支柱體沒有作為限制器而發揮功能的情況，柱形凸起和端子部組成的配對全部連接，但是，存有端子部的焊料接觸到元件電極的情況。
在試樣6中，B=50、t=20(即，t<B的凸起)，但是，由於h=30、H=30、h+B=80，所以，不滿足h<H。由於支柱體的高度H過低，所以，存有沒有作為限制器而發揮功能的情況，柱形凸起過量地進入端子部而存有凸起和端子的接觸不良。另外，不存有端子部的焊料接觸到元件的電極的情況。
從上述的結果可知，設置支柱體並且適當地選擇其高度，從而可使柱形凸起和端子部良好地連接。
根據本發明，即使形成在半導體元件的電極上的凸起存在高度偏差，也可抑制該佈線電路結構體的端子部的材料接觸到元件的電極的情況，而提高兩者的接觸可靠性。
本申請以在日本所申請的JP2009-270430為基礎，且將其內容全部包含在本說明書中。
1．．．基底絕緣層
2．．．導體層
3．．．端子部
4．．．支柱體
200．．．半導體元件
201．．．電極
310．．．凸起
第1圖是用於說明本發明的佈線電路結構體的結構的圖，第1(a)圖是示出該佈線電路結構體的結構的一例的剖面圖，第1(b)圖是示出將該佈線電路結構體連接到半導體元件上時的支柱體的作用的圖。
第2圖(a)至(c)是在本發明的佈線電路結構體中從上方觀察形成在基底絕緣層上的導體層、其上的端子部、其附近的支柱體的圖。
第3圖(a)及(b)是例示本發明的佈線電路結構體的內部的連接結構的剖面圖。
第4圖(a)及(b)是例示本發明的佈線電路結構體的優選方式的剖面圖。
第5圖(a)至(f)是示意地示出在金屬製支撐基板上依次形成佈線電路結構體的各部分的狀況的圖。
第6圖(a)及(b)是示出本發明的製造方法的優選方式的圖。
第7圖是示意地示出附加佈線電路結構體的半導體元件的狀況的剖面圖。
第8圖(a)至(c)是表示柱形凸起的形成步驟的圖，在第7圖中朝向圖的下方描繪形成有半導體元件的電極的面，在第8圖中朝向圖的上方描繪形成有電極的面。
第9圖(a)及(b)是說明在現有的半導體元件和佈線電路結構體的連接中所產生的電極和端子部的接觸的問題的剖面圖，在該圖中，與第7圖同樣地，朝向圖的下方描繪形成有半導體元件的電極的面。
1．．．基底絕緣層
2．．．導體層
3．．．端子部
4．．．支柱體
200．．．半導體元件
201．．．電極
310．．．凸起

Claims (10)

  1. 一種佈線電路結構體，用於與在電極上設置有柱形凸起的半導體元件連接，其特徵在於，至少具有如下結構：在基底絕緣層上形成有導體層作為電路圖樣，在該導體層上形成有與半導體元件的柱形凸起連接用的端子部，在基底絕緣層的上表面，在端子部的附近形成有支柱體，於基底絕緣層上，進一步設有用以進行該佈線電路結構體與半導體元件的黏接的黏接劑層，前述導體層、端子部與支柱體係埋入於該黏接劑層內，將從作為連接對象的半導體元件突出的柱形凸起的突起高度設為B，將基底絕緣層的上表面作為基準面，將支柱體的高度設為H，將端子部的高度設為h，將端子部的層厚設為t，以如下方式決定支柱體的高度H：在將具有滿足t<B的柱形凸起的半導體元件作為連接對象的情況下，滿足B<H<h+B，在將具有滿足tB的柱形凸起的半導體元件作為連接對象的情況下，滿足h<H<h+B；藉此，在使該佈線電路結構體與半導體元件重疊並使該元件之柱形凸起進入黏接劑層內，而接觸到埋入於該黏接劑層內之端子部，進一步進行加壓連接時，藉由埋入於前述黏接劑層內之支柱體的存在，而抑制端子部 因壓縮而到達元件電極。
  2. 如申請專利範圍第1項所述的佈線電路結構體，其特徵在於，以如下方式決定支柱體的高度H：在將具有滿足t<B且h<B的柱形凸起的半導體元件作為連接對象的情況下，滿足B<H<h+B，在將具有滿足tB且hB的柱形凸起的半導體元件作為連接對象的情況下，滿足h<H<h+B。
  3. 如申請專利範圍第1項所述的佈線電路結構體，其特徵在於，從作為連接對象的半導體元件突出的柱形凸起的突起高度B是20μm至60μm。
  4. 如申請專利範圍第1項所述的佈線電路結構體，其特徵在於，半導體元件處於在晶圓基板上形成有多個半導體元件結構的分割前的半導體晶圓的狀態，該佈線電路結構體是以能夠與所述半導體晶圓中的各個半導體元件連接的方式集合了所需數目的各個佈線電路結構體並且相鄰的佈線電路結構體彼此連結的集合體，各基底絕緣層連接在一起，成為一個基底絕緣層。
  5. 如申請專利範圍第1項所述的佈線電路結構體，其特徵在於，支柱體由與基底絕緣層相同的材料形成。
  6. 如申請專利範圍第1項所述的佈線電路結構體，其特徵在於，端子部的至少表層由焊料構成。
  7. 如申請專利範圍第1項所述的佈線電路結構體，其特徵在於，進而，基底絕緣層可剝離地形成在金屬製支撐基板上。
  8. 一種半導體裝置的製造方法，該半導體裝置具有積層了在電極上設置有柱形凸起的半導體元件和佈線電路結構體的結構，該製造方法的特徵在於，具有如下步驟：使用申請專利範圍第1項所述的佈線電路結構體，使半導體元件之柱形凸起進入該佈線電路結構體之黏接劑層內，在埋入於該黏接劑層內之端子部上連接半導體元件的柱形凸起。
  9. 如申請專利範圍第8項所述的半導體裝置的製造方法，其特徵在於，半導體元件處於在晶圓基板上形成有多個半導體元件結構的分割前的半導體晶圓的狀態，佈線電路結構體是以能夠與所述半導體晶圓中的各個半導體元件連接的方式集合了所需數目的各個佈線電路結構體並且相鄰的佈線電路結構體彼此連結的集合體，各佈線電路結構體中所包含的基底絕緣層連接在一起，成為一個基底絕緣層。
  10. 如申請專利範圍第9項所述的半導體裝置的製造方法， 其特徵在於，進而，基底絕緣層可剝離地形成在金屬製支撐基板上，在將佈線電路結構體的端子部連接到半導體元件的柱形凸起的步驟之後，具有將金屬製支撐基板從基底絕緣層上剝離的步驟。
TW099140965A 2009-11-27 2010-11-26 電路配線結構及使用該結構之半導體裝置之製造方法 TWI536522B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270430A JP5237242B2 (ja) 2009-11-27 2009-11-27 配線回路構造体およびそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201126675A TW201126675A (en) 2011-08-01
TWI536522B true TWI536522B (zh) 2016-06-01

Family

ID=44068238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099140965A TWI536522B (zh) 2009-11-27 2010-11-26 電路配線結構及使用該結構之半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US8247890B2 (zh)
JP (1) JP5237242B2 (zh)
CN (1) CN102130093B (zh)
TW (1) TWI536522B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337488B (zh) * 2013-06-05 2016-09-14 吉林华微斯帕克电气有限公司 一种引线框架
CN104465572B (zh) * 2013-09-12 2017-06-06 日月光半导体制造股份有限公司 封装结构
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
CN104952737B (zh) * 2015-06-30 2017-12-26 通富微电子股份有限公司 一种具有铝带或l脚或凸起的封装框架结构及生产方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
CN105702635B (zh) * 2016-03-07 2018-12-21 三星半导体(中国)研究开发有限公司 半导体封装件
US20180130731A1 (en) * 2016-11-04 2018-05-10 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
CN113517209A (zh) * 2020-04-10 2021-10-19 长鑫存储技术有限公司 半导体结构及其形成方法
CN111584368B (zh) * 2020-04-23 2022-12-30 中国科学院上海技术物理研究所 红外焦平面器件用高密度微细铟柱阵列顶端凹点成型方法
CN115332213A (zh) * 2021-05-11 2022-11-11 财团法人工业技术研究院 封装载板及其制作方法与芯片封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP2000077465A (ja) * 1998-08-27 2000-03-14 Toshiba Corp 電子ユニット
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
JP2007250825A (ja) * 2006-03-16 2007-09-27 Epson Imaging Devices Corp 基板の接続構造及びその製造方法
JP5305148B2 (ja) * 2006-04-24 2013-10-02 株式会社村田製作所 電子部品、それを用いた電子部品装置およびその製造方法
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4758869B2 (ja) 2006-11-08 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
US20090039490A1 (en) * 2007-08-08 2009-02-12 Powertech Technology Inc. Mounting assembly of semiconductor packages prevent soldering defects caused by substrate warpage

Also Published As

Publication number Publication date
US8247890B2 (en) 2012-08-21
JP2011114226A (ja) 2011-06-09
US20110127657A1 (en) 2011-06-02
CN102130093A (zh) 2011-07-20
JP5237242B2 (ja) 2013-07-17
CN102130093B (zh) 2016-01-20
TW201126675A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TWI536522B (zh) 電路配線結構及使用該結構之半導體裝置之製造方法
TWI512850B (zh) 半導體裝置之製造方法
US8183093B2 (en) Method of manufacturing a semiconductor device by lamination
KR101592044B1 (ko) 열 기계 플립 칩 다이 본딩
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
TWI509760B (zh) 用於半導體裝置之製造方法
KR100881476B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법
WO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
KR100622514B1 (ko) 회로 장치의 제조 방법
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
KR100658023B1 (ko) 회로 장치의 제조 방법
TW552691B (en) Method for making an electric circuit device
JP5135194B2 (ja) 半導体装置の製造方法
JP2009246174A (ja) 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器
KR20040030301A (ko) 회로 장치의 제조 방법
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
KR100884662B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
JP2012049481A (ja) インターポーザ、半導体パッケージ、インターポーザの製造方法及び半導体パッケージの製造方法
TW201408145A (zh) 配線基板及該製造方法以及半導體裝置
JP2010238996A (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees