TWI509760B - 用於半導體裝置之製造方法 - Google Patents

用於半導體裝置之製造方法 Download PDF

Info

Publication number
TWI509760B
TWI509760B TW098141396A TW98141396A TWI509760B TW I509760 B TWI509760 B TW I509760B TW 098141396 A TW098141396 A TW 098141396A TW 98141396 A TW98141396 A TW 98141396A TW I509760 B TWI509760 B TW I509760B
Authority
TW
Taiwan
Prior art keywords
layer
wiring circuit
circuit layer
metal
conductor part
Prior art date
Application number
TW098141396A
Other languages
English (en)
Other versions
TW201030913A (en
Inventor
Takashi Oda
Shigenori Morita
Naoko Yoshida
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201030913A publication Critical patent/TW201030913A/zh
Application granted granted Critical
Publication of TWI509760B publication Critical patent/TWI509760B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於半導體裝置之製造方法
本發明係關於一種製造一半導體裝置之方法，該半導體裝置包括一半導體元件及提供在該半導體元件上的一佈線電路層。
通常藉由在一晶圓基板上重複形成具有多個元件的一矩陣，接著藉由將該基板切成被稱為晶片的個別元件而生產組態有各種半導體材料的半導體元件(在下文中亦簡稱為「元件」)，諸如使用矽半導體的IC及使用有機半導體的有機EL元件。在以下描述中，具有形成於一晶圓基板上的一半導體元件之該晶圓基板(切塊前之狀態)亦被稱為「一半導體晶圓」。
除一基本元件結構外，在一晶圓狀態中之同時在一半導體元件內亦裝配各種佈線結構，以添加完善的功能及用於其他目的。此等佈線結構包含(例如)：一重分佈層；導電路徑(導通孔)，其允許元件側面及背面通過一晶圓基板而彼此電連通；及類似物。
如在JP-A-2000-243754中所揭示，例如，形成一鋁電極(包含於作為一半導體元件結構之一元件內的一電極墊)，此後在其上循序形成一絕緣層、一鍍銅層及類似物，藉此形成一重分佈層。
任何元件在具有一佈線結構且被分成晶片後充當一半導體裝置，相比於僅具有一暴露電極的原來元件，該元件具有促進連接至外部導體且安裝外部導體(外部電路及類似物)的一連接導體。
例如，藉由提供一重分佈層，可易於連接該元件之鋁電極及在用於安裝該元件之一外部電路上的導體，即使其等在大小及節距上彼此不同。
藉由提供沿該基板厚度之方向穿透該晶圓基板的導通孔而可在該晶圓基板之背面上形成連接端子。
通過研究添加至一半導體元件的此等佈線結構，本發明者發現在以下所示之兩個方面上存在進一步改良的空間，且將其等視為本發明之待解決問題。
第一方面關注與一重分佈層有關的製造成本。本發明者注意到，由於必須在各半導體晶圓上建置一重分佈層，所以用於直接在一半導體晶圓上形成一重分佈層之處理較為麻煩，使得存在降低製造成本的空間，雖然此已不被視為一問題。如果發現所形成之一重分佈層之品質不合格，且即使所獲得之半導體晶圓之整體品質合格，則處置該半導體晶圓亦不可避免，此增加製造成本，因為該重分佈層已整體形成於該半導體晶圓上。
第二方面關注在一導通孔形成於一半導體晶圓內時的品質，一單獨形成之插入器(經插入用於晶片安裝的一種佈線電路基板)連接至該半導體晶圓。因為通常藉由在一通孔內填充一導電膏而形成一導通孔，所以該導通孔之兩端可自該半導體晶圓之基板表面凸出，且該等凸出部分之高度可變動。如果一插入器被放置於具有此等凸出部分的一 元件與一外部導體之間同時連接該元件與該外部導體兩者，則凸出部分高度變動導致在該插入器與該半導體晶圓之間之界面內的一小間隙，該間隙轉而可導致某些元件之連接失敗，且降低該半導體裝置之可靠度。
本發明之待解決問題在於改良本發明者注意到的上述之兩個方面。本發明之一第一目的為提供一種製造方法，其能降低賦予半導體元件的重分佈層之製造成本。本發明之一第二目的為提供一種製造方法，其能生產一無間隙半導體裝置，即使在一導通孔之端部中之凸出部分高度存在變動。
本發明者廣泛研究以解決上述之問題，且發現藉由使一重分佈層形成為獨立於一半導體晶圓的一佈線電路層且藉由以使得一支撐層可被分離的一方式提供具有該支撐層的該佈線電路層而可同時解決上述之兩個問題。該等發明者基於此發現而進行進一步研究且已研製出本發明。
相應地，本發明具有以下特徵。
(1)一種用於製造一半導體裝置之方法，該半導體裝置具有其中一半導體元件及一佈線電路層被層積之一結構，該方法包括以下步驟：在一金屬支撐基板上形成一佈線電路層，該佈線電路層具有可連接至一半導體元件之一電極的一連接導體零件，形成該佈線電路層之方式使得可自該金屬支撐基板剝離該佈線電路層且該連接導體零件被暴露在該佈線電路層之上部表面上；在一晶圓狀態中之同時在該半導體元件上層積該佈線電路層，以連接該佈線電路層之該連接導體零件與該半導體元件之該電極；及在該連接後使該金屬支撐基板與該佈線電路層分離。
(2)如以上(1)之製造方法，其中在該金屬支撐基板與該佈線電路層之間存在一釋放層，藉此該佈線電路層可自該金屬支撐基板被剝離。
(3)如以上(2)之製造方法，其中該釋放層為以使得該釋放層可易於自該佈線電路層被剝離及分離且不易於自該金屬支撐基板被卸離的一方式形成之一層，藉此該釋放層可連同該金屬支撐基板一起自該佈線電路層被移除。
(4)如以上(2)之製造方法，其中該釋放層係由聚醯亞胺製成。
(5)如以上(2)之製造方法，其中該釋放層係由從金屬、金屬氧化物及無機氧化物中所選擇之一材料製成。
(6)如以上(1)之製造方法，其中該佈線電路層充當用於該半導體元件的一重分佈層。
(7)如以上(1)之製造方法，其中該佈線電路層具有：一絕緣層；一導電層，其被設置在該絕緣層內；一連接導體零件，其在該絕緣層之一表面上用於連接一半導體元件之一電極；及一外部連接導體零件，其在該絕緣層之另一表面上用於連接一外部導體，及其中該連接導體零件及該外部連接導體零件經由設置在該絕緣層內之該導電層而彼此連接。
(8)如以上(7)之製造方法，其中該佈線電路層之絕緣層為：由同一聚合物組成的一單一層；或一層積結構，其具有在該金屬支撐基板側上的一基礎絕緣層及用於黏著該半導體元件的一黏著層。
(9)如以上(1)之製造方法，其中為在一晶圓狀態中該半導體元件之基板的一晶圓基板具有沿該基板之厚度方向穿透該基板的一導通孔，且該半導體元件之該電極通過該導通孔而可連通至該晶圓基板之背面側，及其中該佈線電路層被層積在該晶圓基板之任一面上，且連接該導通孔之一端及該佈線電路層之該連接導體零件。
用在各圖式中之元件符號標示下列項目：1標示金屬支撐基板；2標示佈線電路層；21標示連接導體零件；22標示外部連接導體零件；5標示在一元件狀態中之半導體元件；4標示半導體裝置。
在下文中，藉由參考特定實例而描述本發明之製造方法。
如本文中所使用，指示向上或向下的術語(如「上面」及「下面」)僅用以解釋層之位置關係，而並非解釋為限制一佈線電路層或一半導體裝置之實際垂直位置。
圖1示意性展示如何通過本發明之製造方法中之各步驟形成一產品。為解釋而簡化佈線電路層中之繪示層結構及連接圖案，且以下將詳細地加以描述。
首先，如圖1(a)中所示，該製造方法包括一步驟，其中一佈線電路層2形成於一金屬支撐基板1上以使得該佈線電路層可自該金屬支撐基板1被剝離的一方式獲得一層積結構。該佈線電路層2具有可連接至一半導體元件3之一電極31的一連接導體零件21，該半導體元件3為連接之主體。該連接導體零件21以使得該連接導體零件可連接至該半導體元件3之該電極31的一方式被暴露在與該金屬支撐基板1上之表面相對的表面上。在實際製造步驟中，在其上暴露該連接導體零件21的該表面可進一步用一釋放襯裡覆蓋，可在該連接導體零件連接至該半導體元件前剝離該襯裡。
藉由通過此等獨立步驟製備佈線電路層，僅品質合格的佈線電路層可低成本大數量地連接至在一晶圓狀態中之元件。
在圖1(a)中，該連接導體零件21、該電極31及類似物被繪示為似乎比實際情況凸出更多，以便清晰地指示其等之凸出部分。在圖1中，僅有一個元件被繪示在一放大圖中。然而，在實際設置中，多個元件以一矩陣形態被配置在晶圓級之一基板上。
一金凸塊、一凸塊下金屬(UBM)及類似物形成於該元件之該等電極中。藉由以無電極電鍍(electroless plating)所形成之鎳/金層(鎳位於底塗層面上；以下同樣適用，即首先指示層積之底塗層面)、鈦/銅層、鈦/鎢/銅層及由濺鍍 所形成之鈦/鎳/銅層及類似物而例示該UBM。
接著，該製造方法包括一步驟，其中層積內之上述佈線電路層2被層積在一晶圓狀態中之該半導體元件3上，且連接該佈線電路層2之該連接導體零件21及該元件3之該電極31，如圖1(b)中所示。
在圖1(b)中，省略該連接導體零件21及該電極31之各者的凸出部分。在實際步驟中，藉由壓按而使該半導體元件3及該佈線電路層2處於緊密無間隙黏著狀態。
此外，該製造方法包括一步驟，其中該金屬支撐基板藉由自該佈線電路層被剝離而被分離，如圖1(c)中所示。此步驟產生一半導體裝置4，該半導體元件3及該佈線電路層2被層積於該半導體裝置4中。
在此階段，該半導體裝置為一晶圓形態(wafer form)；藉由切割成塊而獲得為個別晶片形態的半導體裝置。已自該金屬支撐基板所分離之該佈線電路層可經受一處理，諸如在切割成塊前提供一焊球。
根據本發明之製造方法，如下所述地解決上述之第一問題。
本發明之製造方法可被描述為一方法，其中一重分佈層(其先前被製備為與一半導體元件分離的一佈線電路層)被層積在一晶圓狀態(如一半導體晶圓)中之一元件上以獲得一半導體裝置。
藉由單獨生產佈線電路層而可易於以捲軸式(roll-to-roll)為基礎生產可包含大量晶圓的大量大面積半導體裝置，且因此，甚至使製造成本低於一重分佈層直接形成於各半導體晶圓上時的成本。
再者，一金屬支撐基板(其以使得可剝離一電路層的一方式被提供用於該佈線電路層)賦予該佈線電路層足夠的剛度，以增加可操縱性直至該佈線電路層被層積在一半導體晶圓上，因此促成製造成本降低。
本發明之製造方法使選擇僅連接一晶圓狀態中之元件的一無瑕疵佈線電路層成為可能，使得避免無益地處置無瑕疵元件。
此外，根據本發明之製造方法，如下所述地解決上述之第二個問題。
例如，在一佈線電路層之連接導體零件連接至具有一半導體晶圓之兩個表面之一凸出端子(如一導通孔之一端)的一表面時，一金屬支撐基板運用一適當剛度自後面壓按該佈線電路層之整個表面。此壓按僅在該佈線電路層之該連接導體零件下產生足夠的壓力，且在該連接導體零件周圍的該絕緣層填充端子部分之凸出高度差並緊密接觸晶圓表面，且在該佈線電路層與該半導體晶圓之間的界面內不產生間隙。
如本文中所提及，一半導體裝置可為允許層積及連接一佈線電路層的任一半導體裝置；實例包含習知已知之元件(如像單一發光元件的簡單結構之元件)、包括其等之一裝配件的陣列、有機半導體元件、IC、具有整合於其中之各種操作電路的處理器、記憶體、光感測器及影像感測器，以及多晶片模組、MEMS(微型機電系統；裝置，其中機械組件、感測器、致動器、電子電路及類似物被整合在一基板上)及類似物。
在其上形成一半導體元件的晶圓基板可為用於半導體元件的任一基板；實例包含(如矽之)半導體晶體基板、以及絕緣晶體基板、玻璃基板、由一有機化合物組成之基板及類似物。此等基板中，最通用的基板為矽晶體基板(矽晶圓)。
如本文中所提及，「在一晶圓狀態中之半導體元件」不僅包含多個半導體元件，同時具有在一晶圓基板(在切割成塊前)上的一矩陣形態，也包含由通過品質檢驗來檢查一晶圓基板上之多個元件所製備的元件，在將該基板切割成個別晶片後，而後僅將此等無瑕疵晶片重新配置在與該晶圓基板之形狀相同的一薄片上。在以下描述中，「在一晶圓狀態中之一半導體元件」亦被稱為「一晶圓狀態元件」。
一佈線電路層在被層積在一半導體元件上且連接至該半導體元件時充當一重分佈層且起連接一外部導體的中間作用。
公開已知之方法可用以連接該元件之該電極及該佈線電路層之該連接導體零件；實例包含金-金接合、金凸塊焊料接合、焊料凸塊接合、使用銀膏之接合及使用ACF(各向異性導電膜)或NCF(非導電膜)之接合。為滿足精細節距之要求，適宜使用金凸塊焊料接合。如果由於一凸塊高度及類似物而在該裝置與該佈線電路層之間產生一間隙，則可填充一側填滿材料或類似物。
在其中沿厚度方向穿透一晶圓基板的一導通孔存在於該基板內且一半導體元件之一電極通過該導通孔而可連通至該晶圓基板之背面側之一結構之情況中，一佈線電路層可被層積在該晶圓基板之背面側上，且該佈線電路層之該連接導體零件可連接至該導通孔之端子。亦在此情況中，該佈線電路層可用以連接該元件之該電極及非在該晶圓基板之背面側上而在該元件側上之導通孔，且該佈線電路層可被層積在該背面側及該元件側上。
含於切割成塊前之佈線電路層內的個別佈線電路層之配置圖案可為任何圖案，該等圖案對應於在似晶圓元件內之元件陣列圖案且允許連接個別元件及佈線電路層。
在切割成塊前作為一整體的佈線電路層之外周邊形狀可：相同於晶圓基板或一對應形狀；具有可包含複數個晶圓基板(簡單薄片、自一卷軸滾出的帶及類似物)的甚至一更大區域的一形狀；為與在各晶圓基板內之元件裝配區域或一對應形狀相同的形狀；及類似物。
可適當添加定位切割成塊前之佈線電路層及似晶圓元件的補充部件，以及添加增加可操縱性的構件。
雖然一佈線電路層之內部結構及導體連接結構不受特別限制，但一實用的基礎結構係使得(如圖1(a)中所示)用於連接至一元件之一電極的一連接導體零件21存在於一絕緣層之一表面上，至一外部導體(在其上安裝半導體裝置的一外部電路之一墊及類似物)的一外部連接導體零件存在於另一表面上，且此等導體零件經由設置在該絕緣層內之導電層而彼此連接。
除此典型實例結構外，其他實例包含：其中特定連接導體零件21a及21b彼此連接(圖2(a))之一結構；其中一連接導體零件連接至用於額外連接的複數個導體零件(未繪示)之一結構；其中特定連接導體零件21a及21b在層內彼此連接，且不連接至該佈線電路層之下部面上的一外部連接導體零件(圖2(b))之一結構；及類似物。該連接結構之圖案可隨意變動且根據預期用途而將其組合。
該佈線電路層內之佈線(在該電路層內橫向延伸的一導電層)可為一單一層(如圖1及圖2中所示)或一多層(如圖7中所示)。
圖3為更詳細地展示一佈線電路層之內部結構之一示意圖。
在圖3(a)中所示之實施例中，具有一特定連接圖案的一導電層23存在於一絕緣層20內，其中自該導電層23延伸至元件側的一導電路徑(金屬柱)24之尖端構成一連接導體零件21，同時自該導電路徑23反向延伸至該金屬支撐基板側的一導電路徑(金屬柱)25之尖端構成一外部連接導體零件22。在此實施例中，用於更佳之電連接及增加抗腐蝕性的一金屬膜形成於各導電層之尖端上。
在圖3(b)中所繪示之實施例中，該元件側上之一導電層26及該金屬支撐基板側上之一導電層27被設置在一絕緣層20內，同時在一狀態中被垂直地分成兩段。該元件側上之該導電層26被嵌入於該絕緣層中(在繪示之情況中，用黏著層20b覆蓋)。在所繪示之實施例中，該金屬支撐基板側上之該導電層27被提供而鄰接一釋放層5。就其本身而言，該等導電層26及27藉由在其等之間之一特定位置所提供的一導電路徑28而彼此連接。在該黏著層20b之上部面上，一開口存在於一特定位置處，進入該位置則暴露該導電層26；該開口內之暴露部分構成用於連接至該元件的一連接導體零件21。同時在所繪示之實施例中，該金屬支撐基板側上之該導電層27之下部面完全暴露於該絕緣層之下部面；一開口(通孔h)形成於在一金屬支撐基板1之下部面內的一特定位置處，該釋放層5已被移除以暴露該導電層27之下部面，且開口內之暴露部分構成一外部連接導體零件22。各開口內之暴露部分可為僅具有所暴露之導電層的部分；然而，在所繪示之實施例中，用於更佳之電連接及增加耐腐蝕性的一金屬膜存在於各暴露部分之表面上。
上述之金屬膜較佳係藉由電鍍而形成；該金屬膜之實用材料包含：單一金屬，諸如銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢及釕；及由其等之兩者或兩者以上組成的合金及類似物。較佳材料包含金、錫、鎳及類似物；該金屬膜之較佳模式包含具有一鎳底層及一金表面層的一雙層結構及類似物。
如圖3(a)及圖3(b)中所示，在對應於該外部連接導體零件22的一位置處為該金屬支撐基板提供一開口(通孔h)，藉此允許該外部連接導體零件22之尖端自絕緣層20a之下部面凸出。
該佈線電路層之該絕緣層20可為由同一聚合物組成的一單一層，且亦可為一層積結構，其具有該金屬支撐基板側上之一基礎絕緣層20a及用於黏著至一元件的一黏著層20b，如圖3(a)及圖3(b)中所示。只要該元件之該電極及該佈線電路基板之該連接導體零件成為一體且在其等之接合處機械強度足夠，就可省略該黏著層，且該絕緣層20可為一公開已知之絕緣層且沒有黏著品質要求。
基礎絕緣層之實用材料之實例包含：(但不限於)公開已知之合成樹脂，如聚醯亞胺樹脂、丙烯酸樹脂、聚醚腈樹脂、聚醚碸樹脂、環氧樹脂、聚對苯二甲酸乙二酯樹脂、聚鄰苯二甲酸酯樹脂及聚氯乙烯樹脂；具有合成織維織物、玻璃織物、非紡織玻璃織維、(如TiO2 、SiO2 、ZrO2 、礦物質及黏土之)微粒子及類似物的此等樹脂之複合物。特定言之，優先考慮聚醯亞胺樹脂、環氧樹脂及玻璃織物環氧樹脂，因為在剝離及分離該金屬支撐層後獲得具有較高機械強度及更好電特性(絕緣特性及類似特性)的一較薄撓性絕緣層。
該基礎絕緣層之厚度較佳為3微米至50微米。
該黏著層之較佳材料包含(但不限於)：熱塑樹脂，如聚碸、聚醚碸、聚乙內醯脲、聚醚醯亞胺、聚酯、聚醯亞胺矽氧烷及經矽氧烷改良之聚醯胺醯亞胺；環氧樹脂；丙烯酸樹脂；矽酮樹脂；聚醯亞胺樹脂；及類似物。可混合使用此等材料。
實用的環氧樹脂包含(但不限於)：混有熱塑樹脂、橡膠、人造橡膠及類似物的環氧樹脂；二氧化矽混成物；散佈奈米粒子之環氧樹脂；及類似物。
實用的丙烯酸樹脂之實例包含(但不限於)環氧丙烯酸酯、丙烯酸胺基甲酸酯、矽酮丙烯酸酯及類似物。
該黏著層之厚度較佳為1微米至100微米。
作為一金屬支撐基板上之一佈線電路層之一形成方法，可採用用於生產電路基板或插入器的習知已知之方法，如半加成法(semi-additive method)或減除法(subtractive method)。
藉由在一金屬支撐基板上形成一佈線電路層，增加在製造期間之尺寸穩定度，且改良薄佈線電路層之可操縱性。
在藉由該半加成法在一佈線電路層內形成一導電層及一導電路徑時，如圖4中所示，較佳為預先藉由濺鍍而形成一種子膜23a(金屬薄膜)，其用於允許使一金屬材料很好地沈積在該導電層23及零件之壁表面上，以構成該導電路徑25。此一種子膜之實用材料之實例包含：單一金屬，諸如銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢及釕；由以上金屬之兩種或兩種以上組成之合金及類似物。
用於圖3中所示之導電層及導電路徑的材料之實例包含：從銅、金、銀、鉑、鉛、錫、鎳、鈷、銦、銠、鉻、鎢、釕及類似物中所選擇之單一金屬；及包括以上金屬之一或多者的合金(例如焊料、鎳錫、金鈷及類似物)。特定言之，較佳使用允許電鍍或無電極電鍍的金屬。銅為較佳，因為其具有易於形成一導電層電路圖案的優點及因為其之電特性。
該導電層23之厚度適當選擇為(但不限於)在1微米至50微米的範圍內。該等導電路徑24及25較佳具有圓柱形狀，其等之直徑為5微米至500微米，較佳為5微米至300微米。
用於該金屬支撐基板之較佳材料包含(但不限於)銅、銅為主的銅合金、鎳、鎳為主的鎳合金、鎳及鐵為主的合金、不銹鋼及類似物。
為最小化半導體晶圓之線性膨脹係數差，較佳使用鎳及鐵為主的一合金(例如42合金)。
可依據材料之剛度而變動該金屬支撐基板之厚度，且該金屬支撐基板之厚度較佳約為10微米至200微米，更較佳約為20微米至80微米。
如果該金屬支撐基板之厚度小於10微米，則在該金屬支撐基板內可能會存在折痕及皺紋，此接著降低在滾製處理中之可操縱性。如果該金屬支撐基板之厚度超過200微米，則由於其之剛度所致而增大繞線直徑，此繼而妨礙在滾製處理中之操縱且亦干擾藉由蝕刻之處理。
為促進更順利地剝離該金屬支撐基板及該佈線電路層，其中一釋放層存在於其等之間之一結構為較佳。較佳為以使得該釋放層易於自該佈線電路層被卸離且不能自該金屬支撐基板被卸離及使得該釋放層可連同該金屬支撐基板一起自該佈線電路層被移除的一方式形成該釋放層。
該釋放層之實用材料包含有機物質(矽酮樹脂、聚醯亞胺及類似物)及無機物質(金屬、金屬氧化物、無機氧化物及類似物)。以銀、鈦、鎢、鎳、SiO2 及類似物例示該等無機物質。
考慮到生產一佈線電路層之步驟及在將該佈線電路層連接至一半導體晶圓期間的高熱條件，更優先考慮聚醯亞胺及前面提及之無機物質，因為矽酮會劣化。
在該釋放層形成為聚醯亞胺層時，其之厚度較佳為0.1微米至10微米，且進一步較佳為0.1微米至5微米以防止整個佈線電路層彎曲。
在該釋放層為聚醯亞胺層時，形成該層之實用方法包含：其中塗覆一溶液之一方法；其中藉由電沈積或化學氣相沈積(CVD)而沈積該層之一方法；及類似方法。在該釋放層為由無機物質(如金屬、金屬氧化物或無機氧化物)組成之一層時，形成該層之實用方法包含電鍍、真空蒸鍍、濺鍍及類似方法。
實例
在下文中參考實際生產實例更具體且更詳細地描述本發明之製造方法。對於在以下解釋中所引用的圖4及圖7中之所有佈線電路層，僅放大一連接導體零件及在一外部連接導體零件之背面上與該連接導體零件對應的該外部連接導體零件。
實例1
由聚醯亞胺組成的一釋放層形成於由42合金組成的一金屬支撐基板上，一佈線電路層形成於該釋放層上，接著此被接合至一半導體晶圓。在一外連接導體零件之一端面上對一接觸點執行貴金屬電鍍；自下部側起在該金屬支撐基板內製作一開口以暴露該外部連接導體零件之一端面，且電鍍該端面。
[釋放層之形成]
如圖4(a)所示，使用具有50微米厚度的42合金箔作為一金屬支撐基板1，施加聚醯胺酸溶液(藉由均苯四甲酸二酐與2,2'-二甲基-4,4'-二胺基聯苯之反應而製備)，且藉由加熱而乾燥及醯亞胺化，藉此具有2微米厚度的聚醯亞胺釋放層5形成於整個表面上。
[基礎絕緣層之形成]
如圖4(b)中所示，使用一光感測聚醯胺酸(藉由3,4',3,4'-聯苯四羧酸二酐、4,4'-二胺基聯苯酯及對苯二胺之反應而製備，且包含光敏劑)來形成聚醯亞胺層(基礎絕緣層)20a。在形成一外部連接導體零件的位置處製作一開口h1。該釋放層被暴露在該開口之底部上。該基礎絕緣層厚度為5微米，且該開口為圓形形狀且直徑為100微米。
[種子膜、下部導電路徑及導電層之形成]
如圖4(c)中所示，用鉻及接著用銅執行濺鍍以形成一種子膜23a(鉻層厚度為20奈米，銅層厚度為100奈米)，且藉由電解銅電鍍而形成具有一特定佈線圖案及一導電路徑25的一導電層23。隨後，移除不含該導電層23之位置處的該種子膜之部分。因為該種子膜之該銅層與導電路徑及導電層之銅成為一體，所以該種子膜23a被繪示為由圖4(c)中之鉻組成的一單一層。其同樣適用於圖5至圖7。
[金屬支撐基板內之開口之形成]
如圖4(d)中所示，在對應於該導電路徑25的一位置處自該金屬支撐基板1之下表面起形成具有300微米之一直徑的一開口h2，使用氯化亞鐵水溶液以形成該開口h2以暴露在該開口內之一釋放層(聚醯亞胺層)5。此外，藉由鹼性處理液體之蝕刻而移除該釋放層5以暴露該種子膜(鉻層)23a，且使用鐵氰化鉀及氫氧化鈉之混合水溶液來蝕刻該鉻層以暴露該銅層。
[上部導電路徑之形成]
如圖4(e)中所示，用一電鍍抗蝕劑r1覆蓋該導電層23之上部面(惟在待形成一導電路徑之位置處的部分除外)，用抗蝕劑r2完全覆蓋該金屬支撐基板1之下部面及該開口h2，且藉由電解銅電鍍而形成具有80微米直徑及15微米高度的一導電路徑24。
[黏著層之形成]
如圖4(f)中所示，移除該等電鍍抗蝕劑r1及r2，以使得暴露之導電層23及導電層24被嵌入的一方式形成主要包括環氧及聚醯亞胺的一黏著層20b，且以使得該導電路徑24之上部端面(作為一端子部分)被暴露在該黏著層之上部面上的一方式使用一鹼性溶液來蝕刻該黏著層。
[在端子零件中的金屬膜之形成]
如圖4(g)中所示，藉由電鍍而在該導電路徑24之上部面及該金屬支撐基板之開口內之底部面(該導電路徑25之下部端面)上循序形成一鎳膜(厚度為2微米)及一金膜(厚度為0.5微米)。
[連接至半導體晶圓]
藉由以下程序將因此所獲得(可剝離地附著該金屬支撐基板)之佈線電路層連接至一半導體晶圓。
半導體晶圓在其中具有240個元件，各元件具有直徑為80微米的240個圓形電極墊，且直徑為60微米的一金凸塊形成於各墊上。
在真空環境為3帕、溫度為300℃、壓力為1.5克/凸塊的條件中使用一對準器及接合裝置(由EV Group所製造)來對準及接合因此所獲得之佈線電路層，此後在180℃溫度條件中經過2小時而固化該黏著層。隨後，在該釋放層5與該基礎絕緣層20a之間的界面處剝離該金屬支撐基板，且移除該釋放層5及該金屬支撐基板，藉此獲得一半導體裝置。
實例2
在此實例中，在一外部連接導體零件之一端面上對一接觸點執行貴金屬電鍍。在該金屬支撐基板內不製作開口；在一釋放層之一特定位置處製作一開口，且形成用於該接觸點的一貴金屬層，此後在該貴金屬層上形成一導電路徑。
[釋放層之形成]
如圖5(a)中所示，使用相同的42合金箔的一金屬支撐基板1，由聚醯亞胺組成且具有2微米厚度的一釋放層5形成於該金屬支撐基板上，如實例1中，使用與實例1中相同的光感測聚醯胺酸溶液。一開口h3存在於待形成該釋放層之一外部連接導體零件的一特定位置處。該開口為圓形形狀且直徑為100微米。
[基礎絕緣層之形成及用於接觸點的金屬膜之形成]
如圖5(b)中所示，使用與實例1中相同的光感測聚醯胺酸來形成具有一開口h4(其對應於該開口h3)的聚醯亞胺層。該基礎絕緣層20a厚度為5微米，且該開口為圓形形狀且直徑為100微米。
隨後，藉由電鍍而在該等開口h4及h3內所暴露之該金屬支撐基板之表面上循序形成一金層212及一鎳層211。
[種子膜、下部導電路徑及導電層之形成]
如圖5(c)中所示，用鉻及接著用銅執行濺鍍以形成一種子膜23a(鉻層厚度為20奈米，銅層厚度為100奈米)，且藉由電解銅電鍍而形成具有一特定佈線圖案及一導電路徑25的一導電層23。隨後，移除不含該導電層23之位置處的該種子膜之部分。
[上部導電路徑之形成]
如圖5(d)中所示，用一電鍍抗蝕劑r1覆蓋該導電層23之上部面(惟在形成一導電路徑之位置處的部分除外)，且用一抗蝕劑r2完全覆蓋該金屬支撐基板1之下部面。藉由電解銅電鍍而形成具有80微米直徑及15微米高度的一導電路徑24。
[黏著層之形成]
如圖5(e)中所示，且使用與以上實例1中相同的材料及程序，移除該等電鍍抗蝕劑r1及r2，以使得暴露之導電層23及導電路徑24被嵌入的一方式形成一黏著層20b，且以使得該導電路徑24之上部端面(作為一端子部分)被暴露在該黏著層之上部面上的一方式蝕刻該黏著層。
[在連接導體零件之端面上的金屬膜之形成]
如圖5(f)中所示，藉由電鍍而在該導電路徑24之上部端面上循序形成一鎳膜(厚度為2微米)及一金膜(厚度為0.5微米)。
在此處之實例2中，如圖5(a)中所示，首先在一釋放層內形成一開口；因此，比較於實例1，不需要在該金屬支撐基板內形成一開口用於該端子之鎳電鍍及金電鍍。
[連接至半導體晶圓]
使用與實例1相同的程序來將因此所獲得(可剝離地附著該金屬支撐基板)之佈線電路層連接至該半導體晶圓，且移除該釋放層及該金屬支撐基板，藉此獲得一半導體裝置。
實例3
在此實例中，一金屬用作為一釋放層之材料。
[釋放層之形成]
如圖6(a)中所示，在如實例1中相同之42合金箔的一金屬支撐基板1上藉由真空蒸鍍而形成由銀組成的一釋放層5(厚度為25奈米)。
[基礎絕緣層之形成及用於接觸點的金屬膜之形成]
如圖6(b)中所示，使用與實例1中相同的光感測聚醯胺酸來形成具有一開口h5的聚醯亞胺層(基礎絕緣層20a)。該基礎絕緣層20a厚度為5微米，該開口為圓形形狀且直徑為100微米。
藉由電鍍而在該開口內所暴露之銀表面上循序形成一金層212及一鎳層211。
[種子膜、下部導電路徑及導電層之形成]
如圖6(c)中所示，用鉻及接著用銅執行濺鍍以形成一種子膜23a(鉻層厚度為20奈米，銅層厚度為100奈米)；藉由電解銅電鍍而形成具有一特定佈線圖案及一導電路徑25的一導電層23。隨後，移除不含該導電層23之位置處的該種子膜之部分。
如圖6(d)中所示，用一電鍍抗蝕劑r1覆蓋該導電層23之上部面(惟在形成一導電路徑之位置處的部分除外)，用一抗蝕劑r2完全覆蓋該金屬支撐基板1之下部面。藉由電解銅電鍍而形成具有80微米直徑及15微米高度的一導電路徑24。
[黏著層之形成]
如圖6(e)中所示，且使用與以上實例1中相同的材料及程序，移除該等電鍍抗蝕劑r1及r2，以使得暴露之導電層23及導電路徑24被嵌入的一方式形成一黏著層20b，且以使得該導電路徑24之上部端面(作為一端子部分)被暴露在該黏著層之上部面上的一方式蝕刻該黏著層。
[在連接導體零件之端面上的金屬膜之形成]
如圖6(f)中所示，藉由電鍍而在該導電路徑24之上部端面上循序形成一鎳膜211(厚度為2微米)及一金膜212(厚度為0.5微米)。
在此處之實例3中，如圖6(b)中所示，藉由透過該釋放層(銀層)供電而可進行金電鍍及鎳電鍍；因此，比較於實例1，不需要在該金屬支撐基板內形成一開口用於該端子之鎳電鍍及金電鍍。
[連接至半導體晶圓]
使用與實例1相同的程序來將因此所獲得(可剝離地附著該金屬支撐基板)之佈線電路層連接至一半導體晶圓，且移除該釋放層及該金屬支撐基板，藉此獲得一半導體裝置。
實例4
在此實例中，無機氧化物(SiO2 )用作為一釋放層之材料。
[釋放層之形成]
如圖4(a)中所示，藉由濺鍍而在如實例1中相同之42合金箔的一金屬支撐基板1上形成由SiO2 組成的一釋放層5。
在「基礎絕緣層之形成及用於接觸點的金屬膜之形成」、「種子膜、下部導電路徑及導電層之形成」、「黏著層之形成」、「在連接導體零件之端面上的金屬膜之形成」及「連接至半導體晶圓」之隨後步驟中所使用的程序、材料及類似物與實例1中的完全相同。
在此實例中，在圖4(d)中所示之步驟，在蝕刻該金屬支撐基板1以自該金屬支撐基板之下部面側起製作一開口的同時移除為該釋放層的該SiO2 膜，因為該膜極薄。
實例5
在此實例中，如圖7中所示，多個導電層形成為一佈線電路層內之導電層。
圖7中所示的實施例表示以上實例1中所獲得之相同的結構，惟重複地層積基礎絕緣層及導電層除外。
在此實例中，以相同於實例1的方式執行處理，該實例1用於自圖4(a)中之「在金屬支撐基板上之釋放層之形成」至圖4(d)中之「在金屬支撐基板內之開口之形成」之處理。通過此處理，如圖7中所示，形成一金屬支撐基板1、一釋放層5、一第一基礎絕緣層201、一第一導電路徑251及一第一導電層231。亦以相同於實例1的方式製備一種子膜。
接著，在此實例中，取代進行圖4(e)中之步驟，再次執行圖4(b)中所示之相同處理以在一第二基礎絕緣層202內嵌入一第一導電層231且在其中之一特定位置處製作一開口。如圖4(c)中所示，形成一第二導電路徑252及一第二導電層232。再次執行上述之相同處理以形成一第三基礎絕緣層203、一第三導電路徑253及一第三導電層233。
隨後，執行圖4(e)至圖4(f)之步驟以形成一上部導電路徑24及一黏著層20b且在一端子部分21上形成一金屬膜。
通過上述處理步驟，獲得圖7中所繪示之佈線電路層。
實例6
在此實例中，確認一佈線電路層可無間隙地接合至一半導體晶圓，該半導體晶圓具有含自一晶圓表面凸出之端子的一導通孔。
[半導體晶圓]
製備厚度為400微米且直徑為6英吋的一矽半導體晶圓且在其中形成直徑為100微米的通孔。以使得該等端子部分被提高約5微米的一方式藉由印刷而用一銅膏填充該等通孔，且該晶圓經燒灼以形成一凸出端子部分。
[佈線電路層]
以相同於實例1的方式獲得具有一可剝離金屬支撐基板的一佈線電路層。
[連接]
藉由在相同於實例1的條件中之壓按而將該佈線電路層連同該半導體晶圓接合在一起以產生一半導體裝置。
因此所獲得之半導體晶圓與佈線電路層之間絕對不存在間隙，且所有元件之電極與該佈線電路層之該連接導體零件之間連接良好。
 工業用途
根據本發明之製造方法，可較低成本地提供一重分佈層以用於一半導體元件，且可避免由於品質不合格之重分佈層所致而處置品質合格之半導體元件。本發明之製造方法亦能生產一無間隙半導體裝置，即使一導通孔之一端被凸出。
此申請案係基於在日本所申請之一專利申請案第2008-316076，該案之全文內容以引用之方式併入本文中。
1．．．金屬支撐基板
2．．．佈線電路層
3．．．半導體元件
4．．．半導體裝置
5．．．釋放層
20．．．絕緣層
20a．．．絕緣層
20b．．．黏著層
21．．．連接導體零件
21a．．．連接導體零件
21b．．．連接導體零件
22．．．外部連接導體零件
23．．．導電層
23a．．．種子膜
24．．．導電路徑
25．．．導電路徑
26．．．導電層
27．．．導電層
28．．．導電路徑
31．．．電極
201．．．第一基礎絕緣層
202．．．第二基礎絕緣層
203．．．第三基礎絕緣層
211．．．鎳層
212．．．金層
231．．．第一導電層
232．．．第二導電層
233．．．第三導電層
251．．．第一導電路徑
252．．．第二導電路徑
253．．．第三導電路徑
h．．．通孔
h1．．．開口
h2．．．開口
h3．．．開口
h4．．．開口
h5．．．開口
r1．．．電鍍抗蝕劑
r2．．．電鍍抗蝕劑
圖1(a)至圖1(c)展示如何通過各步驟形成一佈線電路層以解釋本發明之製造方法之示意圖。影線用於適當區別不同區域(同樣適用於其他圖式)。
圖2(a)及圖2(b)展示在由本發明所形成之一佈線電路層內的導體之各種內部結構及連接結構。
圖3(a)及圖3(b)更詳細地展示一佈線電路層之一實例內部結構之示意圖。
圖4(a)至圖4(g)展示在本發明之一實施例中的處理程序。
圖5(a)及圖5(f)展示在本發明之另一實施例中的處理程序。
圖6(a)至圖6(f)展示在本發明之又一實施例中的處理程序。
圖7展示一實例結構，其中在該佈線電路層內之該導電層包括多個層。
1．．．金屬支撐基板
2．．．佈線電路層
3．．．半導體元件
4．．．半導體裝置
20．．．絕緣層
21．．．連接導體零件
22．．．外部連接導體零件
31．．．電極

Claims (12)

  1. 一種用於製造一半導體裝置之方法，該半導體裝置具有層積一半導體元件及一佈線電路層之一結構；該佈線電路層包含：一絕緣層；一導電層，其被設置在該絕緣層內；一連接導體零件，其在該絕緣層之一表面上用於連接至該半導體元件之一電極；及一外部連接導體零件，其在該絕緣層之另一表面上用於連接至一外部導體；其中，該連接導體零件及該外部連接導體零件係經由該導電層而彼此連接；該絕緣層包含一層積結構，該層積結構具有在一金屬支撐基板側之一基礎絕緣層及在一半導體元件側之一絕緣層；且一導電路徑自該導電層延伸至該金屬支撐基板側，且該導電路徑之尖端構成該外部連接導體零件；該方法包括以下步驟：在包含一釋放層之該金屬支撐基板上形成該佈線電路層，該佈線電路層具有連接至該半導體元件之該電極的該連接導體零件，形成該佈線電路層之方式使得可自該金屬支撐基板剝離該佈線電路層，且該連接導體零件被暴露在該佈線電路層之上部表面；在一晶圓狀態中同時在該半導體元件上層積該佈線電 路層，以連接該佈線電路層之該連接導體零件及該半導體元件之該電極；及在該連接後使該金屬支撐基板與該佈線電路層分離；其中，在形成該佈線電路層之前，一開口形成於該釋放層，其中該開口之位置對應於該佈線電路層之該外部連接導體零件之位置；於形成該佈線電路層時，該基礎絕緣層形成具有一開口，其中該開口之位置對應於該釋放層之該開口之位置；於該金屬支撐基板被暴露在該等重合之開口之表面，形成用於更佳之電連接及增加抗腐蝕性的一金屬膜；且接著，用金屬材料填充該等重合之開口以形成該導電路徑，藉以形成該金屬膜覆蓋該佈線電路層之該外部連接導體零件之表面之一結構。
  2. 如請求項1之製造方法，其中該釋放層係由聚醯亞胺製成，且該金屬支撐基板及該釋放層一起自該佈線電路層剝離。
  3. 如請求項1之製造方法，其中該釋放層係由從金屬、金屬氧化物及無機氧化物所組成的群組中所選擇之一材料製成，且該金屬支撐基板及該釋放層一起自該佈線電路層剝離。
  4. 如請求項1之製造方法，其中該佈線電路層充當用於該半導體元件的一重分佈層。
  5. 如請求項1之製造方法，其中在該半導體元件側之該絕緣層為一黏著層。
  6. 如請求項1之製造方法，其中一晶圓基板，其為在一晶圓狀態中該半導體元件之該基板，具有沿該基板之厚度方向穿透該基板的一導通孔，且該半導體元件之該電極可通過該導通孔而連通至該晶圓基板之一背面側；且其中該佈線電路層被層積在該晶圓基板之該背面或一正面任一者，且連接該導通孔之一端及該佈線電路層之該連接導體零件。
  7. 如請求項1之製造方法，其中，形成該金屬膜時，藉由電鍍而在該金屬支撐基板被暴露在該等重合之開口之表面循序形成一金層及一鎳層，藉以形成包含具有該鎳層之一底層及該金層之一表面層之一雙層結構的該金屬膜於該佈線電路層之該外部連接導體零件之表面。
  8. 一種用於製造一半導體裝置之方法，該半導體裝置具有層積一半導體元件及一佈線電路層之一結構；該佈線電路層包含：一絕緣層；一導電層，其被設置在該絕緣層內；一連接導體零件，其在該絕緣層之一表面上用於連接至該半導體元件之一電極；及一外部連接導體零件，其在該絕緣層之另一表面上用於連接至一外部導體； 其中，該連接導體零件及該外部連接導體零件係經由該導電層而彼此連接；該絕緣層包含一層積結構，該層積結構具有在一金屬支撐基板側之一基礎絕緣層及在該半導體元件側之一絕緣層；且一導電路徑自該導電層延伸至該金屬支撐基板側，且該導電路徑之尖端構成該外部連接導體零件；該方法包括以下步驟：在包含一釋放層之該金屬支撐基板上形成該佈線電路層，該佈線電路層具有連接至該半導體元件之該電極的該連接導體零件，形成該佈線電路層之方式使得可自該金屬支撐基板剝離該佈線電路層，且該連接導體零件被暴露在該佈線電路層之上部表面，其中該釋放層係由從金屬及金屬氧化物所組成的群組中所選擇之一材料製成，藉此該金屬支撐基板及該釋放層一起自該佈線電路層剝離；在一晶圓狀態中同時在該半導體元件上層積該佈線電路層，以連接該佈線電路層之該連接導體零件及該半導體元件之該電極；及在該連接後使該金屬支撐基板與該佈線電路層分離；其中，於形成該佈線電路層時，該基礎絕緣層形成具有一開口，其中該開口之位置對應於該外部連接導體零件之位置；於該釋放層被暴露在該開口之表面，形成用於更佳之 電連接及增加抗腐蝕性的一金屬膜；且接著，用金屬材料填充該開口以形成該導電路徑，藉以形成該金屬膜覆蓋該佈線電路層之該外部連接導體零件之表面之一結構。
  9. 如請求項8之製造方法，其中該佈線電路層充當用於該半導體元件的一重分佈層。
  10. 如請求項8之製造方法，其中在該半導體元件側之該絕緣層為一黏著層。
  11. 如請求項8之製造方法，其中一晶圓基板，其為在一晶圓狀態中該半導體元件之該基板，具有沿該基板之厚度方向穿透該基板的一導通孔，且該半導體元件之該電極可通過該導通孔而連通至該晶圓基板之一背面側；且其中該佈線電路層被層積在該晶圓基板之該背面或一正面任一者，且連接該導通孔之一端及該佈線電路層之該連接導體零件。
  12. 如請求項8之製造方法，其中，形成該金屬膜時，藉由電鍍而在該釋放層被暴露在該開口之表面循序形成一金層及一鎳層，藉以形成包含具有該鎳層之一底層及該金層之一表面層之一雙層結構的該金屬膜於該佈線電路層之該外部連接導體零件之表面。
TW098141396A 2008-12-11 2009-12-03 用於半導體裝置之製造方法 TWI509760B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316076A JP4972633B2 (ja) 2008-12-11 2008-12-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201030913A TW201030913A (en) 2010-08-16
TWI509760B true TWI509760B (zh) 2015-11-21

Family

ID=42234792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141396A TWI509760B (zh) 2008-12-11 2009-12-03 用於半導體裝置之製造方法

Country Status (6)

Country Link
US (1) US8124457B2 (zh)
JP (1) JP4972633B2 (zh)
CN (1) CN101752280B (zh)
DE (1) DE102009056981A1 (zh)
SG (1) SG162682A1 (zh)
TW (1) TWI509760B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
CN103021940B (zh) * 2012-12-12 2015-04-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9630836B2 (en) * 2015-09-30 2017-04-25 Mems Drive, Inc. Simplified MEMS device fabrication process
US10211052B1 (en) * 2017-09-22 2019-02-19 Lam Research Corporation Systems and methods for fabrication of a redistribution layer to avoid etching of the layer
JP6763452B1 (ja) * 2019-04-15 2020-09-30 富士ゼロックス株式会社 発光装置、光学装置および情報処理装置
CN112307707B (zh) * 2020-09-22 2022-09-27 中国电子科技集团公司第二十九研究所 一种用于多芯片组件的可制造性审查方法及系统
US11582865B2 (en) * 2020-11-26 2023-02-14 Innolux Corporation Package device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US20060220173A1 (en) * 2005-04-01 2006-10-05 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7169649B2 (en) * 2004-12-16 2007-01-30 Palo Alto Research Center, Inc. Wafer scale integration of electroplated 3D structures using successive lithography, electroplated sacrificial layers, and flip-chip bonding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2000243754A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置
JP2002076576A (ja) 2000-08-23 2002-03-15 Nec Corp 配線パターン形成方法およびその方法に用いられる原版
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2007073921A (ja) * 2005-08-09 2007-03-22 Hitachi Chem Co Ltd 半導体用フィルム付複合金属層、半導体用フィルム、これを用いた配線回路付フィルム及び半導体用フィルム付半導体装置、半導体装置並びに半導体装置の製造方法
JP2007242888A (ja) * 2006-03-08 2007-09-20 Sony Corp 半導体パッケージ製造方法
JP2008021792A (ja) * 2006-07-12 2008-01-31 Seiko Epson Corp デバイスとその製造方法並びに電子機器
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US7169649B2 (en) * 2004-12-16 2007-01-30 Palo Alto Research Center, Inc. Wafer scale integration of electroplated 3D structures using successive lithography, electroplated sacrificial layers, and flip-chip bonding
US20060220173A1 (en) * 2005-04-01 2006-10-05 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component

Also Published As

Publication number Publication date
JP2010141132A (ja) 2010-06-24
SG162682A1 (en) 2010-07-29
US8124457B2 (en) 2012-02-28
CN101752280B (zh) 2014-11-05
TW201030913A (en) 2010-08-16
DE102009056981A1 (de) 2010-07-08
CN101752280A (zh) 2010-06-23
JP4972633B2 (ja) 2012-07-11
US20100151629A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
TWI509760B (zh) 用於半導體裝置之製造方法
US8183093B2 (en) Method of manufacturing a semiconductor device by lamination
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
EP2261974B1 (en) Electronic component used for wiring and method for manufacturing the same
JP2008252016A (ja) 基板およびその製造方法、回路装置およびその製造方法
JP5135194B2 (ja) 半導体装置の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP5864954B2 (ja) 基材
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4863076B2 (ja) 配線基板及びその製造方法
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US9673063B2 (en) Terminations
JP5775789B2 (ja) 積層型半導体パッケージ
TW201408145A (zh) 配線基板及該製造方法以及半導體裝置
JP2010056110A (ja) 配線基板及び半導体パッケージ並びにそれらの製造方法
JP2007035942A (ja) 半導体装置の製造方法
JP2009267224A (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees