TW201408145A - 配線基板及該製造方法以及半導體裝置 - Google Patents

配線基板及該製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201408145A
TW201408145A TW101129381A TW101129381A TW201408145A TW 201408145 A TW201408145 A TW 201408145A TW 101129381 A TW101129381 A TW 101129381A TW 101129381 A TW101129381 A TW 101129381A TW 201408145 A TW201408145 A TW 201408145A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
pole
metal
metal base
Prior art date
Application number
TW101129381A
Other languages
English (en)
Inventor
Masato Watanabe
Kazuhito Hikasa
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to TW101129381A priority Critical patent/TW201408145A/zh
Publication of TW201408145A publication Critical patent/TW201408145A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係一種配線基板及該製造方法以及半導體裝置，其課題為提供可抑制設置於配線基板之極柱與半導體晶片的電極之間之接合不良的產生之配線基板及該製造方法，以及利用如此之配線基板之半導體裝置。解決手段為配線基板係具有第1絕緣層，和形成於前述第1絕緣層之配線圖案，和設置於前述第1絕緣層之一方的面，具有貫通孔之第2絕緣層，和填充於前述貫通孔之至少一部分而立設於前述配線圖案上之特定位置，從與半導體晶片加以連接的銅作為主成分之金屬所構成之極柱，前述極柱的頂部則位於均一的高度者。

Description

配線基板及該製造方法以及半導體裝置
本發明係有關配線基板及該製造方法以及半導體裝置，特別是有關對於配線基板之構造作為特殊化之技術。
伴隨著近年來電子機器之高密度化，開發有層積複數片之半導體晶片而實現3度空間安裝構造之高密度的半導體裝置(半導體封裝)。
例如，作為如此之半導體裝置之一形態，進行將複數片的半導體晶片，於各一個之基板，以打線接合連接而使其層積，作為封裝化者(參照專利文獻1)。
但在如使用於中心具有電極(襯墊)之半導體晶片之情況，將各半導體晶片與基板欲進行打線接合時，有著經由為了黏著各半導體晶片之黏接劑層，壓壞導線本身而電性特性變差的問題。
因此，在如此之情況，為了從半導體晶片之中心襯墊，於外側進行再配線(為了半導體晶片之電極之間距擴張)，使用稱作「中介片」之配線基板。
在最近，中介片係為了使半導體封裝本身的電性特性或耐久性提升而亦加以使用，此例則揭示於專利文獻2，3等。如根據專利文獻2之技術，於半導體晶片(1)插入中介片(11)，作為欲解決電源干擾之問題(參照段落0027~0033，圖3等)。如根據專利文獻3之技術，於半 導體晶片(5，8)間，使中介片(6)介入存在，評估耐久性能(參照段落0058，段落0065，表3，表4，圖2等)。
〔專利文獻〕
[專利文獻1]日本特開2002-151644號公報
[專利文獻2]日本特開2008-4853號公報
[專利文獻3]日本特開2008-177504號公報
但，對於為了精確度佳地對應於信號的高速傳送，因必須設置一定的間隔於半導體晶片與配線基板之間，故對於電性連接半導體晶片與配線基板之端子係使用一定長度之柱狀的電極(以下，極柱)。並且，配線基板係考慮可以捲對捲方式製造之情況，及半導體晶片與配線基板之產率時，極柱係設置於配線基板側為佳。
將極柱設置於配線基板側之情況，例如，經由電鍍而形成極柱時，經由材料中的金屬密度而電流密度產生不均，極柱的高度則產生不均，在極柱的高度為低處中，有著在與半導體晶片側之電極之間產生有接合不良之問題。
因此，本發明之目的係提供可抑制設置於配線基板之極柱與半導體晶片的電極之間之接合不良的產生之配線基板及該製造方法，以及利用如此之配線基板之半導體裝置。
為了解決上述課題，本發明之配線基板係具有第1絕緣層，和形成於前述第1絕緣層之配線圖案，和設置於前述第1絕緣層之一方的面，具有貫通孔之第2絕緣層，和填充於前述貫通孔之至少一部分而立設於前述配線圖案上之特定位置，從與半導體晶片加以連接的銅作為主成分之金屬所構成之極柱，前述極柱的頂部則位於均一的高度者為特徵。
本發明之配線基板係前述極柱之頂部則位於和與前述第2絕緣層之前述第1絕緣層相反側的面相同的高度者為佳。
另外，本發明之配線基板係前述極柱之頂部則位於較和與前述第2絕緣層之前述第1絕緣層相反側的面為低之位置亦可。
另外，本發明之配線基板係在與前述貫通孔之前述第2絕緣層之前述第1絕緣層相反側的面之口徑，則較前述半導體晶片之端子的頂部口徑為小者為佳。
另外，本發明之配線基板係前述極柱則具有推拔形狀者為佳。
另外，本發明之配線基板係於前述極柱上設置有焊錫凸塊為佳。
另外，本發明之配線基板係前述焊錫凸塊的頂部帶有圓滑度者為佳。
另外，本發明之配線基板係前述極柱的基部口徑則較前述基部之前端部口徑為大者為佳。
另外，本發明之配線基板係於前述極柱側面形成有凹凸者為佳。
另外，本發明之配線基板的製造方法係其特徵為具有：於第2絕緣層之特定位置形成第1貫通孔之工程，和於前述第2絕緣層之一的面貼附載體之工程，和於前述第2絕緣層形成第1金屬基底層之工程，和將前述第1金屬基底層，由特定圖案之第1樹脂層加以被覆之工程，和於從前述第2絕緣層之另一面的前述第1樹脂層露出之前述第1金屬基底層，形成以銅作為主成分之第1金屬層之同時，於前述第1貫通孔，填充以銅作為主成分之第2金屬層之工程，和除去前述第1樹脂層之工程，和除去由前述第1樹脂層所被覆之部分的前述第1金屬基底層，形成配線圖案之一部分與極柱之工程，和形成被覆前述配線圖案之一部分之第1絕緣層之工程，和於前述第1絕緣層之特定位置，至露出有前述配線圖案之一部分為止形成第2貫通孔之工程，和於前述第1絕緣層形成第2金屬基底層之工程，和將前述第2金屬基底層，由特定圖案之第2樹脂層加以被覆之工程，和於從前述第2樹脂層露出之前述第2金屬基底層，形成以銅作為主成分之第3金屬層之工程，和於前述極柱之頂部形成焊錫凸塊之工程，和以第3樹脂層被覆前述焊錫凸塊之工程，和除去前述第2樹脂層及前述第3樹脂層之工程，和除去由前述第2樹脂層所被 覆之部分的前述第2金屬基底層，形成配線圖案之殘留部分之工程，和由第3絕緣層被覆前述配線圖案之殘留部分之特定位置之工程者。
另外，本發明之配線基板的製造方法係其特徵為具有：於第2絕緣層之特定位置形成第1貫通孔之工程，和於前述第2絕緣層之一的面貼附載體之工程，和於前述第2絕緣層形成第1金屬基底層之工程，和將前述第1金屬基底層，由特定圖案之第1樹脂層加以被覆之工程，和於從前述第2絕緣層之另一面的前述第1樹脂層露出之前述第1金屬基底層，形成以銅作為主成分之第1金屬層之同時，於前述第1貫通孔，填充以銅作為主成分之第2金屬層之工程，和除去前述第1樹脂層之工程，和除去由前述第1樹脂層所被覆之部分的前述第1金屬基底層，形成配線圖案之一部分之工程，和形成被覆前述配線圖案之一部分之第1絕緣層之工程，和於前述第1絕緣層之特定位置，至露出有前述配線圖案之一部分為止形成第2貫通孔之工程，和於前述第1絕緣層形成第2金屬基底層之工程，和將前述第2金屬基底層，由特定圖案之第2樹脂層加以被覆之工程，和於從前述第2樹脂層露出之前述第2金屬基底層，形成以銅作為主成分之第3金屬層之工程，和剝離前述第2樹脂層之工程，和由第3樹脂層被覆前述第2金屬基底層及前述第3金屬層之工程，和將前述第2金屬層，從前述第2絕緣層之一的面側，經由軟蝕刻除去至特定位置為止而形成極柱之工程，和於前述極柱之頂部 形成焊錫凸塊之工程，和以第4樹脂層被覆前述焊錫凸塊之工程，和除去前述第3樹脂層之工程，和除去由前述第2樹脂層所被覆之部分的前述第2金屬基底層，形成配線圖案之殘留部分之工程，和除去前述第4樹脂層之工程，和由第3絕緣層被覆前述配線圖案之殘留部分之特定位置之工程者。
另外，本發明之配線基板的製造方法係其特徵為具有：於第2絕緣層之特定位置形成貫通孔之工程，和於前述第2絕緣層之一面貼附載體之工程，和於前述第2絕緣層之另一面形成配線圖案之一部分，於前述貫通孔形成金屬層之工程，和形成被覆前述配線圖案之一部分之第1絕緣層之工程，和於前述第1絕緣層之特定位置露出有前述配線圖案之一部分為止，形成第2貫通孔之工程，和形成配線圖案之殘留部分之工程者。
另外，本發明之半導體裝置係將具有貫通電極之複數片的半導體晶片，層積於上述配線基板上者為特徵。
另外，本發明之半導體裝置係將複數片的半導體晶片，每1片，安裝於上述配線基板者為特徵。
如根據本發明，可抑制設置於配線基板之極柱與半導體晶片之電極之間的接合不良的發生。
以下，對於本發明之理想實施形態，參照圖面同時加以說明。
〔第1實施形態〕
半導體裝置(100)係具有所謂TSV(Through Silicon Via)構造之半導體封裝，如圖1所示，主要由半導體晶片層積體10，控制器20及中介片30所構成。
如圖1所示，半導體晶片層積體10係層積複數片之Si製之半導體晶片12而加以構成。各半導體晶片12係作為DRAM(Dynamic Random Access Memory)而發揮機能之構成。對於各半導體晶片12係形成有貫通孔14(Via)，通過貫通孔14而形成有貫通電極16。各半導體晶片12係通過貫通電極16而與其他的半導體晶片12或控制器20加以電性連接。
控制器20係具有Si製之半導體晶片22。對於半導體晶片22亦形成有貫通孔24(Via)，通過貫通孔24而形成有貫通電極26。半導體晶片22係經由下填充材28加以封閉。控制器20係通過貫通電極26而與半導體晶片層積體10或中介片30加以電性連接。
中介片30係為了半導體晶片22之電極之間距擴張的配線基板。中介片30係於可撓性之可撓性配線基板形成凸塊之所謂附有焊錫凸塊之中介片。
如圖2所示，中介片30係具有成為基座之第2絕緣層32。第2絕緣層32係例如由聚醯亞胺樹脂，苯酚樹 脂，環氧樹脂，聚酯樹脂，氟素樹脂等加以構成，理想為由聚醯亞胺樹脂加以構成。
對於第2絕緣層32的下部係形成有第1絕緣層34。第1絕緣層34係亦可由單一的層所形成，但由黏著劑層36與補強薄膜38加以構成亦可。黏著劑層36係例如由環氧系黏著劑或聚醯亞胺系黏著劑等所構成，理想為由環氧系黏著劑所構成。補強薄膜38係例如由聚醯亞胺樹脂製之薄膜所構成。由單一的層而形成第1絕緣層34之情況係由聚醯亞胺樹脂而構成為佳。
對於第1絕緣層34的下部係形成有第3絕緣層40。第3絕緣層40係由抗焊劑所形成的層。
對於第2絕緣層32上，係形成有從第1絕緣層34之黏著劑層36至第3絕緣層40具有3度空間構造之配線圖案50。配線圖案50係由以銅作為主成分之金屬所構成。
「以銅作為主成分之金屬」係指銅單體亦可，而對於銅而言添加鎳，鈷，鐵等之合金亦可。以銅作為主成分之金屬作為合金之情況，對於銅而言之鎳等之添加量係理想為20%以下。
配線圖案50係主要由下部配線部52，連結配線部54及上部配線部56所構成。為了容易了解以後的說明，將配線圖案50劃分於此等部位，但此等部位係實際上一體加以形成。
下部配線部52係由第3絕緣層40所被覆。第3絕緣層40係由特定圖案加以圖案化，下部配線部52之一部分 則從第3絕緣層40之開口部42而露出。下部配線部52之露出部則成為呈作為外部連接電極而發揮機能，於該露出部形成有焊錫球等，半導體裝置100則安裝於母板等之電路基板。
連結配線部54係呈貫通補強薄膜38地加以形成。連結配線部54係連接於下部配線部52與上部配線部56，連結此等配線部。
上部配線部56係形成於黏著劑層36中。對於上部配線部56係形成有極柱60。極柱60係在貫通第2絕緣層32之狀態立設於配線圖案50上。極柱60之前端部(頂部64)係有均一的高度，和與前述第2絕緣層32之前述第1絕緣層34相反側的面拉平地加以形成。第2絕緣層32係被覆極柱60之側面，作為保護極柱60之保護層而發揮機能。
對於極柱60上係形成有焊錫凸塊62。焊錫凸塊62係為了與半導體晶片等之電子裝置加以電性覆晶連接之突起電極，例如由錫-銀合金加以構成。
如圖3所示，極柱60係從頂部64朝向至基部66側具有前端細的推拔形狀。在本發明中，具有推拔形狀係指將極柱60之側面與對於極柱60而言水平線的所成角作為θ的情況，tanθ為30以下之情況。另外，基部66的口徑係成為較基部66之前端部口徑為大。即，在本實施形態中，極柱60係從頂部64朝向基部66附近成為前細的推拔形狀，從基部66附近朝向基部66成為前粗的推拔形 狀。如此，極柱60的根源呈變粗地形成之情況，極柱60的附根部分之位置與極柱60之根源未呈變大地形成之情況的附根部分之位置的差X為3μm以上為佳。然而，頂部64係藉由焊錫凸塊62而與控制器20之半導體晶片22加以連接之部位。基部66係與配線圖案50之上部配線部56加以連接之部位。例如，頂部64的口徑係對於半導體晶片22之電極29(圖1，參照後述)的口徑而言為+10~20μm，基部66的口徑係對於半導體晶片22之電極29的口徑而言為±10μm。
極柱60則因呈現如此形狀之故，極柱60之頂部64係從基部66附近平面視時的面積為寬，可防止在與半導體晶片22之連接時之電極間的接觸不良者。其另一方面，極柱60之基部66附近係從頂部64平面視時的面積為窄，可防止在極柱60之形成時與上部配線部56之間的接觸不良，或極柱60誤連接於所期望之上部配線部56之旁邊的上部配線部56者。更且，基部66的口徑係變為較基部66之前端部口徑為大之故，對於安裝時所加上的壓力而言之耐壓力性則提昇。
另外，焊錫凸塊62的頂部係帶有圓滑度。此情況，焊錫凸塊62之頂部之最高部分與最低部分的差L為3μm以上為佳。由此，將極柱60與半導體晶片22之貫通電極26，藉由焊錫凸塊62及電極29加以接合之同時，經由下填充材28封閉半導體晶片22時，焊錫凸塊62的頂部則容易推開下填充材28之故，可更確實地使極柱60及焊錫 凸塊62與貫通電極26及電極29連接。
另外，對於極柱60之側面係形成有凹凸。此情況，極柱60側面之表面粗度Ra係1μm以上為佳。由此，極柱60與第2絕緣層32之密著力則增加之故而信賴性提升。
然而，極柱60的形狀係並未加以限定為上述之形狀，而亦可未形成從頂部64朝向基部66側之前細的推拔形狀，較基部66之前端部口徑為大之基部66口徑，焊錫凸塊62之頂部圓滑度，極柱60側面之凹凸之任一，或全部。
然而，雖在圖2省略，但對於第2絕緣層32，第1絕緣層34及第3絕緣層40與配線圖案50之界面，或第2絕緣層32與極柱60之界面係形成有基底金屬層，提高對於配線圖案50或極柱60之第2絕緣層32等而言之黏接性。該基底金屬層係例如由鎳鉻合金或銅等加以構成。
具有以上的構成之半導體裝置100之各種尺寸係例如，如下述所設計(參照圖1~圖2)。
封裝尺寸(中介片30)係11mm×15mm。
晶片尺寸(半導體晶片12)係7mm×8mm。
貫通電極16之口徑a係20μm。
貫通電極16間之間距b係35μm。
貫通電極26之口徑c係20μm。
貫通電極26間之間距d係70μm。
極柱60的口徑即貫通孔72(參照圖3)之口徑e係略 20μm。
焊錫凸塊62間之間距f係70μm。
外部連接電極(焊錫球)間的間距g係800μm。
焊錫凸塊62之高度h係5μm。
極柱60之高度(即第2絕緣層32之厚度)i係38μm。
配線圖案50之連結配線部54之高度k係35μm。
如此如根據半導體裝置100，半導體晶片12之貫通電極16間之間距b則經由控制器20(半導體晶片22)而從35μm擴張至70μm，而半導體晶片22之貫通電極26間之間距d則經由中介片30而從70μm大幅度地擴張至800μm。
在此，在半導體裝置100中，對於控制器20(半導體晶片22)係形成有從底面朝向中介片30側而突出之電極29。此半導體晶片22之電極29的高度與中介片30之極柱60的高度之合計H(參照圖1)係理想為35μm以上，而更理想為50μm以上。
此情況，亦可將半導體晶片22之電極29與中介片30之極柱60，由各自的高度構成，但理想高過極柱60而將極柱60的高度確保為35μm以上。此係(i)作為在半導體晶片22側確保高度時，於各半導體晶片22(於每各片)必須製造電極29，對於於複雜性而言，因作為在中介片30側確保高度者，可以捲對捲方式容易地製造極柱60，(ii)當考慮半導體晶片22與中介片30之產率時，在中介片30側確保高度者，總合的產率為佳之故。
隨之，理想係半導體晶片22之電極29係僅由襯墊電極構成，對於電極29係可未形成凸塊等。
接著，對於中介片30之製造方法加以說明。
中介片30係將捲於特定之滾軸的第2絕緣層32，呈捲上於其他的滾軸地加以搬送，在其搬送過程經由形成有配線圖案30等之捲對捲方式加以製造。
具體而言，首先，如圖4所示，須要成為第2絕緣層32之樹脂薄膜(S1)，使用雷射而於第2絕緣層32之特定位置形成貫通孔72(相當於在申請專利範圍第11項之第1貫通孔)，除去其污點(削屑)。
之後，於第2絕緣層32之一的面貼附載體73(S3)後，於第2絕緣層32濺鍍金屬，於貫通孔72及第2絕緣層32之其他的面形成金屬基底層74(相當於在申請專利範圍第11項之第1金屬基底層)(S4)。作為載體73係可使用具有黏著層之有機材料所成之薄膜等。此情況，將黏著劑層側貼附於第2絕緣層32。另外，從極柱60平坦性之觀點，黏著劑係使用彈性率高之構成為佳。彈性率越高的材料，因有著平坦性高的傾向之故，對於接合於極柱60之頂部64的面使用平坦性高的材料為佳。如為滿足如此之條件之構成，對於材料並無指定。
之後，於形成於第2絕緣層32之其他面的金屬基底層74層疊樹脂製之乾膜76，使用對應於上部配線部56之圖案的光罩，將乾膜76進行曝光．現像，以特定圖案之樹脂層(乾膜76，相當於在申請專利範圍11之第1樹脂 層)(S5)被覆金屬基底層74。
之後，在第2絕緣層32之其他面中，於從乾膜76露出之金屬基底層74電鍍以銅作為主成分之金屬，於金屬基底層74形成金屬層78之同時，亦於貫通孔72充填金屬層79(S6)。此時，對於第2絕緣層32之一的面側係因貼附有載體73之故，於貫通孔72均一地充填金屬層79，在金屬層79之第2絕緣層32之一的面側端面與第2絕緣層32之一的面成為拉平的狀態。由此，極柱60之頂部64則呈具有與第2絕緣層32之一的面相同高度之狀態。然而，未使用載體73而形成極柱60之情況，極柱60之高度係對於設計而言對於有最大±5μm之公差之情況，經由使用載體73而形成極柱60之時，對於設計而言成為最大±2μm之公差。
之後，如圖5所示，剝離乾膜76，蝕刻去除由乾膜76所被覆之部分的金屬基底層74之後，剝離載體73(S7)。其結果，形成有由金屬基底層74與金屬層78所構成之配線圖案50的上部配線部56，和由金屬基底層74與金屬層79所構成之極柱60。
然而，在S2之處理中，調整雷射的輸出，從第2絕緣層32之一的面至其他面徐緩使其降低，形成前細之推拔形狀的貫通孔之後，接下來係從第2絕緣層32之其他面至其一的面徐緩地使雷射輸出降低，於其他面的附近形成前細之推拔形狀。其結果，可形成從頂部64朝向基部66附近而成為前細之推拔形狀，從基部66附近朝向基部 66附近而成為前粗之推拔形狀的極柱60(參照圖3)。另外，於所形成之貫通孔72，經由使用表面粗化用之藥品之時，於貫通孔72之周面形成凹凸形狀。由此，可於極柱60之側面形成凹凸者。
之後，於第2絕緣層32之其他面側塗佈黏著劑而形成黏接劑層36，更且，於黏接劑層36上層疊補強薄膜38，以第1絕緣層34被覆上部配線部56之後，進行加熱而使黏接劑層36硬化，形成第1絕緣層34(S8)。之後，使用雷射，於第1絕緣層34之特定位置，至露出有上部配線部56為止形成貫通孔84(相當於在申請專利範圍第11項之第2貫通孔)，除去其污點(削屑)(S9)。然而，以單一的層形成第1絕緣層34之情況係澆鑄聚醯亞胺樹脂之後，經由加熱而使其硬化而形成者為佳。
之後，於第1絕緣層34，貫通孔84及上部配線部56濺鍍金屬而形成金屬基底層86(相當於在申請專利範圍第11項之第2金屬基體層)(S10)。之後，於第2絕緣層32層疊樹脂製之乾膜88之同時，亦對於金屬基底層86層疊樹脂製之乾膜90，使用對應於下部配線部52及連結配線部54之圖案的光罩，將乾膜90進行曝光．現像，以特定圖案之樹脂層(乾膜90，相當於在申請專利範圍第11項之第2樹脂層)被覆金屬基底層86(S11)。
之後，如圖6所示，於從乾膜90露出之金屬基底層86，電鍍以銅作為主成分之金屬，形成金屬層92(相當於 在申請專利範圍第11項之第3金屬層)(S12)。之後，剝離乾膜88及乾膜90(S13)。之後，於上部配線部56，金屬層92及金屬基底層86上層疊乾膜93，於極柱60電鍍焊錫而形成焊錫凸塊62(S14)。
然而，在S14之處理中，由提升電鍍時之析出速度者，可於焊錫凸塊62之頂部設置圓滑度。對於提升電鍍時之析出速度，係採取提升電流密度之情況，或變更電鍍液之種類或對於電鍍液之添加劑之手段者。由調整析出速度而具有任意之殘留應力者，可於焊錫凸塊62之頂部具有任意之圓滑度。
之後，於第2絕緣層32及焊錫凸塊60上層疊乾膜94，剝離乾膜93。並且，蝕刻去除由乾膜90所被覆之金屬基底層86(S15)。其結果，形成從金屬基底層86及金屬層92所構成之配線圖案50之下部配線部52及連結配線部54。
之後，在剝離乾膜94之後，於第1絕緣層34，下部配線部52及連結配線部54層疊樹脂製之抗焊劑而形成第3絕緣層40，使用特定圖案之光罩而將第3絕緣層40進行曝光．現像(S16)。其結果，於絕緣層40形成開口部42，下部配線部52之一部分則從開口部42露出(形成外部連接電極)。
歷經以上S1~S16之處理而可製造中介片30。
如根據以上之半導體裝置100，均一地形成極柱的高度之故，可抑制設置於配線基板之極柱與半導體晶片之電 極之間的接合不良的產生。
〔第2實施形態〕
第2實施形態係在中介片之構成中與第1實施形態不同之構成，對於其他的構成係與第1實施形態同樣。
在第1實施形態中，極柱60之頂部64係位於與和第2絕緣層32之第1絕緣層34相反側的面同樣高度，但在有關本實施形態之中介片30’中，係如圖7所示，極柱60’之頂部64係位於較和第2絕緣層32之第1絕緣層34相反側的面的位置。並且，形成於極柱60’上之焊錫凸塊62’則位於與和第2絕緣層32之第1絕緣層34相反側的面同樣高度。在本實施形態中，焊錫凸塊62’的頂部係帶有圓滑度之故，焊錫凸塊62’之最低的部分則位於和第2絕緣層32之第1絕緣層34相反側的面相同的高度。焊錫凸塊62’的頂部為平坦的形狀之情況係焊錫凸塊62’的上面與和第2絕緣層32之第1絕緣層34相反側的面成為拉平的狀態。其他的構成係與在第1實施形態之中介片30同樣的構成。然而，極柱60’之高度i係必須為與第1實施形態之極柱60同樣的高度之情況，第2實施形態之第2絕緣層32係使用較第1實施形態之第2絕緣層32僅焊錫凸塊62’之高度h分厚度者。或將極柱60’，僅縮短焊錫凸塊62’之高度h分亦可。
接著，對於中介片30’之製造方法加以說明。於金屬基底層74形成金屬層78之同時，亦於貫通孔72充填金 屬層79之工程(在第1實施形態之S6)為止係可與第1實施形態同樣地製造。與第1實施形態同樣，對於於貫通孔72充填金屬層79時，係因對於第2絕緣層32之一的面側係貼附載體73之故，於貫通孔72均一地充填金屬層79，在金屬層79之第2絕緣層32之一的面側端面與第2絕緣層32之一的面成為拉平的狀態。
之後，如圖8所示，剝離乾膜76，蝕刻去除由乾膜76所被覆之部分的金屬基底層74之後，剝離載體73(S7’)。其結果，形成由金屬基底層74與金屬層78所構成之配線圖案50之上部配線部56。
之後，於第2絕緣層32之其他面側塗佈黏著劑而形成黏接劑層36，更且，於黏接劑層36上層疊補強薄膜38，以第1絕緣層34被覆上部配線部56之後，進行加熱而使黏接劑層36硬化，形成第1絕緣層34(S8’)。之後，使用雷射，於第1絕緣層34之特定位置，至露出有上部配線部56為止形成貫通孔84(相當於在申請專利範圍第12項之第2貫通孔)，除去其其污點(削屑)(S9’)。然而，以單一的層形成第1絕緣層34之情況係澆鑄聚醯亞胺樹脂之後，經由加熱而使其硬化而形成者為佳。
之後，於第1絕緣層34，貫通孔84及上部配線部56濺鍍金屬而形成金屬基底層86(相當於在申請專利範圍第12項之第2金屬基底層)(S10’)。之後，於第2絕緣層32層疊樹脂製之乾膜88之同時，亦對於金屬基底層86層 疊樹脂製之乾膜90，使用對應於下部配線部52及連結配線部54之圖案的光罩，將乾膜90進行曝光．現像，以特定圖案之樹脂層(乾膜90，相當於在申請專利範圍第12項之第2樹脂層)被覆金屬基底層86(S11’)。
之後，如圖9所示，於從乾膜90露出之金屬基底層86，電鍍以銅作為主成分之金屬，形成金屬層92(相當於在申請專利範圍第12項之第3金屬層)(S12’)。之後，剝離乾膜88及乾膜90，於金屬層92及金屬基底層86上層疊乾膜93’(相當於在申請專利範圍第12項之第3樹脂層)之後，軟蝕刻金屬層79(S13’)。其結果，形成極柱60’。之後，於極柱60’電鍍焊錫而形成焊錫凸塊62’(S14’)。對於使用於軟蝕刻之蝕刻液種類並無指定，但使用導體之蝕刻速率為3μm/min以下的構成為佳，蝕刻速率越小，極柱60’的高度不均越不易產生。
之後，於第2絕緣層32及焊錫凸塊62’上層疊乾膜94(相當於在申請專利範圍第12項之第4樹脂層)，剝離乾膜93’。並且，蝕刻去除由乾膜90所被覆之金屬基底層86(S15’)。其結果，形成從金屬基底層86及金屬層92所構成之配線圖案50之下部配線部52及連結配線部54。
之後，在剝離乾膜94之後，於第1絕緣層34，下部配線部52及連結配線部54層疊樹脂製之抗焊劑而形成第3絕緣層40，使用特定圖案之光罩而將第3絕緣層40進行曝光．現像(S16’)。其結果，於絕緣層40形成開口 部42，下部配線部52之一部分則從開口部42露出(形成外部連接電極)。
如根據第2實施形態，於極柱形成時，經由載體73而加以平坦化，經由軟蝕刻而未有產生高度不均，均一地形成極柱60’之高度之故，可抑制設置於配線基板之極柱60’與半導體晶片之電極之間的接合不良的產生。另外，極柱60’之頂部64係位於較與第2絕緣層32之第1絕緣層34相反側的面為低的位置，對於連接所必要之焊錫之大部分則位於較與絕緣層32之第1絕緣層相反側的面為低的位置之故，即使產生焊錫溢流，亦不易產生鄰接之端子的短路。
〔第3實施形態〕
第3實施形態係在下述的點與第2實施形態不同，其他的構成係具有與第2實施形態同樣之構成。
如圖10所示，半導體裝置30”係焊錫凸塊62”之頂部則位於較與第2絕緣層32之第1絕緣層34相反側的面為高的位置，從與第2絕緣層32之第1絕緣層34相反側的面突出部分的口徑，則變為較極柱60’的口徑為大。由此，連接面積增加之故而信賴性提升。另外，如後述，極柱60’的口徑變小之故，成為可防止經由安裝偏差而半導體晶片之端子與半導體裝置30之端子的接觸不良。另外，在本實施形態中，在與貫通孔72之第2絕緣層32之第1絕緣層34相反側的面之口徑，即極柱60’之上面的口 徑則成為較半導體晶片22之貫通電極26之頂部的口徑為小。由此，於安裝時，焊錫凸塊62”之焊錫則熔融加以形成，於與第2絕緣層32之第1絕緣層34相反側的面和極柱60’之頂部的階差部分，半導體晶片22之貫通電極26則未有掉落者。
半導體裝置30”係可與第2實施形態同樣地加以製造，但在形成焊錫凸塊62”時，使電鍍時間增加即可。
〔第4實施形態〕
第4實施形態係在下述的點與第1實施形態不同，其他的構成係具有與第1實施形態同樣之構成。
如圖11所示，半導體裝置200係具有所謂DDP(Double Die Package)構造之半導體封裝，層積2片同種類之半導體晶片310而加以封裝之構成。
半導體裝置200係具有較半導體晶片310尺寸為大之印刷基板320。對於印刷基板320的表面係形成有結合區322。對於印刷基板320之背面係形成有電極墊片324，對於電極墊片324係形成有焊錫球326。
對於印刷基板320上係藉由黏著劑層330而安裝有半導體晶片310。對於半導體晶片310係形成有電極312。電極312係例如由銅或金，焊錫等加以構成。半導體晶片310係在將電極312朝向上方之狀態而覆晶連接於中介片300。對於中介片300上係藉由黏著劑層340而更加層積有半導體晶片310及中介片300。
對於各中介片300之外側係形成有外部連接電極402。各外部連接電極402係經由接合打線350而電性連接於印刷基板320之結合區322。
在半導體裝置200中，如上述所層積之半導體晶片310則與接合打線350同時經由封閉樹脂360所封閉。
如圖12所示，在中介片300中第2絕緣層32亦成為基底。對於第2絕緣層32上係形成有第1絕緣層34。
極柱600係在貫通第2絕緣層32之狀態立設於配線圖案500之上部配線部560。對於極柱600上係形成有焊錫凸塊620。極柱600，焊錫凸塊620及配線圖案500係以和在第1實施形態之極柱60，焊錫凸塊62及配線圖案50同樣之材料加以構成。另外，極柱600及焊錫凸塊620係具有與在第1實施形態之極柱60及焊錫凸塊62同樣的形狀。
在中介片300中，第2絕緣層32亦被覆極柱600之側面，第2絕緣層32係作為保護極柱600之保護層而發揮機能。
配線圖案500之下部配線部520係由金屬層412所被覆，構成外部連接電極402(參照圖11)。金屬層412係例如具有層積鎳或金等之構成。
中介片300亦可與經由第1實施形態之中介片30同樣地加以製造。即，在於第2絕緣層32之特定位置形成第1貫通孔之後，於第2絕緣層32之一的面貼附載體。之後，於第2絕緣層32形成第1金屬基底層之後，由特 定圖案之第1樹脂層被覆第1金屬基底層。並且，於從第2絕緣層之其他的面之第1樹脂層露出之第1金屬基底層，形成以銅作為主成分之第1金屬層之同時，於第1貫通孔充填以銅作為主成分之第2金屬層。之後，除去第1樹脂層，再除去由第1樹脂層所被覆之部分的第1金屬基底層，形成上部配線部560與極柱600。之後，形成被覆上部配線部560之第1絕緣層34，於第1絕緣層34之特定位置露出有上部配線部560為止而形成第2貫通孔。並且，於第1絕緣層34形成第2金屬基底層之後，由特定圖案之第2樹脂層被覆第2金屬基底層。之後，於從第2樹脂層露出之第2金屬基底層，形成以銅作為主成分之第3金屬層。之後，於極柱600之頂部形成焊錫凸塊620之後，由第3樹脂層被覆焊錫凸塊620與第2絕緣層32之上面。之後，去除第2樹脂層及第3樹脂層之後，除去由第2樹脂層所被覆之部分之前述第2金屬基底層，形成連結配線部540及下部配線部520。之後，於下部配線部520電鍍金屬而形成金屬層412。
然而，於使用於具有DDP(Double Die Package)構造之半導體封裝之中介片，亦可適用與經由第2，第3實施形態之中介片之極柱同樣的構造。
〔實施例〕
(1)樣品之製作
製造具有與圖1同樣構成之半導體裝置(TSV構 造)，作為樣品。
將具有表1~3所示之特徵的中介片安裝於半導體晶片層積體與控制器之層積體，製造封裝尺寸為10mm角之有關比較例及實施例1~15之半導體裝置。
有關實施例之中介片係經由上述之S1~S16之製造方法而製作。有關比較例之中介片係未使用載體而製作。對於極柱之高度設計而言之最大公差係如表1~3所示。
表中，對於柱狀物(極柱與焊錫凸塊之合計)的高度，極柱之前端部則與第2絕緣層拉平地加以形成，焊錫凸塊則從第2絕緣層之上面突出，以與極柱相同口徑所形成之構成(顯示於圖2之形狀)，以「A」顯示，焊錫凸塊之前端部則與第2絕緣層拉平地加以形成之構成(顯示於圖7之形狀)，以「B」顯示，極柱的前端部則位於較第2絕緣層之上面為低之位置，焊錫凸塊之前端則從第2絕緣層之上面突出，以較極柱為大之口徑加以形成之構成(顯示於圖10之形狀)，以「C」顯示。另外，對於比較例，極柱的前端部則呈從第2絕緣層之上面突出地形成，將焊錫凸塊，以和極柱相同口徑形成於其上方。
對於極柱高度之設計而言之最大公差係指與極柱高度之設計之尺寸差。在比較例中，將此公差作為±5μm。在實施例1~15中係作為±2μm。
對於推拔之有無，如圖3所示，將極柱60之側面與對於極柱60而言水平的線之所成角作為θ之情況，tanθ為30以下之構成作為「有」推拔，tanθ較30為大之構成 作為「無」推拔。
對於柱狀物之前端的圓滑度，如圖3所示，焊錫凸塊62之頂部之最高部分與最低部分的差L為3μm以上之構成作為「有」圓滑度，而L不足3μm之構成作為「無」圓滑度。
對於極柱根源之粗大係如圖3所示，極柱60之附根部分的位置與極柱60之根源未呈變粗地形成之情況之附根部分之位置的差X為3μm以上之構成作為「有」粗大，而X不足3μm之構成作為「無」粗大。
對於極柱側面之凹凸，係將極柱側面之表面粗度，依照JIS B 0601-2001而測定之結果，算術平均粗度Ra為1μm以上之構成作為「有」凹凸，而Ra為不足1μm之構成作為「無」凹凸。
安裝係使用覆晶接合器，於半導體晶片層積體與控制器之層積體與中介片間，由夾持厚度30μm之NCF(Non-Conductive Film)，以240℃、0.5MPa之壓力進行10秒鐘加壓者而進行。安裝後，將NCF以180℃，進行1小時之熱處理而使其硬化。之後，經由塑模樹脂而封閉，以180℃進行4小時的熱處理而使其硬化。
(2)樣品之評估
(2.1)端子間間隙
對於實施例1~15，比較例，有關各10個樣品，經由確認導通之時而調查控制器的端子與中介片之端子(柱狀 體)之間隔(張開)之有無。將其結果示於表1~3。在所有的樣品間隔無之構成作為良品以「○」，包含有1個以上間隔之樣品之情況作為不良品以「×」顯示。
(2.2)兩端子之接觸狀態
對於實施例1~15，比較例，有關各10個樣品，經由至兩端子之連接部分為止研削控制器之端子與中介片之端子之接觸面積而從剖面觀察之時，調查兩端子之接觸狀態。將其結果示於表1~3。對於最為偏移的端子，接觸面積則僅有貫通電極26之90%以上的樣品情況作為良品以「○」，接觸面積雖不足貫通電極26之90%，但實際使用上未有問題之位準，作為容許品以「△」顯示。
(2.3)NCF之咬合
對於實施例1~15，比較例，有關各10個樣品，經由至兩端子之連接部分為止研削控制器之端子與中介片之端子之間是否有NCF之咬合而從剖面觀察之時，進行調查。將其結果示於表1~3。僅未存在有咬合之樣品情況作為良品以「○」，而雖一部分存在有咬合，但實際使用上未有問題之位準，作為容許品以「△」顯示。
(2.4)溫度樣品試驗(TCT)
對於實施例1~15，比較例，有關各10個樣品，將在-65℃之環境下進行10分鐘，在150℃之環境下進行10分 鐘暴露之樣品作為1循環，反覆此，調查電性阻抗值增加10%時之樣品數。10個所有的樣品為700循環以上之構成作為優良品以「◎」，而10個所有的樣品為600循環以上之構成作為良品以「○」，10個所有的樣品為500循環以上之構成作為容許品以「△」顯示。
在實施例1~15中，對於極柱之高度設計而言之最大公差為小，極柱的頂部位於均一的高度之故，未有控制器之端子與中介片之端子(柱狀體)與間隔(張開)，兩端子則良好地加以連接。對此，在比較例中，對於極柱之高度設計而言之最大公差為大，極柱的頂部位於不均一的高度之故，產生有控制器之端子與中介片之端子(柱狀體)與間隔(張開)，產生連接不良。
另外，在實施例2~5，7~10，12~15中，極柱具有推拔形狀，柱狀體前端之剖面積增加之故，可良好地防止控制器之端子與中介片之端子之接觸不良。對此，在比較例，實施例1，6，11中，極柱未具有推拔形狀，極柱及焊錫凸塊之前端部則從第2絕緣層突出加以形成之故，控制器之端子與中介片之端子的接觸面積變小。
另外，在實施例3~5，8~10，13~15中，因柱狀體前端帶有圓滑度之故，可於安裝時推開NCF，未於控制器之端子與中介片之端子之間產生有NCF的咬合。
另外，在實施例4，5，9，10，14，15中，形成有極 柱之根源粗大之故，而與上部配線部之連接性提升，在TCT試驗成為良好的結果。更且，在實施例5，10，15中，於極柱的側面形成有凹凸之故，與第2絕緣層之密著性則提升，在TCT試驗成為優良的結果。
10‧‧‧半導體晶片層積體
12‧‧‧半導體晶片
14‧‧‧貫通孔
16‧‧‧貫通電極
20‧‧‧控制器
22‧‧‧半導體晶片
24‧‧‧貫通孔
26‧‧‧貫通電極
28‧‧‧下填充材
30，30’，30”‧‧‧中介片
32‧‧‧第2絕緣層
34‧‧‧第1絕緣層
36‧‧‧黏接劑層
38‧‧‧補強薄膜
40‧‧‧第3絕緣層
42‧‧‧開口部
50‧‧‧配線圖案
52‧‧‧下部配線部
54‧‧‧連結配線部
56‧‧‧上部配線部
60‧‧‧極柱
62‧‧‧焊錫凸塊
64‧‧‧頂部
66‧‧‧基部
72‧‧‧貫通孔
74‧‧‧金屬基底層
76‧‧‧乾膜
78，79‧‧‧金屬層
84‧‧‧貫通孔
86‧‧‧金屬基底層
88，90‧‧‧乾膜
92‧‧‧金屬層
93，93’，94‧‧‧乾膜
100‧‧‧半導體裝置
200‧‧‧半導體裝置
300‧‧‧中介片
310‧‧‧半導體晶片
312‧‧‧電極
320‧‧‧印刷基板
322‧‧‧結合區
324‧‧‧電極墊片
326‧‧‧焊錫球
330，340‧‧‧黏接劑層
350‧‧‧接合打線
360‧‧‧封閉樹脂
412‧‧‧金屬層
圖1係顯示有關第1實施形態之半導體裝置之概略構成的剖面圖。
圖2係顯示有關第1實施形態之中介片之概略構成的剖面圖。
圖3係圖2之中介片的部分擴大圖。
圖4係概略性地顯示圖2之中介片的製造方法之圖面。
圖5係概略性地顯示圖2之中介片的製造方法之圖面，概略性地顯示圖4之後續工程的圖面。
圖6係概略性地顯示圖2之中介片的製造方法之圖面，概略性地顯示圖5之後續工程的圖面。
圖7係顯示有關第2實施形態之中介片之概略構成的剖面圖。
圖8係概略性地顯示圖7之中介片的製造方法之圖面。
圖9係概略性地顯示圖7之中介片的製造方法之圖面，概略性地顯示圖8之後續工程的圖面。
圖10係顯示有關第3實施形態之中介片之概略構成 的剖面圖。
圖11係顯示有關第4實施形態之半導體裝置之概略構成的剖面圖。
圖12係顯示有關第4實施形態之中介片之概略構成的剖面圖。
56‧‧‧上部配線部
60‧‧‧極柱
62‧‧‧焊錫凸塊
64‧‧‧頂部
66‧‧‧基部
L‧‧‧頂部之最高部分與最低部分的差
X‧‧‧附根部分之位置的差

Claims (14)

  1. 一種配線基板，其特徵為具有：第1絕緣層，和形成於前述第1絕緣層之配線圖案，和設置於前述第1絕緣層之一方的面，具有貫通孔之第2絕緣層，和填充於前述貫通孔之至少一部分而立設於前述配線圖案上之特定位置，從與半導體晶片加以連接的銅作為主成分之金屬所構成之極柱，前述極柱的頂部則位於均一的高度者。
  2. 如申請專利範圍第1項記載之配線基板，其中，前述極柱之頂部則位於和與前述第2絕緣層之前述第1絕緣層相反側的面相同的高度者。
  3. 如申請專利範圍第1項記載之配線基板，其中，前述極柱之頂部則位於較與前述第2絕緣層之前述第1絕緣層相反側的面為低之位置者。
  4. 如申請專利範圍第3項記載之配線基板，其中，在與前述貫通孔之前述第2絕緣層之前述第1絕緣層相反側的面之口徑，則較前述半導體晶片之端子的頂部口徑為小者。
  5. 如申請專利範圍第1項至第4項任一項記載之配線基板，其中，前述極柱係具有推拔形狀者。
  6. 如申請專利範圍第1項至第5項任一項記載之配線基板，其中，對於前述極柱上係設置有焊錫凸塊者。
  7. 如申請專利範圍第6項記載之配線基板，其中， 前述焊錫凸塊的頂部係帶有圓滑度者。
  8. 如申請專利範圍第1項至第7項任一項記載之配線基板，其中，前述極柱之基部的口徑則較前述基部之前端部口徑為大者。
  9. 如申請專利範圍第1項至第8項任一項記載之配線基板，其中，對於前述極柱側面係設置有凹凸者。
  10. 一種配線基板的製造方法，其特徵為具有：於第2絕緣層之特定位置形成第1貫通孔之工程，和於前述第2絕緣層之一的面貼附載體之工程，和於前述第2絕緣層形成第1金屬基底層之工程，和將前述第1金屬基底層，由特定圖案之第1樹脂層加以被覆之工程，和於從前述第2絕緣層之另一面的前述第1樹脂層露出之前述第1金屬基底層，形成以銅作為主成分之第1金屬層之同時，於前述第1貫通孔，充填以銅作為主成分之第2金屬層之工程，和除去前述第1樹脂層之工程，和除去由前述第1樹脂層所被覆之部分的前述第1金屬基底層，形成配線圖案之一部分與極柱之工程，和形成被覆前述配線圖案之一部分之第1絕緣層之工程，和於前述第1絕緣層之特定位置，至露出有前述配線圖案之一部分為止形成第2貫通孔之工程，和於前述第1絕緣層形成第2金屬基底層之工程， 和將前述第2金屬基底層，由特定圖案之第2樹脂層加以被覆之工程，和於從前述第2樹脂層露出之前述第2金屬基底層，形成以銅作為主成分之第3金屬層之工程，和於前述極柱之頂部形成焊錫凸塊之工程，和以第3樹脂層被覆前述焊錫凸塊之工程，和除去前述第2樹脂層及前述第3樹脂層之工程，和除去由前述第2樹脂層所被覆之部分的前述第2金屬基底層，形成配線圖案之殘留部分之工程，和由第3絕緣層被覆前述配線圖案之殘留部分之特定位置之工程者。
  11. 一種配線基板的製造方法，其特徵為具有：於第2絕緣層之特定位置形成第1貫通孔之工程，和於前述第2絕緣層之一的面貼附載體之工程，和於前述第2絕緣層形成第1金屬基底層之工程，和將前述第1金屬基底層，由特定圖案之第1樹脂層加以被覆之工程，和於從前述第2絕緣層之另一面的前述第1樹脂層露出之前述第1金屬基底層，形成以銅作為主成分之第1金屬層之同時，於前述第1貫通孔，充填以銅作為主成分之第2金屬層之工程，和除去前述第1樹脂層之工程，和除去由前述第1樹脂層所被覆之部分的前述第1金屬基底層，形成配線圖案之一部分之工程， 和形成被覆前述配線圖案之一部分之第1絕緣層之工程，和於前述第1絕緣層之特定位置，至露出有前述配線圖案之一部分為止形成第2貫通孔之工程，和於前述第1絕緣層形成第2金屬基底層之工程，和將前述第2金屬基底層，由特定圖案之第2樹脂層加以被覆之工程，和於從前述第2樹脂層露出之前述第2金屬基底層，形成以銅作為主成分之第3金屬層之工程，和剝離前述第2樹脂層之工程，和將前述第2金屬基底層及前述第3金屬層，由第3樹脂層加以被覆之工程，和將前述第2金屬層，從前述第2絕緣層之一的面側，經由軟蝕刻除去至特定位置為止而形成極柱之工程，和於前述極柱之頂部形成焊錫凸塊之工程，和以第4樹脂層被覆前述焊錫凸塊之工程，和除去前述第3樹脂層之工程，和除去由前述第2樹脂層所被覆之部分的前述第2金屬基底層，形成配線圖案之殘留部分之工程，和除去前述第4樹脂層之工程，和由第3絕緣層被覆前述配線圖案之殘留部分之特定位置之工程者。
  12. 一種配線基板的製造方法，其特徵為具有：於第2絕緣層之特定位置形成貫通孔之工程， 和於前述第2絕緣層之一面貼附載體之工程，和於前述第2絕緣層之另一面形成配線圖案之一部分，於前述貫通孔形成金屬層之工程，和形成被覆前述配線圖案之一部分之第1絕緣層之工程，和於前述第1絕緣層之特定位置，至露出有前述配線圖案之一部分為止形成第2貫通孔之工程，和形成配線圖案之殘留部分之工程者。
  13. 一種半導體裝置，其特徵為將具有貫通電極之複數片的半導體晶片，層積於如申請專利範圍第1項至第9項任一項記載之配線基板上者。
  14. 一種半導體裝置，其特徵為將複數片的半導體晶片，每1片，安裝於如申請專利範圍第1項至第9項任一項記載之配線基板者。
TW101129381A 2012-08-14 2012-08-14 配線基板及該製造方法以及半導體裝置 TW201408145A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101129381A TW201408145A (zh) 2012-08-14 2012-08-14 配線基板及該製造方法以及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101129381A TW201408145A (zh) 2012-08-14 2012-08-14 配線基板及該製造方法以及半導體裝置

Publications (1)

Publication Number Publication Date
TW201408145A true TW201408145A (zh) 2014-02-16

Family

ID=50550678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129381A TW201408145A (zh) 2012-08-14 2012-08-14 配線基板及該製造方法以及半導體裝置

Country Status (1)

Country Link
TW (1) TW201408145A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720428B (zh) * 2018-07-30 2021-03-01 南韓商三星電機股份有限公司 印刷電路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720428B (zh) * 2018-07-30 2021-03-01 南韓商三星電機股份有限公司 印刷電路板

Similar Documents

Publication Publication Date Title
TWI692820B (zh) 半導體裝置及其製造方法
CN210006732U (zh) 芯片封装结构
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9515050B2 (en) Electronic apparatus having a resin filled through electrode configured to go through first and second semiconductor components
US8174109B2 (en) Electronic device and method of manufacturing same
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
TWI496259B (zh) 封裝裝置及其製造方法
US7829987B2 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US20170018505A1 (en) Wiring board with embedded component and integrated stiffener and method of making the same
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
TWI636545B (zh) 半導體裝置
JP2014007228A (ja) 半導体装置及びその製造方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP5128180B2 (ja) チップ内蔵基板
TW202025419A (zh) 低翹曲扇出型封裝結構
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
US9112063B2 (en) Fabrication method of semiconductor package
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP2012174791A (ja) 配線基板およびその製造方法ならびに半導体装置
JP2016066649A (ja) 電子装置及び電子装置の製造方法
TW201408145A (zh) 配線基板及該製造方法以及半導體裝置