JP2010238996A - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2010238996A
JP2010238996A JP2009086621A JP2009086621A JP2010238996A JP 2010238996 A JP2010238996 A JP 2010238996A JP 2009086621 A JP2009086621 A JP 2009086621A JP 2009086621 A JP2009086621 A JP 2009086621A JP 2010238996 A JP2010238996 A JP 2010238996A
Authority
JP
Japan
Prior art keywords
layer
electrode
copper plate
semiconductor module
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009086621A
Other languages
English (en)
Inventor
Yoshihisa Okayama
芳央 岡山
Katsumi Ito
克実 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009086621A priority Critical patent/JP2010238996A/ja
Priority to US12/727,749 priority patent/US20100248429A1/en
Priority to CN201010155425A priority patent/CN101853788A/zh
Publication of JP2010238996A publication Critical patent/JP2010238996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】銅板と半導体素子との電気的接続の向上を図った半導体モジュールの製造方法を提供する。
【解決手段】半導体モジュール１は、銅板をエッチングして突起電極１１０と凹部を形成し、その凹部に、突起電極１１５の高さよりも低い位置まで絶縁樹脂層１２０を形成した後に、半導体素子２１０と、突起電極１１０と一体的に形成されている配線層１３５を備えた銅板とを圧着し、配線層１３５を半導体素子２１０側に凸になるように反ることで、突起電極１１０と素子電極２１１との電気的接続を確実にする。
【選択図】図１

Description

本発明は、半導体モジュールの製造方法に関する。
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される半導体モジュールの小型化が求められている。これを実現するために半導体モジュールの外部接続電極間の狭ピッチ化が不可欠となるものの、はんだボール自体の大きさやはんだ付け時のブリッジ発生などが制約となり、外部接続電極の狭ピッチ化による小型化には限界があった。近年では、このような限界を克服するために、半導体モジュールに再配線を形成することによる外部接続電極の再配置が行われている。このような再配置の方法として、たとえば、シリコン基板をハーフエッチすることによって形成した突起構造を電極またはビアとし、シリコン基板にエポキシ樹脂などの絶縁層を介して半導体チップを装着し、突起構造に半導体モジュールの外部接続電極を接続する方法が知られている（特許文献１参照）。
特開平９−２８９２６４号公報
しかしながら、突起構造を備えたシリコン基板と、半導体チップとの間には絶縁層が充填されているため、それらの間に絶縁層の材料が流れ込んで絶縁層が介在してしまい、シリコン基板と半導体チップとの電気的接続不良が生じる可能性がある。
本発明のある態様は、金属板をエッチングして突起部を形成する第１の工程と、前記突起部の一部が露出する厚みの絶縁層を形成する第２の工程と、表面に複数の電極を有する半導体基板と、前記金属板とを前記絶縁層を介して圧着し、前記突起部と前記電極とを電気的に接続する第３の工程と、を備える半導体モジュールの製造方法である。
この態様によれば、突起電極１１０と素子電極２１１との電気的接続を確実にすることができる。
本発明によれば、突起電極と半導体素子の電極との間の電気的接続を確実にできる半導体モジュールの製造方法を得ることができる。
実施の形態１に係る半導体モジュールの構造を示す断面図である。 実施の形態１に係る半導体モジュールの構造を示す平面図である。 図２のＡ−Ａ’線に沿った実施の形態１に係る半導体モジュールの製造工程断面図である。 図２のＡ−Ａ’線に沿った実施の形態１に係る半導体モジュールの製造工程断面図である。 図２のＡ−Ａ’線に沿った実施の形態１に係る半導体モジュールの製造工程断面図である。 図２のＡ−Ａ’線に沿った実施の形態２に係る半導体モジュールの製造工程断面図である。
以下、本発明の実施の形態について図面を参照して説明する。
（実施形態１）
図１は、実施形態１に係る半導体モジュールの構成を示す概略断面図であり、図２は半導体モジュール（１チップ分）の平面図である。図１の断面図は、図２のＡ−Ａ’線に沿った断面図である。
半導体モジュール１は、素子搭載用基板１００と半導体素子２００とを備える。
まず、素子搭載用基板１００は、絶縁樹脂層１２０と、絶縁樹脂層１２０の一方の主表面に設けられた配線層１３５（再配線）と、配線層１３５と電気的に接続され、配線層１３５から絶縁樹脂層１２０側に突出している突起電極１１０とを含む。半導体搭載用基板１００には、配線層１３５の電極形成領域１３５ａに突起電極１１０が各辺に沿って形成されている。
絶縁樹脂層１２０は、配線層１３５と半導体素子２００との接着層としての役割を有する。絶縁樹脂層１２０としては、加熱により硬化性を引き起こす絶縁材料、加熱により可塑性を引き起こす絶縁材料、加熱により変形する絶縁材料などが用いられる。絶縁樹脂層１２０の厚さは、たとえば約２０μｍである。
また、絶縁樹脂層１２０は、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成することができる。
加熱により可塑性を引き起こす絶縁材料としては、アクリル系熱可塑性樹脂などの熱可塑性樹脂が挙げられる。可塑性を引き起こす温度は、たとえば１５０〜２００℃である。
加熱により変形する絶縁材料としては、ガラス転移温度（Ｔｇ）がたとえば８０〜１３０℃であれば熱硬化性樹脂であってもよい。このような熱硬化性樹脂としては、ポリイミド系熱硬化性樹脂などが挙げられる。
配線層１３５は、絶縁樹脂層１２０の半導体素子２００と反対側の主表面に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成されている。圧延銅は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。なお、配線層１３５は電解銅などで形成されてもよい。配線層１３５は、突起電極１１０が形成される電極形成領域１３５ａと、これに連続して延在する配線領域１３５ｂと、電極形成領域１３５ａと反対側の配線領域端部に設けられた外部接続領域１３５ｃとを有している。外部接続領域１３５ｃには、後述するはんだボール１５０が配置される。なお、配線層１３５の厚さは、たとえば約１５μｍである。
電極形成領域１３５ａには配線層１３５から突起電極１１０が突出しており、突起電極１１０は絶縁樹脂層１２０を貫通して半導体素子２００に到達している。電極形成領域（突起電極１１０）は、半導体素子２１０の素子電極２１１に対応した位置に形成されており、突起電極１１０と素子電極２１１とが電気的に接続されている。本実施形態では、配線層１３５と突起電極１１０とは一体的に形成されており、これにより配線層１３５と突起電極１１０との接続が確実になっている。また、配線層１３５と突起電極１１０とが一体的に形成されたことにより、半導体モジュール１の使用環境下で発生する熱応力による配線層１３５と突起電極１１０との界面における亀裂（クラック）の発生などを防止できる。さらに、配線層１３５と素子電極２１１との電気的な接続を、突起電極１１０と素子電極２１１との圧着と同時にできることから、工程数が増大しないという効果を奏する。
配線層１３５から絶縁樹脂層１２０側に突出した突起電極１１０はその全体的な形状が、先端に近づくにつれて径が細くなっている。突起電極１１０の平面視形状は、本実施形態では楕円形を含む略丸型であるが、特にこれに限定されず、たとえば四角形などの多角形であってもよい。突起電極１１０の頂部面および側面には金属層１１４が積層されている。金属層１１４は、突起電極１１０に接するニッケル（Ｎｉ）からなるＮｉ層１１２と、Ｎｉ層１１２上に積層された金（Ａｕ）からなるＡｕ層１１３とを含み、Ｎｉ層１１２とＡｕ層１１３が突起電極１１０側からこの順で積層されている。
金属層１１４の最表面にはＡｕ層１１３が積層され、金属層２１４の最表面にはＡｕ層２１３が積層されている。そのため、突起電極１１０と素子電極２１１とは、Ａｕ層１１３とＡｕ層２１３とが金−金接合（金と金との接合）することにより電気的に接続されている。これにより、突起電極１１０と素子電極２１１との接続信頼性が向上する。素子電極２１１の上には金属層２１４が積層されている。金属層２１４は、素子電極２１１１に接するニッケル（Ｎｉ）からなるＮｉ層２１２と、Ｎｉ層２１２上に積層された金（Ａｕ）からなるＡｕ層２１３とを含み、Ｎｉ層２１２とＡｕ層２１３が素子電極２１１側からこの順で積層されている。なお、突起電極１１０と素子電極２１１とは、金属層１１４及び２１４を介在させずに直に接続されていてもよいし、はんだなどの低融点導電材料を介在させて接続されていてもよい。突起電極１１０の高さ、頂部面の径、および底部面の径は、それぞれたとえば約２０μｍ、約４５μｍφ、および約６０μｍφである。また、Ｎｉ層１１２、２１２およびＡｕ層１１３、２１３の厚さは、それぞれたとえば約１μｍ〜約１５μｍおよび約０．０３μｍ〜約１μｍである。
配線層１３５および絶縁樹脂層１２０の上（図１の上方）には、配線層１３５の酸化などを防ぐための配線保護層１４０が設けられている。配線保護層１４０としては、フォトソルダーレジスト層（ＰＳＲ）などが挙げられる。配線保護層１４０の所定領域には開口１４１が形成されており、開口１４１によって配線層１３５の外部接続領域１３５ｃが露出している。開口１４１内には外部接続電極としてのはんだボール１５０が形成され、はんだボール１５０と配線層１３５とが電気的に接続されている。はんだボール１５０を形成する位置、すなわち開口１４１の形成領域は、たとえば再配線で引き回した先の端部であり、素子搭載用基板１００のほぼ中央部に配置されている。なお、配線保護層１４０の厚さはたとえば約２５μｍである。
次に、半導体素子２００は、半導体基板２１０と、素子電極２１１と、金属層２１４と、素子保護層１１３とを含む。
半導体基板２１０は、たとえばＰ型シリコンウエハである。半導体基板２１０の主表面Ｓ１側（図１の上面側）には、周知の技術により集積回路（ＩＣ）または大規模集積回路（ＬＳＩ）（図示せず）などが形成されている。
実装面となる主表面Ｓ１には、集積回路に接続された素子電極２１１が設けられている。素子電極２１１の材料としては、アルミニウム（Ａｌ）や銅（Ｃｕ）などの金属が用いられる。素子電極２１１の表面には金属層２１４が積層されている。金属層２１４は素子電極２１１に接するニッケル（Ｎｉ）からなるＮｉ層２１２と、Ｎｉ層２１２上に積層された金（Ａｕ）からなるＡｕ層２１３からなっている。
半導体素子２１０の主表面Ｓ１上には、素子電極２１１（以下、素子電極２１１、金属層２１４を含めて「素子側電極２１５」と称する。）が露出するように素子保護層１１３が設けられている。素子保護層１１３としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、ポリイミド（ＰＩ）膜などが好適である。本実施形態の素子保護層１１３は、半導体基板２１０に接するシリコン窒化膜と、そのシリコン窒化膜上に積層されたポリイミド膜とからなる（図１においては、これらの各膜を１層（符号１１３）で表記している）。
次に、本願の半導体モジュールの製造方法について説明する。
図３及び図４に、本願の実施の形態１に係る半導体モジュールの製造工程断面図を示す。

まず、図３（Ａ）に示すように、図１に示したような突起電極１１０の高さと配線層１３５の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板１３０を用意する。銅板１３０の厚さは、たとえば１２５μｍである。銅板１３０としては圧延された銅からなる圧延金属が採用される。
次に、図３（Ｂ）に示すように、リソグラフィ法により、突起電極の形成予定領域に対応したパターンに合わせてレジスト３００を選択的に形成する。具体的には、ラミネーター装置を用いて銅板１３０に所定膜厚のレジスト膜を貼り付け、突起電極１１０のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板１３０の上にレジスト３００が選択的に形成される。また、レジスト３００との密着性向上のために、レジスト膜３００のラミネート前に、銅板１３０の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。なお、レジスト３００を設けた面と反対側（上面側）の全面にはレジスト保護膜（図示せず）を形成して銅板１３０を保護しておくことが望ましい。
次に、図３（Ｃ）に示すように、レジスト３００をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板１３０の表面から突出する所定の円錐台パターン（円錐形の先端部が除去され断面形状が台形形状）の突起電極１１０を形成する。言い換えると、銅板１３０のウェットエッチングにより、突起電極１１０間に凹部１１５を形成する。この際、突起電極１１０はその先端部に近づくにつれて径（寸法）が細くなるテーパ状の側面部を有するように形成される。当該ウェットエッチング処理は、突起電極１１０の頂部の径（幅）が、突起電極１１０に対応する素子電極２１１の幅よりも狭くなるような条件で行われる。本実施形態の突起電極１１０における基底部の径、頂部の径、高さは、たとえばそれぞれ、約６０μｍφ、約４５μｍφ、約２０μｍである。
次に、図３（Ｄ）に示すように、レジスト３００およびレジスト保護膜を剥離剤を用いて剥離する。
以上説明した工程により、銅板１３０に突起電極１１０が一体的に形成される。なお、レジスト３００に代えて銀（Ａｇ）などの金属マスクを採用してもよい。この場合には銅板１３０とのエッチング選択比が十分確保されるため、突起電極１１０のパターニングのさらなる微細化を図ることが可能となる。
次に、図３（Ｅ）に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起電極１１０が設けられた側と反対側の銅板１３０の表面をエッチバックし銅板１３０を薄膜化する。この際、突起電極１１０が設けられた側にはレジスト保護膜３０５を形成して突起電極１１０および銅板１３０を保護しておき、エッチング処理後にレジスト保護膜３０５を除去する。これにより、所定の厚さ（配線１３５の厚さ）に加工され、所定の突起電極１１０が一体的に設けられた銅板１３０が形成される。本実施形態の銅板１３０の厚さは約１５μｍである。
次に、図３（Ｆ）に示すように、銅板１３０の突起電極１１０が形成された側の主表面に、耐めっき性を有するレジスト３１０を突起電極１１０が埋没するように積層する。そして、リソグラフィ法により突起電極１１０が露出するように開口３１５を形成する。なお、レジスト３１０を設けた面と反対側（上面側）の全面にもレジスト保護膜３１０を形成して銅板１３０を保護しておくことが望ましい。
次に、図３（Ｇ）に示すように、レジスト３１０をマスクとして用い、開口３１５から露出している突起電極１１０の頂部面と、側面のうち突起電極１１０の高さの半分程度までの側面とに、たとえば電解めっき法もしくは無電解めっき法により金属層１１４を形成する。金属層１１４は、たとえば、まず突起電極１１０の頂部面および側面（突起電極１１０の高さの約１／２）にＮｉ層１１２を形成し、続いてＮｉ層１１２の表面にＡｕ層１１３を形成することで構成する。なお、金属層１１４を形成する領域は、突起電極１１０の頂部面のみであってもよい。この場合、レジスト３１０には突起電極１１０の頂部面が露出する大きさの開口３１５が形成される。
次に、図３（Ｈ）に示すように、金属層１１４を形成した後、剥離剤を用いてレジスト３１０を剥離する。こうして、配線層１３５と一体的に形成され、先端部を金属層１１４で覆った突起電極１１０を備えた銅板１３０が形成される。
次に、図４（Ａ）に示すように、図３の工程で形成した銅板１３０を準備する。
次に、図４（Ｂ）に示すように、真空ラミネート法を用いて、突起電極１１０が設けられた側の銅板１３０の表面に、突起電極１１０が埋没するように絶縁樹脂層１２０を積層する。絶縁樹脂層１２０としては、上述したように、加圧または加熱により可塑性または変形を引き起こす絶縁材料が用いられる。
次に、図４（Ｃ）に示すように、酸素（Ｏ２）プラズマエッチングを用いて、少なくとも突起電極１１０の頂部面を露出させるように絶縁樹脂層１２０を薄膜化する。突起電極１１０の頂部面に加えて側面の一部までも露出させてもよい。即ち、前述の工程において銅板１３０をウェットエッチングすることにより形成された凹部１１５の体積よりも、その凹部１１５に充填される絶縁樹脂層１２０の体積が小さくなるように金属層１１４を含めた突起電極１１０の一部が露出していればよい。絶縁樹脂層の量は、後の工程で、絶縁樹脂層と銅板を圧着した際に空洞ができない量に調整すればよい。
こうして、素子保護膜１４０及びはんだボール１５０を形成していない状態の素子搭載用基板１００が形成できる。

次に、前述の図４（Ｃ）で形成した素子搭載用基板１００と半導体素子２００とを接続する工程について説明する。
まず、図５（Ａ）に示すように、主表面Ｓ１側に素子側電極２１５および素子保護層１１３を備えた半導体基板２１０（半導体ウエハ）を用意する。そして、プレス機を構成する一対の平板プレート（図示せず）の間に、半導体基板２１０と、突起電極１１０が一体的に形成された銅板１３０とを設置する。そして、プレス機を用いて加熱圧着することにより、対応する突起電極１１０を覆う金属層２１４と素子側電極２１５とが当接した状態で半導体基板２１０と銅板１３０とを圧着して電気的に接続する。プレス加工時の圧力および温度は、それぞれ約１ＭＰａおよび２００℃である。
なお、その半導体基板２１０は、Ｐ型シリコン基板などの半導体基板２１０内に、周知のリソグラフィ技術、エッチング技術、イオン注入技術、成膜技術、および熱処理技術などを組み合わせた半導体製造プロセスを用いて主表面Ｓ１に所定の集積回路を形成し、集積回路の外周縁部に素子電極２１１を形成する。そして、半導体基板２１０の主表面Ｓ１上に、例えばＣＶＤ法によりシリコン窒化膜を形成し、その上にポリイミド膜を例えば塗布して硬化させることにより積層した素子保護層１１３を形成する。素子電極２１１が露出するように素子保護層１１３をエッチングする。そして素子電極２１１上にはＮｉ層２１２およびＡｕ層２１３からなる金属層２１４を電解めっき法あるいは無電解めっき法により積層した構造である。
ここで、この圧着の開始から終了までの圧着の状態について説明する。
プレス機による加圧の始まりにより、まず突起電極１１０の金属層１１４と半導体素子２１０の金属層２１４との接触が完了する。そのときには、突起電極１１０よりも厚みが薄い絶縁樹脂層１２０はまだ金属層２１４及び素子保護層１１３には接触していない。
さらに継続して加圧がなされると、銅板１３０は、電極形成領域１３５ａ（突起電極１１０部）を除く配線領域１３５ｂにおいては、半導体素子２１０側に向かって凸の形状に反ることになり、それにより絶縁樹脂層１２０が半導体素子２１０側に加圧されて最終的には、図５（Ｂ）に示すように、金属層２１４及び素子保護層１１３に接触することになる。
以上のように、まず突起電極１１０との金属層１１４と半導体素子２１０の金属層２１４とが接続され、その後に、絶縁樹脂層１２０と金属層２１４及び素子保護層１１３とが接着されるので、突起電極１１０と素子側電極２１５との間に絶縁樹脂層１２０が混入することなく確実に電気的接続ができる。
従来のような凹部１１５にその体積と同じかそれ以上の絶縁樹脂層が充填されている場合には、加圧すると突起電極１１０と素子側電極２１５との間に絶縁樹脂層１２０が流れ込んでいたが、本願においては、凹部内の絶縁樹脂層の量を突起電極１１０の高さよりも小さくなる程度の量にするため、金属層１１４と金属層２１４との接続が先になされ、その後で絶縁樹脂層１２０が半導体素子２１０に接着される。そのため、金属層１１４と金属層２１４との間に絶縁樹脂層１２０が介在することが防止できるため確実に電気的接続ができる。また、絶縁樹脂層の量が少ないため配線層１３５を押圧することにより半導体素子２１０の方向に凸になるように反ることから、絶縁樹脂層の量を少なくするものの金属層２１４及び素子保護層１１３と絶縁樹脂層１２０とが確実に接着できる。
さらに、加圧により銅板１３０は突起電極１１０部を除く配線領域１３５ｂにおいては半導体素子２１０側に向かって凸の形状に反って絶縁樹脂層１２０に圧力が伝わるため凹部１１５に絶縁樹脂層１２０が充填されない空間が生じることはない。したがって、空間が生じてこの後の製造工程やモジュールの製品への搭載後にその空間に水分が浸入したりあるいは熱によってその空間が膨張して突起電極１１０と素子側電極２１５との電気的接続不良が生じてしまったりすることはない。
なお、突起電極１１０のある部分においては加圧によりその頂面部は広がった形状になり接続面積が増大する。その形状により素子側電極２１５との電気的接続が確実にすることができる。
次に、図５（Ｃ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板１３０を所定の配線パターンに加工することにより、配線１３５（再配線）を形成する。具体的には、塩化第二鉄溶液などの薬液を用いて図２に示したようなパターンに銅板１３０をエッチングすることにより配線層１３５を形成する。
図５（Ｄ）に示すように、配線層１３５および絶縁樹脂層１２０の上に保護層（フォトソルダーレジスト層）１４０を積層した後、フォトリソグラフィ法により保護層１４０の所定領域（はんだボール搭載領域）に開口部１４１を設ける。保護層１４０は配線層１３５の保護膜として機能する。保護層１４０にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約２０μｍである。そして、保護層１４０の開口部１４１にスクリーン印刷法によりはんだボール１５０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール１５０を形成する。
その後、図５（Ｅ）に示すように、ダイシング装置等により半導体モジュールを個片化して半導体モジュールが完成する。 ここで、上述の実施の形態において示した、凹部１１５に絶縁樹脂層１２０を形成する際の他の方法について以下に図６に基づいて説明する。この図６に示す工程は前述の図４に示す工程に対応する他の方法であり、このほかの工程については、上述の各工程を経ることにより、本願の半導体モジュールを得ることができる。
まず、図６（Ａ）に示すように、前述の図４（Ｈ）の工程において形成された突起電極１１０の頂部面と側面の一部に金属層１１４が設けられた銅板１３０を準備する。
次に、図６（Ｂ）に示すように、フィルム状になった絶縁樹脂層１２０をローラー４００により押圧しながら銅板１３０に接着する。このとき、フィルム状の絶縁樹脂層１２０の厚みは突起電極１１０の頂部面が露出する厚みか、側面部の一部が露出する厚みに設定されたものを用いる。
図６（Ｃ）のように、突起電極１１０の厚み（高さ）よりも薄い膜厚にする。
この方法を採用することにより、あらかじめ厚みが突起電極１１０が露出する厚みであることから、絶縁樹脂層１２０の厚みを酸素プラズマエッチング等により厚みを調整するための新たな工程を追加することが不要であるため、製造工程の簡略化及びコストの低減が図れる。なお、上述のローラーを用いたロールラミネート法ではなく、平板ラミネート法を用いてもよい。
上述の実施の形態において、金属層２１４の上面と素子保護膜１１３の上面とが面一になるように金属層２１４を形成しているため、突起電極１１０と金属層２１４とが多少左右に位置ずれしたとしても、上面が面一であるため接続面積は減少するものの接続不良が発生することはない。
また、上述の実施の形態においては、銅板１３０の厚みを薄くするために、裏面からエッチングを施して薄くする工程を、突起電極１１０の頂部面と側面に形成する工程の前（図３（Ｅ））で行った。その工程で銅板１３０を薄くすることにより、その工程以降に行う銅板と半導体素子との圧着工程（図５（Ａ）、（Ｂ））で熱応力による反りが低減できるという効果がある。本願はその工程で行うことに限定されるものではなく、たとえば図５（Ａ）の工程の後で行っても良い。それにより、その工程以前の工程での銅板１３０のハンドリングが容易である。
１ 半導体モジュール、１００ 素子搭載用基板、１１４ 金属層、１２０ 絶縁樹脂層、１３０ 銅板、１３５ 配線層、１４０ 配線保護層、２００ 半導体基板、２１０ 半導体素子、２１１ 素子電極、２１４ 金属層

Claims (4)

  1. 金属板をエッチングして突起部を形成する第１の工程と、
    前記突起部の一部が露出する厚みの絶縁層を形成する第２の工程と、
    表面に複数の電極を有する半導体基板と、前記金属板とを前記絶縁層を介して圧着し、前記突起部と前記電極とを電気的に接続する第３の工程と、
    を含むことを特徴とする半導体モジュールの製造方法。
  2. 前記第２の工程は、前記突起部よりも厚みの厚い絶縁層を形成した後に、前記突起部の一部が露出する厚みにエッチングすることを特徴とする請求項１に記載の半導体モジュールの製造方法。
  3. 前記絶縁層は、絶縁樹脂フィルムを貼り付けることにより形成することを特徴とする請求項１に記載の半導体モジュールの製造方法。
  4. 前記第１と前記第２の工程との間に、前記突起部を形成した面とは反対側の金属板の面をエッチングする工程を付加することを特徴とする請求項３に記載の半導体モジュールの製造方法。



JP2009086621A 2009-03-31 2009-03-31 半導体モジュールの製造方法 Pending JP2010238996A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009086621A JP2010238996A (ja) 2009-03-31 2009-03-31 半導体モジュールの製造方法
US12/727,749 US20100248429A1 (en) 2009-03-31 2010-03-19 Method for manufacturing semiconductor modules
CN201010155425A CN101853788A (zh) 2009-03-31 2010-03-31 半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086621A JP2010238996A (ja) 2009-03-31 2009-03-31 半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2010238996A true JP2010238996A (ja) 2010-10-21

Family

ID=42784773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086621A Pending JP2010238996A (ja) 2009-03-31 2009-03-31 半導体モジュールの製造方法

Country Status (3)

Country Link
US (1) US20100248429A1 (ja)
JP (1) JP2010238996A (ja)
CN (1) CN101853788A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4495805B2 (ja) * 1999-09-29 2010-07-07 株式会社東芝 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US7855452B2 (en) * 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
US8129846B2 (en) * 2007-11-08 2012-03-06 Sanyo Electric Co., Ltd. Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device

Also Published As

Publication number Publication date
CN101853788A (zh) 2010-10-06
US20100248429A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4305502B2 (ja) 半導体装置の製造方法
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
US8330256B2 (en) Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP4105202B2 (ja) 半導体装置の製造方法
JP5830702B2 (ja) 回路装置の製造方法
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP2010182734A (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2008135719A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP4753960B2 (ja) 半導体モジュール、半導体モジュールの製造方法
JP2013165087A (ja) 半導体モジュールおよび半導体モジュールの製造方法
TWI452659B (zh) 電路板及其製作方法與封裝結構
US8237258B2 (en) Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP2008218521A (ja) 回路装置およびその製造方法
JP4698722B2 (ja) 素子搭載用基板、半導体モジュールおよびその製造方法、ならびに携帯機器
JP4577316B2 (ja) 半導体装置の製造方法
JP5061010B2 (ja) 半導体モジュール
JP2010238996A (ja) 半導体モジュールの製造方法
JP4806468B2 (ja) 半導体モジュール
JP2009049134A (ja) 半導体装置の製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP5140565B2 (ja) 素子搭載用基板、半導体モジュール、および携帯機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130