JP5061010B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP5061010B2 JP5061010B2 JP2008091664A JP2008091664A JP5061010B2 JP 5061010 B2 JP5061010 B2 JP 5061010B2 JP 2008091664 A JP2008091664 A JP 2008091664A JP 2008091664 A JP2008091664 A JP 2008091664A JP 5061010 B2 JP5061010 B2 JP 5061010B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- electrode
- protruding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Wire Bonding (AREA)
Description
図1は、実施形態1に係る半導体モジュール30の概略平面図である。図2は、図1におけるA−A線に沿った概略断面図であり、素子搭載用基板10およびこれを用いた半導体モジュール30の構成を示している。半導体モジュール30は、素子搭載用基板10と、素子搭載用基板10に搭載された半導体素子50とを備える。
素子搭載用基板10は、絶縁樹脂層12と、絶縁樹脂層12の一方の主表面S1に設けられた配線層14と、配線層14と電気的に接続され、配線層14から絶縁樹脂層12側に突出している突起電極16とを備える。また、素子搭載用基板10は、絶縁樹脂層12に少なくとも一部が埋め込まれ、絶縁樹脂層12を裏打ちするための裏打ち部材18を備える。
図3(A)〜(E)および図4(A)、(B)は、突起電極16および突起部18bの形成方法を示す工程断面図である。
まず、図3(A)に示すように、少なくとも、突起電極16の高さと配線層14の厚さとの和より大きい厚さを有する金属板としての銅板13を用意する。
次に、図4(B)に示すように、絶縁樹脂層12の主表面に、たとえばO2プラズマなどによるエッチング処理を施し、絶縁樹脂層12を所定量だけ除去して突起電極16の頂部面を被覆する金属層17を露出させ、金属層17を含む突起電極16を絶縁樹脂層12に貫通させる。金属層17を露出させるための絶縁樹脂層12の除去は、絶縁樹脂層12を機械的に研磨することで行ってもよい。
図5(A)に示すように、絶縁樹脂層12の積層された銅板13と半導体素子50とを、突起電極16と素子電極52とが対向するように配置する。そして、プレス装置を用いて、銅板13と半導体素子50とを圧着する。プレス加工時の圧力および温度は、それぞれ約5Mpaおよび200℃である。これにより、図5(B)に示すように、銅板13、絶縁樹脂層12および半導体素子50が一体化され、突起電極16と素子電極52とが圧着して電気的に接続される。突起部18bの頂部面と半導体素子50の素子保護層56との間には、金属層17の厚さ分だけ絶縁樹脂層12が介在している。
以上説明した製造工程により、半導体モジュール30が形成される。また、半導体素子50を搭載しなかった場合には、素子搭載用基板10が得られる。
上述した実施形態1では、突起電極16の頂部面に金属層17を設けることで、金属層17を含む突起電極16の高さを裏打ち部材18の突起部18bの高さよりも高くし、突起部18bと半導体素子50との間に絶縁樹脂層12を介在させた。実施形態2では、突起部18b自体の高さを突起電極16の高さよりも低くすることで、突起部18bと半導体素子50との間に絶縁樹脂層12を介在させる点が実施形態1と異なる。以下、本実施形態について説明する。なお、素子搭載用基板10および半導体モジュール30のその他の構成、配線層14および平面部18aの形成方法、突起電極16と素子電極52との接続方法については実施形態1と基本的に同一である。実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
図6に示すように、本実施形態の素子搭載用基板10は、突起電極16よりも高さの小さい突起部18cを有する裏打ち部材18を備えている。実施形態1と異なり、突起部18c自体の高さが突起電極16の高さよりも小さいため、突起電極16の頂部面に金属層17を設けることなく、突起部18cと半導体素子50の素子保護層56との間に絶縁樹脂層12を介在させることができる。なお、図7に示すように、突起電極16と素子電極52とを金−金接合させることで突起電極16と素子電極52との接続信頼性を高めるために、突起電極16の頂部面に金属層17を設けてもよい。
次に、図8(B)に示すように、フォトリソグラフィ法により、突起電極16のパターンに合わせてレジスト71を選択的に形成し、また裏打ち部材18の突起部18cのパターンに合わせてレジスト74を選択的に形成する。レジスト74は、後述する銅板13のエッチングにおける解像限界以下の大きさとする。
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
たとえば、上述の各実施形態では、素子搭載用基板の配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。
また、本発明の構成は、ウエハレベルCSP(Chip Size Package)プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。
Claims (1)
- 絶縁樹脂層と、前記絶縁樹脂層の一方の主表面に設けられた配線層と、前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している複数の突起電極と、前記絶縁樹脂層を裏打ちするための裏打ち部材と、を有する素子搭載用基板と、
前記突起電極に対向する素子電極が設けられた半導体素子と、
を備え、
前記裏打ち部材は、前記突起電極と同一材料からなり、前記絶縁樹脂層の前記一方の主表面に設けられた平面部と、当該平面部から前記絶縁樹脂層側に突出している突起部とを有し、
前記平面部と前記突起部とは一体的に形成された単一の部材であり、
前記突起部は、平面部表面からの高さが前記突起電極の配線層表面からの高さよりも小さく、単一層の絶縁樹脂層における他方の主表面と頂部面が平行な状態で、当該単一層の絶縁樹脂層の一方の主表面から当該絶縁樹脂層に埋め込まれており、前記頂部面が当該単一層の絶縁樹脂層の内部に位置し、
前記突起電極は、前記絶縁樹脂層の平面視周縁に設けられ、
前記裏打ち部材は、前記絶縁樹脂層の平面視中央で一対の突起電極間に設けられ、
前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続され、
前記裏打ち部材と前記半導体素子との間に前記絶縁樹脂層が介在していることを特徴とする半導体モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091664A JP5061010B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体モジュール |
US12/345,019 US20090168391A1 (en) | 2007-12-27 | 2008-12-29 | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same |
US12/900,175 US8438724B2 (en) | 2007-12-27 | 2010-10-07 | Method for producing substrate for mounting device and method for producing a semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091664A JP5061010B2 (ja) | 2008-03-31 | 2008-03-31 | 半導体モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009246175A JP2009246175A (ja) | 2009-10-22 |
JP2009246175A5 JP2009246175A5 (ja) | 2011-05-12 |
JP5061010B2 true JP5061010B2 (ja) | 2012-10-31 |
Family
ID=41307734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091664A Expired - Fee Related JP5061010B2 (ja) | 2007-12-27 | 2008-03-31 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5061010B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2259586B1 (en) | 1996-02-28 | 2013-12-11 | Panasonic Corporation | High-resolution optical disk for recording stereoscopic video, optical disk reproducing device and optical disk recording device |
JP5431232B2 (ja) * | 2010-03-31 | 2014-03-05 | 三洋電機株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002118210A (ja) * | 2000-10-10 | 2002-04-19 | Hitachi Cable Ltd | 半導体装置用インタポーザ及びこれを用いた半導体装置 |
JP2007173749A (ja) * | 2005-12-26 | 2007-07-05 | Sony Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-03-31 JP JP2008091664A patent/JP5061010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246175A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP5091600B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
WO2011052744A1 (ja) | 素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP4753960B2 (ja) | 半導体モジュール、半導体モジュールの製造方法 | |
JP2009182272A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP5134899B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP5061010B2 (ja) | 半導体モジュール | |
JP5484694B2 (ja) | 半導体モジュールおよび半導体モジュールを備える携帯機器 | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
US20100140797A1 (en) | Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module | |
JP4806468B2 (ja) | 半導体モジュール | |
JP5022963B2 (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP5306443B2 (ja) | 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法 | |
JP5002633B2 (ja) | 半導体モジュールおよび携帯機器 | |
JP2009212114A (ja) | 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器 | |
JP2011082447A (ja) | 素子搭載用基板、半導体モジュールおよび携帯機器 | |
JP5140565B2 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
US20100248429A1 (en) | Method for manufacturing semiconductor modules | |
JP2010010601A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
JP2010087034A (ja) | 半導体モジュールおよび半導体モジュールの製造方法、および携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5061010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |