JP2009246175A5 - - Google Patents

Claims (8)

1. 絶縁樹脂層と、
   前記絶縁樹脂層の一方の主表面に設けられた配線層と、
   前記配線層と電気的に接続され、前記配線層から前記絶縁樹脂層側に突出している突起電極と、
   前記絶縁樹脂層に少なくとも一部が埋め込まれ、前記絶縁樹脂層を裏打ちするための裏打ち部材と、
   を備えたことを特徴とする素子搭載用基板。
2. 前記裏打ち部材は、頂部面を有し、前記頂部面が前記絶縁樹脂層の他方の主表面と平行な状態で、前記絶縁樹脂層の一方の主表面から前記絶縁樹脂層に埋め込まれていることを特徴とする請求項１に記載の素子搭載用基板。
3. 前記頂部面は、前記絶縁樹脂層の内部に位置していることを特徴とする請求項２に記載の素子搭載用基板。
4. 前記突起電極は、複数設けられ、
   前記裏打ち部材は、一対の突起電極間に設けられていることを特徴とする請求項１ないし３のいずれか１項に記載の素子搭載用基板。
5. 前記突起電極は、前記絶縁樹脂層の平面視周縁に設けられ、
   前記裏打ち部材は、前記絶縁樹脂層の平面視中央に設けられていることを特徴とする請求項１ないし４のいずれか１項に記載の素子搭載用基板。
6. 前記裏打ち部材は、前記突起電極と同一材料からなることを特徴とする請求項１ないし５のいずれか１項に記載の素子搭載用基板。
7. 請求項１ないし６のいずれかに記載の素子搭載用基板と、
   前記突起電極に対向する素子電極が設けられた半導体素子と、
   を備え、
   前記突起電極が前記絶縁樹脂層を貫通し、前記突起電極と前記素子電極とが電気的に接続されていることを特徴とする半導体モジュール。
8. 前記裏打ち部材と前記半導体素子との間に前記絶縁樹脂層が介在していることを特徴とする請求項７に記載の半導体モジュール。