JP2009246174A5 - - Google Patents

Download PDF

Info

Publication number
JP2009246174A5
JP2009246174A5 JP2008091644A JP2008091644A JP2009246174A5 JP 2009246174 A5 JP2009246174 A5 JP 2009246174A5 JP 2008091644 A JP2008091644 A JP 2008091644A JP 2008091644 A JP2008091644 A JP 2008091644A JP 2009246174 A5 JP2009246174 A5 JP 2009246174A5
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
semiconductor
electrode
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008091644A
Other languages
English (en)
Other versions
JP2009246174A (ja
JP4753960B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008091644A priority Critical patent/JP4753960B2/ja
Priority claimed from JP2008091644A external-priority patent/JP4753960B2/ja
Priority to US12/935,854 priority patent/US8476776B2/en
Priority to CN2009801172074A priority patent/CN102027591B/zh
Priority to PCT/JP2009/055307 priority patent/WO2009122911A1/ja
Publication of JP2009246174A publication Critical patent/JP2009246174A/ja
Publication of JP2009246174A5 publication Critical patent/JP2009246174A5/ja
Application granted granted Critical
Publication of JP4753960B2 publication Critical patent/JP4753960B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 一方の主表面に素子電極が設けられた半導体素子が複数形成された半導体基板を、伸張性を有する第1の絶縁樹脂層上に接着する工程と、
    前記半導体基板をダイシングして複数の前記半導体素子に個別化する工程と、
    前記第1の絶縁樹脂層を引き伸ばして、複数の前記半導体素子の間隔を広げる工程と、
    各半導体素子に設けられた前記素子電極に対向する突起電極が設けられた金属板と、前記第1の絶縁樹脂層上で間隔を広げられた状態の複数の前記半導体素子とを、第2の絶縁樹脂層を介して圧着し、前記突起電極が前記第2の絶縁樹脂層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続する圧着工程と、
    前記金属板を選択的に除去して各半導体素子に対応する配線層を形成し、前記第1の絶縁樹脂層と前記第2の絶縁樹脂層とで連結された複数の半導体モジュールを形成する工程と、
    前記第1の絶縁樹脂層および前記第2の絶縁樹脂層を切断して前記半導体モジュールを個別化する工程と、
    を含むことを特徴とする半導体モジュールの製造方法。
  2. 一方の主表面に素子電極が設けられた半導体素子が複数形成された半導体基板を、伸張性を有する第1の絶縁樹脂層上に接着する工程と、
    前記半導体基板をダイシングして複数の前記半導体素子に個別化する工程と、
    前記第1の絶縁樹脂層を引き伸ばして、複数の前記半導体素子の間隔を広げる工程と、
    前記第1の絶縁樹脂層上で間隔を広げられた状態の複数の前記半導体素子と金属板とを第2の絶縁樹脂層を介して圧着する工程と、
    前記金属板と前記第2の絶縁樹脂層とを選択的に除去して複数のビアホールを形成し、前記素子電極と電気的に接続するように前記ビアホール内にビア電極を形成する工程と、
    前記金属板を選択的に除去して各半導体素子に対応する配線層を形成し、前記第1の絶縁樹脂層と前記第2の絶縁樹脂層とで連結された複数の半導体モジュールを形成する工程と、
    前記第1の絶縁樹脂層および前記第2の絶縁樹脂層を切断して前記半導体モジュールを個別化する工程と、
    を含むことを特徴とする半導体モジュールの製造方法。
  3. 一方の主表面に素子電極が設けられた半導体素子が複数形成された半導体基板を、伸張性を有する第1の絶縁樹脂層上に接着する工程と、
    前記半導体基板をダイシングして複数の前記半導体素子に個別化する工程と、
    前記第1の絶縁樹脂層を引き伸ばして、複数の前記半導体素子の間隔を広げる工程と、
    各半導体素子に設けられた前記素子電極に対向する突起電極が設けられた金属板に第2の絶縁樹脂層を積層して、前記突起電極を前記第2の絶縁樹脂層に貫通させ、前記第1の絶縁樹脂層上で間隔を広げられた状態の複数の前記半導体素子と前記金属板とを貼り合わせて前記突起電極と前記素子電極とを電気的に接続する工程と、
    前記第1の絶縁樹脂層を除去し、一方の主表面に金属層を有する第3の絶縁樹脂層を、前記第3の絶縁樹脂層の他方の主表面と前記半導体素子の他方の主表面とを合わせるようにして、前記半導体素子と圧着する工程と、
    前記金属板を選択的に除去して各半導体素子に対応する配線層を形成し、前記第2の絶縁樹脂層と前記第3の絶縁樹脂層とで連結された複数の半導体モジュールを形成する工程と、
    前記第2の絶縁樹脂層および前記第3の絶縁樹脂層を切断して前記半導体モジュールを個別化する工程と、
    を含むことを特徴とする半導体モジュールの製造方法。
  4. 一方の主表面に素子電極が設けられた半導体素子が複数形成された半導体基板を、伸張性を有する第1の絶縁樹脂層上に接着する工程と、
    前記半導体基板をダイシングして複数の前記半導体素子に個別化する工程と、
    前記第1の絶縁樹脂層を引き伸ばして、複数の前記半導体素子の間隔を広げる工程と、
    前記第1の絶縁樹脂層上で間隔を広げられた状態の複数の前記半導体素子と金属板とを第2の絶縁樹脂層を介して貼り合わせる工程と、
    前記第1の絶縁樹脂層を除去し、一方の主表面に金属層を有する第3の絶縁樹脂層を、前記第3の絶縁樹脂層の他方の主表面と前記半導体素子の他方の主表面とを合わせるようにして、前記半導体素子と圧着する工程と、
    前記金属板と前記第2の絶縁樹脂層とを選択的に除去して複数のビアホールを形成し、前記素子電極と電気的に接続するように前記ビアホール内にビア電極を形成する工程と、
    前記金属板を選択的に除去して各半導体素子に対応する配線層を形成し、前記第2の絶縁樹脂層と前記第3の絶縁樹脂層とで連結された複数の半導体モジュールを形成する工程と、
    前記第2の絶縁樹脂層および前記第3の絶縁樹脂層を切断して前記半導体モジュールを個別化する工程と、
    を含むことを特徴とする半導体モジュールの製造方法。
  5. 前記配線層を形成する際に、前記配線層の形成領域に合わせて前記金属層を選択的に除去することを特徴とする請求項3または4に記載の半導体モジュールの製造方法。
  6. 前記配線層を形成する際に、前記金属層を全面的に除去することを特徴とする請求項3または4に記載の半導体モジュールの製造方法。
  7. 一方の主表面に素子電極が設けられた半導体素子と、
    前記半導体素子の他方の主表面に設けられた第1の絶縁樹脂層と、
    前記素子電極に対向する電極が設けられた配線層と、
    前記配線層と前記半導体素子との間に設けられた第2の絶縁樹脂層と、
    を備え、前記電極が前記第2の絶縁樹脂層を貫通し、前記電極と前記素子電極とが電気的に接続され、
    前記第1の絶縁樹脂層と前記第2の絶縁樹脂層とが前記半導体素子の側方において接す
    るとともに、前記半導体素子の側面が前記第1の絶縁樹脂層と前記第2の絶縁樹脂層とによって被覆されており、
    前記半導体素子の側方における前記第1の絶縁樹脂層の膜厚が、外側に近づくほど薄いことを特徴とする半導体モジュール。
  8. 前記半導体素子の側方における前記第1の絶縁樹脂層の硬さが、前記半導体素子の他方の主表面上における前記第1の絶縁樹脂層の硬さよりも硬いことを特徴とする請求項7に記載の半導体モジュール。
  9. 前記電極は、前記配線層と一体化された突起電極であることを特徴とする請求項7または8に記載の半導体モジュール。
  10. 前記電極は、ビア電極であることを特徴とする請求項7または8に記載の半導体モジュール。
JP2008091644A 2008-03-31 2008-03-31 半導体モジュール、半導体モジュールの製造方法 Expired - Fee Related JP4753960B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008091644A JP4753960B2 (ja) 2008-03-31 2008-03-31 半導体モジュール、半導体モジュールの製造方法
US12/935,854 US8476776B2 (en) 2008-03-31 2009-03-18 Semiconductor module, method for fabricating the semiconductor module, and mobile apparatus
CN2009801172074A CN102027591B (zh) 2008-03-31 2009-03-18 半导体模块、半导体模块的制造方法及便携式设备
PCT/JP2009/055307 WO2009122911A1 (ja) 2008-03-31 2009-03-18 半導体モジュール、半導体モジュールの製造方法、ならびに携帯機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008091644A JP4753960B2 (ja) 2008-03-31 2008-03-31 半導体モジュール、半導体モジュールの製造方法

Publications (3)

Publication Number Publication Date
JP2009246174A JP2009246174A (ja) 2009-10-22
JP2009246174A5 true JP2009246174A5 (ja) 2011-05-12
JP4753960B2 JP4753960B2 (ja) 2011-08-24

Family

ID=41135297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008091644A Expired - Fee Related JP4753960B2 (ja) 2008-03-31 2008-03-31 半導体モジュール、半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US8476776B2 (ja)
JP (1) JP4753960B2 (ja)
CN (1) CN102027591B (ja)
WO (1) WO2009122911A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP5496692B2 (ja) 2010-01-22 2014-05-21 三洋電機株式会社 半導体モジュールの製造方法
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(pcb), pcb를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, pcb제조방법, 및 반도체 패키지 제조방법
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
JP5819999B2 (ja) * 2014-02-05 2015-11-24 ラピスセミコンダクタ株式会社 半導体装置およびその半導体装置の製造方法
CN105097758B (zh) 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
WO2023042450A1 (ja) * 2021-09-14 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法、半導体装置、及び半導体装置用の配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
JPH08306828A (ja) * 1995-05-11 1996-11-22 Nitto Denko Corp 半導体装置
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2001176898A (ja) * 1999-12-20 2001-06-29 Mitsui High Tec Inc 半導体パッケージの製造方法
JP2002083904A (ja) * 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
WO2004060034A1 (ja) * 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
JP2004349361A (ja) 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
JP4921354B2 (ja) * 2005-03-01 2012-04-25 日本電気株式会社 半導体パッケージ及びその製造方法
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
JP4877626B2 (ja) * 2006-02-16 2012-02-15 株式会社テラミクロス 半導体装置の製造方法
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法

Similar Documents

Publication Publication Date Title
JP2009246174A5 (ja)
JP2013069808A5 (ja)
JP2009194322A5 (ja)
JP2009177144A5 (ja)
JP2013197382A5 (ja)
WO2009069252A1 (ja) 不揮発性記憶装置およびその製造方法
JP2010245259A5 (ja)
JP2012039090A5 (ja)
WO2009044698A1 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2010116694A3 (en) Method of manufacturing semiconductor device
JP2007288050A5 (ja)
JP2013069807A5 (ja)
JP2009027039A5 (ja)
JP2011009514A5 (ja)
JP2012109566A5 (ja)
TW200625572A (en) Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
JP2010147281A5 (ja) 半導体装置
JP2011187800A5 (ja)
JP2013004881A5 (ja)
JP2009033145A5 (ja)
JP2010073893A5 (ja)
WO2009028578A8 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
JP2009076496A5 (ja)
JP2010087221A5 (ja)
JP2008124077A5 (ja)