JP5496692B2 - 半導体モジュールの製造方法 - Google Patents
半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5496692B2 JP5496692B2 JP2010011759A JP2010011759A JP5496692B2 JP 5496692 B2 JP5496692 B2 JP 5496692B2 JP 2010011759 A JP2010011759 A JP 2010011759A JP 2010011759 A JP2010011759 A JP 2010011759A JP 5496692 B2 JP5496692 B2 JP 5496692B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- insulating resin
- electrode
- semiconductor
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 212
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 229920005989 resin Polymers 0.000 claims description 227
- 239000011347 resin Substances 0.000 claims description 227
- 238000000034 method Methods 0.000 claims description 72
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 23
- 239000011521 glass Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 234
- 239000010949 copper Substances 0.000 description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 41
- 229910052802 copper Inorganic materials 0.000 description 41
- 239000011241 protective layer Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000113 differential scanning calorimetry Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/2101—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/215—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
- H01L2224/2201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
- H01L2224/221—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体モジュールの製造方法に関する。
携帯電話、PDA、DVC、DSCといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムLSIが求められている。一方、これらのエレクトロニクス機器に対しては、より使いやすく便利なものが求められており、機器に使用されるLSIに対し、高機能化、高性能化が要求されている。このため、LSIチップの高集積化にともないそのI/O数(入出力部の数)が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、CSP(Chip Size Package)と呼ばれるパッケージ技術が種々開発されている。
このようなCSPタイプの半導体モジュールの製造方法において、その工程数を低減するための方法として以下の方法が開示されている(特許文献1参照)。すなわち、当該方法は、まずベース板上に外部接続電極を有する半導体構成体を相互に離間させて配置し、半導体構成体の周側面に絶縁層を形成する。そして、半導体構成体と絶縁層を絶縁膜で覆い、絶縁膜上に突起電極を有する金属板を配置して、突起電極を絶縁膜に食い込ませて外部接続電極に接続する。その後、金属板をパターニングして再配線を形成して半導体モジュールを完成させる。
上述したCSPタイプの半導体モジュールの製造方法では、半導体素子が複数形成された半導体ウエハがダイシングテープなどに固着された状態でダイシングされる。そして、ダイシングによって個片化された各半導体素子が1つずつダイシングテープから引き剥がされ、支持体となるベース板上に相互に離間して配置されて、半導体モジュールが形成される。
特許文献2には、個片化された半導体素子をダイシングテープから引き剥がす作業に採用可能なウエハ拡張装置、いわゆるエキスパンダー装置が開示されている。このウエハ拡張装置は、ダイシングされたウエハが固着されたウエハシート(ダイシングテープ)をクランプして突き上げテーブルにセットし、ウエハシートを突き上げることでウエハシートに固着されたウエハを拡張するものである。ウエハを拡張することで、隣接する半導体素子間に隙間を設けることができ、各半導体素子を容易にダイシングテープから引き剥がすことができる。
上述のように、従来のCSPタイプの半導体モジュールの製造方法では、個片化された各半導体素子を1つずつダイシングテープから引き剥がして、支持体となるベース板上に相互に離間させて配置し、半導体モジュールを形成していた。そのため、半導体素子の配置に時間がかかり、半導体モジュールの生産効率を低下させる要因となっていた。
本発明はこうした課題に鑑みてなされたものであり、その目的は、CSPタイプの半導体モジュールの製造方法において、半導体モジュールの生産効率を向上させる技術の提供にある。
上記課題を解決するために、本発明のある態様は半導体モジュールの製造方法である。この半導体モジュールの製造方法は、一方の主表面に素子電極を有する半導体素子が複数形成された半導体基板を、伸張性を有する第1絶縁樹脂層に、一方の主表面が第1絶縁樹脂層に接するようにして接着する工程と、半導体基板を切断して複数の半導体素子に個片化する工程と、第1絶縁樹脂層を2軸延伸して引き伸ばし、隣接する半導体素子の間隔を広げる工程と、第1絶縁樹脂層が引き伸ばされた状態で、複数の半導体素子の他方の主表面側に第2絶縁樹脂層および平板を配置して、複数の半導体素子を第2絶縁樹脂層を介して平板に固定するとともに、第1絶縁樹脂層を除去する工程と、第2絶縁樹脂層を介して平板に固定された複数の半導体素子と、第3絶縁樹脂層と、金属板とがこの順に積層され、各半導体素子の素子電極と金属板とを電気的に接続するための電極を有する積層体を形成する工程と、金属板を選択的に除去して各半導体素子に対応する配線層を形成し、平板、第2絶縁樹脂層、および第3絶縁樹脂で連結された複数の半導体モジュールを形成する工程と、第2絶縁樹脂層および第3絶縁樹脂層の切断と、第2絶縁樹脂層からの平板の除去とを順不同に実施して半導体モジュールを個片化する工程と、を含むことを特徴とする。
この態様によれば、CSPタイプの半導体モジュールの製造方法において、半導体モジュールの生産効率を向上させることができる。
上記態様の積層体を形成する工程において、電極として突起電極が設けられた金属板に第3絶縁樹脂層を積層して突起電極の頂部面を第3絶縁樹脂層から露出させ、第2絶縁樹脂層を介して平板に固定された複数の半導体素子と金属板とを貼り合わせて突起電極と素子電極とを電気的に接続することで積層体を形成してもよい。
上記態様の積層体を形成する工程において、第2絶縁樹脂層を介して平板に固定された複数の半導体素子と金属板とを第3絶縁樹脂層を介して圧着し、金属板と第3絶縁樹脂層とを選択的に除去して複数のビアホールを形成し、素子電極と電気的に接続するようにビアホール内に電極としてビア電極を形成することで積層体を形成してもよい。
上記態様の積層体を形成する工程において、電極として突起電極が設けられた金属板と、第2絶縁樹脂層を介して平板に固定された複数の半導体素子とを、第3絶縁樹脂層を介して圧着し、突起電極が第3絶縁樹脂層を貫通することにより、突起電極と素子電極とを電気的に接続することで積層体を形成してもよい。
上記態様において、平板と第2絶縁樹脂層とは、剥離機能を有する第4絶縁樹脂層を介して接着されていてもよい。また、上記態様において、第4絶縁樹脂層は、光硬化型樹脂を含み、平板は、透光性を有し、平板を第2絶縁樹脂層から除去するために、平板を介して第4絶縁樹脂層に光を照射して第4絶縁樹脂層を硬化させる工程を含んでもよい。
上記態様において、平板はガラス板であってもよい。
本発明によれば、CSPタイプの半導体モジュールの製造方法において、半導体モジュールの生産効率を向上させることができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(実施形態1)
図1は、実施形態1に係る半導体モジュールの構成を示す概略断面図である。半導体モジュール100は、主な構成として半導体素子10、第3絶縁樹脂層40、配線層30、第2絶縁樹脂層80、保護層50、および外部接続電極60を備える。
図1は、実施形態1に係る半導体モジュールの構成を示す概略断面図である。半導体モジュール100は、主な構成として半導体素子10、第3絶縁樹脂層40、配線層30、第2絶縁樹脂層80、保護層50、および外部接続電極60を備える。
半導体素子10は、一方の主表面S11に素子電極12を有する。また、半導体素子10は、主表面S11に積層された素子保護層14を有する。素子保護層14には、素子電極12が露出するように開口が設けられている。半導体素子10の具体例としては、集積回路(IC)、大規模集積回路(LSI)などの半導体チップが挙げられる。素子保護層14の具体例としては、ポリイミド層が挙げられる。また、素子電極12には、たとえばアルミニウム(Al)が用いられる。半導体素子10の素子保護層14を除いた部分(シリコン部分)の厚さは、例えば約250μmであり、素子保護層14の厚さは、例えば約3μmである。
半導体素子10の一方の主表面S11側には、第3絶縁樹脂層40が設けられている。第3絶縁樹脂層40は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。第3絶縁樹脂層40に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度約160℃、圧力約8MPaの条件下で、粘度が約1kPa・sの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度約160℃の条件下で、約5〜15MPaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下する。第3絶縁樹脂層40の厚さは、例えば約30μmである。
第3絶縁樹脂層40の半導体素子10と反対側の主表面には、配線層30が配置されている。配線層30は、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは配線層30は電解銅などで形成されてもよい。配線層30の第3絶縁樹脂層40側の面には、素子電極12のそれぞれに対応する電極32が設けられている。本実施形態の電極32は、突起電極であり、配線層30と電気的に接続されている。配線層30と電極32とは一体成型されていることが好ましい。これによれば、熱応力による配線層30と電極32との界面における亀裂(クラック)の発生などを防止でき、また配線層30と電極32とが別体であるときに比べて両者の接続が確実である。さらに、素子電極12と配線層30との電気的な接続を、電極32と素子電極12との接続と同時にできることから、工程数が増大しないという効果を奏する。配線層30の電極32と反対側の面における端部領域には、後述する外部接続電極60が配置されるランド領域が形成されている。配線層30の厚さは、たとえば約20μmである。また、電極32の基底部の径、頂部の径、高さは、たとえばそれぞれ、約40μmφ、約30μmφ、約20μmである。
配線層30の第3絶縁樹脂層40と反対側の主表面には、配線層30の酸化などを防ぐための保護層50が設けられている。保護層50としては、ソルダーレジスト層などが挙げられる。配線層30のランド領域に対応する保護層50の所定領域には、開口部50aが形成されており、開口部50aによって配線層30のランド領域が露出している。開口部50a内には、はんだボールなどの外部接続電極60が設けられ、外部接続電極60と配線層30とが電気的に接続されている。外部接続電極60を形成する位置、すなわち開口部50aの形成領域は、たとえば再配線で引き回した先の端部領域である。保護層50の厚さは、例えば約30μmである。
半導体素子10の他方の主表面S12側には、第2絶縁樹脂層80が設けられている。第2絶縁樹脂層80は、例えばエポキシ系熱硬化型樹脂などの絶縁性の樹脂からなる。第2絶縁樹脂層80の厚さは、例えば約250μmである。
第2絶縁樹脂層80、半導体素子10、第3絶縁樹脂層40、および配線層30がこの順で積層されて一体化された状態において、第2絶縁樹脂層80と第3絶縁樹脂層40とは、半導体素子10の側方において接している。すなわち、第2絶縁樹脂層80と第3絶縁樹脂層40との界面が半導体素子10の側面と接している。したがって、半導体素子10は、その側面が第2絶縁樹脂層80と第3絶縁樹脂層40とによって被覆されている。これにより、第2絶縁樹脂層80と半導体素子10との間の剥離抑制と、第3絶縁樹脂層40と半導体素子10との間の剥離抑制との両立を図ることができる。
(半導体モジュールの製造方法)
図2(A)〜図2(C)、および図3(A)〜図3(C)は、半導体素子の個片化方法を示す工程断面図である。各図において(i)は平面図、(ii)は(i)におけるA−A線に沿った部分断面図である。なお、各図の(i)では、(ii)に示す素子電極12の図示を省略している。
図2(A)〜図2(C)、および図3(A)〜図3(C)は、半導体素子の個片化方法を示す工程断面図である。各図において(i)は平面図、(ii)は(i)におけるA−A線に沿った部分断面図である。なお、各図の(i)では、(ii)に示す素子電極12の図示を省略している。
まず、図2(A)に示すように、一方の主表面に素子電極12が設けられた半導体素子10が複数形成され、マトリクス状に配置された半導体基板としての半導体ウエハ1を準備する。具体的には、たとえば、P型シリコン基板などの半導体ウエハ1の表面に周知の技術により所定の集積回路などの半導体素子10と、その周辺部あるいは上部に素子電極12が形成されている。また、この素子電極12を除いた半導体素子10の表面上の領域に、半導体素子10を保護するための素子保護層14が形成されている。各半導体素子10は、図示しない複数のスクライブラインによって区画されている。
準備した半導体ウエハ1を、伸張性を有する第1絶縁樹脂層20の上に接着する。このとき、半導体ウエハ1は、素子電極12が設けられた一方の主表面が第1絶縁樹脂層20に接するようにして第1絶縁樹脂層20に接着される。第1絶縁樹脂層20の半導体ウエハ1を載置する側の主表面には接着剤が塗布してあり、この接着剤の粘着力によって半導体ウエハ1が第1絶縁樹脂層20に接着される。本実施形態では、第1絶縁樹脂層20として、伸縮性を有する材料、たとえば塩化ビニル樹脂やポリオレフィン系樹脂などを用いている。第1絶縁樹脂層20の膜厚はたとえば約100μmである。
次に、図2(B)に示すように、半導体ウエハ1をダイシングして、複数の半導体素子10に個片化する。半導体ウエハ1のダイシングでは、従来公知のダイシング装置を用いて、複数の半導体素子10を区画する図示しないスクライブラインに沿って半導体ウエハ1が切断される。半導体素子10は、たとえば約5mm四方の平面視略四角形形状である。
次に、図2(C)に示すように、第1絶縁樹脂層20を2軸延伸して引き伸ばし、隣接する半導体素子10の間隔を広げる。具体的には、2軸延伸装置の複数のチャック200で第1絶縁樹脂層20の4辺を所定の間隔をあけて把持する。そして、2軸延伸装置を駆動させて第1絶縁樹脂層20をX軸方向およびY軸方向に延伸する。第1絶縁樹脂層20を引き延ばす量は、たとえば隣接する半導体素子10の間隔が、後述する半導体モジュール100の個片化の際に切断されるダイシングライン2の幅と、各半導体モジュール100の形成領域4における半導体素子10の側方領域B2つ分との和になる量である。具体的には、たとえば約1〜5mmである。なお、第1絶縁樹脂層20を延伸する方向(X軸方向およびY軸方向)と、半導体ウエハ1のダイシング方向(半導体素子10が整列する方向)とは、一致していることが好ましい。この場合には、隣接する半導体素子10の距離をより精度よく均一にすることができる。
第1絶縁樹脂層20を2軸延伸することで、第1絶縁樹脂層20をむら無くほぼ均一に引き延ばすことができる。そのため、各半導体素子10のX軸方向およびY軸方向の整列性を保ったまま、半導体ウエハ1を拡張することができる。したがって、隣接する半導体素子10の間隔を略均等にすることができるため、第1絶縁樹脂層20上での半導体素子10の位置によらず、素子電極12と電極32とを確実に接続することができる。したがって、半導体モジュール100の製造歩留まりを高めることができる。
次に、図3(A)に示すように、半導体素子10の他方の主表面、すなわち、第1絶縁樹脂層20に接する側と反対側の主表面に、第2絶縁樹脂層80を積層する。第2絶縁樹脂層80は、半導体素子10の他方の主表面と、当該他方の主表面と接する側面の一部を被覆するように設けられる。第2絶縁樹脂層80は、樹脂を溶剤に溶かしたものや、重合前のモノマーを塗布することにより形成してもよいし、フィルム状の樹脂を加熱・加圧することにより形成してもよい。
次に、図3(B)に示すように、第1絶縁樹脂層20が引き伸ばされた状態で、第4絶縁樹脂層70を積層した平板90を半導体素子10の他方の主表面側に配置して、第2絶縁樹脂層80に第4絶縁樹脂層70を介して平板90を接着する。これにより、第2絶縁樹脂層80を介して複数の半導体素子10が平板90に固定される。第4絶縁樹脂層70は、接着性を有するとともに、平板90の剥離工程に至るまでの製造工程で第4絶縁樹脂層70にかかる熱によって硬化しない程度の熱硬化温度を有する樹脂からなる。これにより、平板90の剥離工程までの間に、第4絶縁樹脂層70の少なくとも一部が熱硬化してその接着力が低下し、平板90が剥離してしまうことを防ぐことができる。なお、第4絶縁樹脂層70は、平板剥離工程においてそれ自体が硬化することにより接着力が低下してしまい、平板90を第2絶縁樹脂層80から剥離させるための剥離機能も有する。このような樹脂としては、アクリル系やシリコン系の粘着材などを挙げることができる。なお、第4絶縁樹脂層70は、接着性を有する紫外線硬化樹脂を両面に備えたフィルムであってもよい。その場合でも、UV光を第4絶縁樹脂層70に照射することにより、上記熱硬化樹脂と同様に平板90を第2絶縁樹脂層80から剥離させるための剥離機能も有するので容易に平板90を剥離することができる。
平板90は、例えばガラス板からなり、その厚さは、たとえば約0.5mmである。平板90は、ガラス板であるため、その組成がシリコンからなる半導体素子10と近似している。そのため、平板90と半導体素子10との熱膨張係数の差は、第2絶縁樹脂層80と半導体素子10との熱膨張係数の差よりも小さい。このように、第2絶縁樹脂層80を熱膨張係数の差が小さい半導体素子10と平板90とで挟むことで、後に続く工程で半導体素子10や第2絶縁樹脂層80などが加熱された場合に生じ得る、熱膨張係数の差に起因した半導体素子10と第2絶縁樹脂層80との剥離を防ぐことができる。
次に、図3(C)に示すように、第1絶縁樹脂層20を除去する。
図4(A)〜図4(F)は、電極の形成方法を示す工程断面図である。本実施形態では、電極32が突起電極である場合を例に説明する。
まず、図4(A)に示すように、少なくとも、電極32の高さと配線層30の厚さとの和より大きい厚さを有する金属板としての銅板33を用意する。
次に、図4(B)に示すように、フォトリソグラフィ法により、電極32のパターンに合わせてレジスト71を選択的に形成する。具体的には、ラミネーター装置を用いて銅板33に所定膜厚のレジスト膜を貼り付け、電極32のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板33の上にレジスト71が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板33の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
次に、図4(C)に示すように、レジスト71をマスクとして、銅板33に所定のパターンの電極32を形成する。具体的には、レジスト71をマスクとし、塩化第二鉄溶液などの薬液を用いてウェットエッチング処理などを施すことにより、所定のパターンを有する電極32を形成する。電極32を形成した後、剥離剤を用いてレジスト71を剥離する。電極32の位置は、第1絶縁樹脂層20を引き伸ばして隣接する半導体素子10の間隔が広げられた状態での各素子電極12の位置に対応している。
次に、図4(D)に示すように、電極32が形成された側の銅板33の主表面に、電極32が被覆されるように第3絶縁樹脂層40を積層する。
次に、図4(E)に示すように、第3絶縁樹脂層40の主表面に、たとえばO2プラズマなどによるアッシング処理を施し、第3絶縁樹脂層40を所定量だけ除去して電極32の頂部面を露出させることにより、電極32を第3絶縁樹脂層40に貫通させる。
次に、図4(F)に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、電極32が設けられた側と反対側の銅板33の表面をエッチバックして銅板33を薄膜化する。この際、電極32の表面を覆うように第3絶縁樹脂層40上にレジスト保護膜(図示せず)を形成して電極32を保護しておき、エッチング処理後にレジスト保護膜を除去する。これにより、銅板33の厚さが配線層30の厚さに加工される。以上説明した工程により、電極32が一体的に形成されるとともに、電極32の形成された側の主表面に第3絶縁樹脂層40が積層された銅板33が形成される。
図5(A)〜図5(C)、および図6(A)〜図6(C)は、配線層の形成方法、および電極と素子電極との接続方法を示す工程断面図である。
まず、図5(A)に示すように、第3絶縁樹脂層40が積層された銅板33を、電極32が半導体素子10側を向くようにして配置して、プレス装置を用いて、銅板33と平板90に固定された複数の半導体素子10とを貼り合わせる。貼り合わせ時の圧力および温度は、例えばそれぞれ約5MPaおよび約200℃である。その結果、電極32と素子電極12とが電気的に接続される。また、貼り合わせ時の加熱によって第2絶縁樹脂層80が熱硬化し、半導体素子10が第2絶縁樹脂層80に固定される。また、貼り合わせ時の加熱および加圧によって第3絶縁樹脂層40が塑性流動を起こし、第2絶縁樹脂層80と第3絶縁樹脂層40とが圧着される。
これにより、図5(B)に示すように、第2絶縁樹脂層80を介して平板90に固定された複数の半導体素子10と、第3絶縁樹脂層40と、銅板33とがこの順に積層され、素子電極12と銅板33とを電気的に接続するための電極32を有する積層体が形成される。
次に、フォトリソグラフィ法により、第3絶縁樹脂層40が設けられた側と反対側の銅板33の主表面に、配線層30のパターンに合わせてレジスト(図示せず)を選択的に形成する。そして、このレジストをマスクとしたウェットエッチング処理などを施すことで銅板33を選択に除去して、図5(C)に示すように、各半導体素子10に対応する所定パターンの配線層30を形成する。その後、レジストを剥離する。
次に、図6(A)に示すように、フォトリソグラフィ法により、外部接続電極60の形成位置に対応する領域に開口部50aを有する保護層50を、配線層30を覆うようにして第3絶縁樹脂層40の上に積層する。そして、開口部50a内に外部接続電極60を形成する。これにより、平板90、第2絶縁樹脂層80、第3絶縁樹脂層40、および保護層50で連結された複数の半導体モジュール100が形成される。
次に、図6(B)に示すように、ダイシングライン2に沿ってダイシングして、第3絶縁樹脂層40、第2絶縁樹脂層80、および保護層50を切断する。
次に、図6(C)に示すように、各半導体モジュール100の第2絶縁樹脂層80から平板90を剥離して、複数の半導体モジュール100を個片化する。平板90の剥離は次のようにして行うことができる。すなわち、例えば平板90に多数の貫通孔を形成してこの貫通孔に溶剤を流しこみ、第4絶縁樹脂層70を除去することで平板90を剥離する。以上説明した製造工程により、半導体モジュール100が形成される。
(延伸性能試験)
2軸延伸装置のフィルム延伸性能と従来公知のエキスパンダー装置のフィルム延伸性能とを比較するために、2軸延伸装置およびエキスパンダー装置のそれぞれで第1絶縁樹脂層20に相当するフィルムを引き伸ばし、その結果を比較した。具体的には、厚さ80μmのポリ塩化ビニル製のダイシングフィルムに、厚さ625μmの6インチSiウエハを接着し、このSiウエハを5mm四方にダイシングした。そして、2軸延伸装置については、15分のプレヒートの後、雰囲気温度60℃、延伸速度1mm/分で、170mm四方の領域が250mm四方になるまで延伸した。
2軸延伸装置のフィルム延伸性能と従来公知のエキスパンダー装置のフィルム延伸性能とを比較するために、2軸延伸装置およびエキスパンダー装置のそれぞれで第1絶縁樹脂層20に相当するフィルムを引き伸ばし、その結果を比較した。具体的には、厚さ80μmのポリ塩化ビニル製のダイシングフィルムに、厚さ625μmの6インチSiウエハを接着し、このSiウエハを5mm四方にダイシングした。そして、2軸延伸装置については、15分のプレヒートの後、雰囲気温度60℃、延伸速度1mm/分で、170mm四方の領域が250mm四方になるまで延伸した。
一方、エキスパンダー装置については、ウエハ拡張装置MODEL HS−1810−8(ヒューグルエレクトロニクス社製)を用い、15秒のプレヒートの後、ステージ温度55℃、ステージ移動速度10目盛りで、ステージストロークが90mmとなるまで延伸した。その後、ウエハの中心を座標(0,0)として、座標(0,14)、(0,7)、(0,0)、(0,−7)、(0,−14)の各座標ポイントにおけるX軸方向およびY軸方向の半導体素子間距離を測定した。
各座標ポイントは、X軸方向に延びるダイシングライン(X方向ダイシングライン)とY軸方向に延びるダイシングライン(Y方向ダイシングライン)の交点位置とした。各座標の数字の絶対値は、ウエハの中心を通るX方向ダイシングラインをX軸基準ダイシングラインとし、ウエハの中心を通るY方向ダイシングラインをY軸基準ダイシングラインとして、各座標ポイントを通るダイシングラインが各基準ダイシングラインから何本目のダイシングラインであるかを示している。例えば、X軸基準ダイシングラインが通る座標ポイントのX座標は「0」である。また、X軸基準ダイシングラインの隣のX方向ダイシングラインは、X軸基準ダイシングラインから1本目のX方向ダイシングラインであり、このX方向ダイシングラインが通る座標ポイントのX座標の絶対値は「1」となる。座標(0,7)は、X軸基準ダイシングラインと、Y軸基準ダイシングラインから7本目のY方向ダイシングラインとの交点であることを意味する。
また、各座標ポイントにおけるX軸方向およびY軸方向の半導体素子間距離は、各座標ポイントを囲む4つの半導体素子10における互いのX軸方向およびY軸方向の離間距離を平均して算出した。なお、半導体素子間距離の算出方法は特にこれに限定されず、任意の半導体素子10とこれと隣り合う4つの半導体素子10とのX軸方向およびY軸方向の離間距離を平均して算出するなどの他の方法を採用してもよい。表1に、2軸延伸装置を用いて第1絶縁樹脂層20を引き伸ばした場合の半導体素子間距離(表1の(A))と、従来公知のエキスパンダー装置を用いて第1絶縁樹脂層20を引き伸ばした場合の半導体素子間距離(表1の(B))とを示す。
2軸延伸装置を用いた場合の結果と、ウエハシートを突き上げて半導体素子間を拡張する従来タイプのエキスパンダー装置を用いた場合の結果を比較すると、表1の(A)に示すように、2軸延伸装置を用いた場合には、各座標における素子間距離がほぼ均等であった。これに対し、表1の(B)に示すように、エキスパンダー装置を用いた場合には、ウエハの中心に近いほど素子間距離が大きくなっていた。すなわち、エキスパンダー装置では、第1絶縁樹脂層20の中心領域が周縁領域よりも延伸されることが分かった。なお、2軸延伸装置およびエキスパンダー装置の双方とも、各ポイントにおいてY軸方向よりもX軸方向の素子間距離の方が大きかったが、これはダイシングフィルム自体の特性によるものであると考えられる。
以上説明したように本実施形態に係る半導体モジュール100の製造方法では、素子電極12が第1絶縁樹脂層20と接するように半導体ウエハ1を第1絶縁樹脂層20に接着して、半導体ウエハ1を切断した後、第1絶縁樹脂層20を2軸延伸して引き伸ばしている。そして、第1絶縁樹脂層20が引き伸ばされた状態で各半導体素子10を第2絶縁樹脂層80を介して平板90に固定し、平板90に固定された複数の半導体素子10と、銅板33とを貼り合わせている。そのため、個片化された各半導体素子10を1つずつ引き剥がして、所定間隔だけ離間させて再配置するという工程がなくなり、半導体モジュール100の製造時間が短縮される。その結果、半導体モジュール100の生産効率が向上し、さらには半導体モジュール100の製造コストを低減することができる。
また、第1絶縁樹脂層20は2軸延伸して引き伸ばされている。そのため、従来のエキスパンダー装置を用いて引き伸ばした場合と比べて、隣接する半導体素子10の距離を均一にすることができる。したがって、各半導体素子10における素子電極12と電極32との接続を確実に行うことができ、半導体モジュール100の製造歩留まりを高めることができる。
また、平板90を半導体素子10と材質が近いガラス板とすることで、製造工程での半導体素子10や第3絶縁樹脂層40の加熱によって生じ得る、熱膨張係数差に起因した半導体素子10と第3絶縁樹脂層40との剥離を防ぐことができる。
また、第1絶縁樹脂層20を引き伸ばして隣接する半導体素子10の間隔を広げているため、各半導体素子10における外部接続電極60の配置可能範囲を拡げることができる。そのため、外部接続電極60の形成数を増やすことができ、半導体素子10の多ピン化に対応することができる。
また、銅板33は、電極32が第3絶縁樹脂層40から露出した状態で半導体素子10と貼り合わせられる。そのため、銅板33と半導体素子10との貼り合わせの際の位置決めを正確に行うことができる。これにより、電極32と素子電極12との接続信頼性が向上する。
(実施形態2)
実施形態2に係る半導体モジュールの製造方法は、電極32の構造および形成方法と、素子電極12と電極32との接続方法が実施形態1と異なる。以下、本実施形態について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
実施形態2に係る半導体モジュールの製造方法は、電極32の構造および形成方法と、素子電極12と電極32との接続方法が実施形態1と異なる。以下、本実施形態について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
図7(A)〜図7(C)、および図8(A)〜図8(C)は、実施形態2に係る半導体モジュールの製造方法における、配線層および電極の形成方法、および電極と素子電極との接続方法を示す工程断面図である。
まず、図7(A)に示すように、金属板としての銅板35と、平板90に固定された複数の半導体素子10とを、第3絶縁樹脂層40を介して圧着する。
次に、図7(B)に示すように、たとえばフォトリソグラフィ法により、電極32のパターンに合わせて銅板35を選択的に除去する。そして、第3絶縁樹脂層40のうち、銅板35が除去されて露出した部分に例えばレーザを照射して、素子電極12が露出するまで第3絶縁樹脂層40を選択的に除去する。これにより、複数のビアホール37が形成される。ここで、レーザ照射には、たとえば炭酸ガスレーザを用いることができる。
次に、図7(C)に示すように、たとえば無電解めっき法および電解めっき法により、あるいは無電解めっき法のみにより、銅板35と素子電極12とを電気的に接続するように、銅板35およびビアホール37の表面に銅(Cu)などの金属をめっきする。その結果、導電層36が形成される。導電層36のうち、ビアホール37内に形成された領域が電極32となり、それ以外の領域が銅板となる。したがって、本実施形態の電極32は、ビア電極である。導電層36と素子電極12とは電極32を介して導通される。なお、銅板35とめっきされた金属との界面は図示していない。本実施形態ではこのような方法により、第2絶縁樹脂層80を介して平板90に固定された複数の半導体素子10と、第3絶縁樹脂層40と、導電層36の銅板とがこの順に積層され、素子電極12と導電層36の銅板とを電気的に接続するための電極32を有する積層体が形成される。
次に、フォトリソグラフィ法により、第3絶縁樹脂層40と接する側と反対側の導電層36の主表面に、所定パターンのレジスト(図示せず)を選択的に形成する。そして、このレジストをマスクとして用いたウェットエッチング処理などにより導電層36を選択に除去して、図8(A)に示すように、各半導体素子10に対応する所定パターンの配線層30を形成する。その後、レジストを剥離する。
次に、図8(B)に示すように、フォトリソグラフィ法により、所定領域に開口部50aを有する保護層50を、配線層30を覆うようにして第3絶縁樹脂層40の上に積層する。そして、開口部50a内に外部接続電極60を形成する。これにより、平板90、第2絶縁樹脂層80、第3絶縁樹脂層40、および保護層50で連結された複数の半導体モジュール100が形成される。
次に、図8(C)に示すように、ダイシングライン2に沿ってダイシングし、各半導体モジュール100の第2絶縁樹脂層80から平板90を剥離して、複数の半導体モジュール100を個片化する。以上説明した製造工程により、半導体モジュール100が形成される。
以上説明した実施形態2では、電極32をビア電極としている。このような場合であっても、実施形態1と同様の効果を得ることができる。また、本実施形態では、電極32と素子電極12とを接続する際に、電極32と素子電極12とを圧着していないため、素子電極12および半導体素子10にダメージを与えるおそれを低減することができる。
(実施形態3)
実施形態3に係る半導体モジュールの製造方法は、素子電極12と電極32との接続方法が実施形態1と異なる。以下、本実施形態について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
実施形態3に係る半導体モジュールの製造方法は、素子電極12と電極32との接続方法が実施形態1と異なる。以下、本実施形態について説明する。なお、実施形態1と同一の構成については同一の符号を付し、その説明は適宜省略する。
図9(A)〜図9(E)は、実施形態3に係る半導体モジュールの製造方法における、配線層の形成方法、および電極と素子電極との接続方法を示す工程断面図である。
まず、図4(A)〜図4(C)に示す工程により、電極32が形成された銅板33を用意する。そして、図4(F)に示す工程と同様にして配線層30の厚さまで銅板33を薄膜化する。本実施形態では、電極32は突起電極である。続いて、図9(A)に示すように、電極32が第3絶縁樹脂層40側を向くようにして、銅板33を第3絶縁樹脂層40の一方の主表面側に配置する。また、第2絶縁樹脂層80を介して平板90に固定された複数の半導体素子10を第3絶縁樹脂層40の他方の主表面側に配置する。そして、プレス装置を用いて、銅板33と複数の半導体素子10とを、第3絶縁樹脂層40を介して圧着する。プレス加工時の圧力および温度は、それぞれ約5MPaおよび約200℃である。
プレス加工により、第3絶縁樹脂層40が塑性流動を起こし、電極32が第3絶縁樹脂層40を貫通する。そして、図9(B)に示すように、複数の半導体素子10、第3絶縁樹脂層40、および銅板33が一体化され、電極32と素子電極12とが電気的に接続される。本実施形態ではこのような方法により、第2絶縁樹脂層80を介して平板90に固定された複数の半導体素子10と、第3絶縁樹脂層40と、銅板33とがこの順に積層され、素子電極12と銅板33とを電気的に接続するための電極32を有する積層体が形成される。
なお、電極32は、その側面形状が先端に近づくにつれて径が細くなるような形状であるため、電極32が第3絶縁樹脂層40をスムースに貫通する。また、第3絶縁樹脂層40は加圧により塑性流動を起こす材料からなるため、積層体において電極32と素子電極12との間に第3絶縁樹脂層40の残膜が介在することが抑制され、両者の接続信頼性の向上が図られる。
次に、フォトリソグラフィ法により、第3絶縁樹脂層40と反対側の銅板33の主表面に、所定パターンのレジスト(図示せず)を選択的に形成する。そして、このレジストをマスクとして用いたウェットエッチング処理などにより銅板33を選択に除去して、図9(C)に示すように、各半導体素子10に対応する所定パターンの配線層30を形成する。その後、レジストを剥離する。
次に、図9(D)に示すように、フォトリソグラフィ法により、所定領域に開口部50aを有する保護層50を、配線層30を覆うようにして第3絶縁樹脂層40の上に積層する。そして、開口部50a内に外部接続電極60を形成する。これにより、平板90、第2絶縁樹脂層80、第3絶縁樹脂層40、および保護層50で連結された複数の半導体モジュール100が形成される。
次に、図9(E)に示すように、ダイシングライン2に沿ってダイシングし、各半導体モジュール100の第2絶縁樹脂層80から平板90を剥離して、複数の半導体モジュール100を個片化する。以上説明した製造工程により、半導体モジュール100が形成される。
以上説明した実施形態3では、銅板33と第3絶縁樹脂層40と半導体素子10とを圧着して一体化し、その際、電極32を第3絶縁樹脂層40内に進入させて素子電極12と電気的に接続している。このような場合であっても、実施形態1と同様の効果を得ることができる。また、本実施形態では、銅板33と第3絶縁樹脂層40と半導体素子10とを同時に圧着して一体化しているため、製造工程を簡略化することができる。
(実施形態4)
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
図10は本発明の実施形態に係る半導体モジュール100を備えた携帯電話の構成を示す図である。携帯電話111は、第1の筐体112と第2の筐体114が可動部120によって連結される構造になっている。第1の筐体112と第2の筐体114は可動部120を軸として回動可能である。第1の筐体112には文字や画像等の情報を表示する表示部118やスピーカ部124が設けられている。第2の筐体114には操作用ボタンなどの操作部122やマイク部126が設けられている。なお、本発明の各実施形態に係る半導体モジュール100はこうした携帯電話111の内部に搭載されている。
図11は図10に示した携帯電話の部分断面図(第1の筐体112の断面図)である。本発明の各実施形態に係る半導体モジュール100は、外部接続電極60を介してプリント基板128に搭載され、こうしたプリント基板128を介して表示部118などと電気的に接続されている。また、半導体モジュール100の裏面側(外部接続電極60とは反対側の面)には金属基板などの放熱基板116が設けられ、たとえば、半導体モジュール100から発生する熱を第1の筐体112内部に篭もらせることなく、効率的に第1の筐体112の外部に放熱することができるようになっている。
本発明の実施形態に係る半導体モジュール100によれば、半導体モジュール100の生産効率が向上し、製造コストが低減するため、こうした半導体モジュール100を搭載した本実施形態に係る携帯機器については、その製造コストが低減する。
本発明は、上述の各実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。
上述の各実施形態では、溶剤を用いて第4絶縁樹脂層70を除去することで、第2絶縁樹脂層80から平板90を剥離しているが、たとえば、第4絶縁樹脂層70の少なくとも一部を熱硬化させて第4絶縁樹脂層70の接着力を低下させ、これにより平板90を剥離するようにしてもよい。
また、第4絶縁樹脂層70は、光照射によって硬化する光硬化型樹脂を含むものであってもよい。このような光硬化型樹脂としては、紫外線硬化型樹脂などを挙げることができる。この場合、ガラス板である平板90を介して第4絶縁樹脂層70に光を照射することで第4絶縁樹脂層70の少なくとも一部を硬化させて、第4絶縁樹脂層70の接着力を低下させることができる。したがって、簡便な方法でより確実に第4絶縁樹脂層70を硬化させることができ、そのため簡単に平板90を剥離することができる。なお、第4絶縁樹脂層70を光硬化させるためには、平板90は透光性を有するものであればガラス以外の材料からなるものであってもよい。なお、上述した半導体素子10と第2絶縁樹脂層80との剥離防止効果を得るためには、透光性を有する材料としてはガラスが好ましい。
また、上述のように第4絶縁樹脂層70を熱硬化させる場合には、平板90は、ガラス以外の透光性を有さない材料からなるものであってもよい。この場合、平板90の材質の選択自由度を高めることができ、コストの低減を図ることができる。
また、両面テープが一方の主表面に貼り付けられた平板90を用意し、この両面テープにより平板90に半導体素子10を固定するようにしてもよい。両面テープは、そのまま第2絶縁樹脂層80として機能してもよく、あるいは両面テープと接する側と反対側の半導体素子10の主表面に第3絶縁樹脂層40が積層された後、両面テープを剥離して第2絶縁樹脂層80を積層してもよい。これらの場合には、第3絶縁樹脂層40と第2絶縁樹脂層80との界面は半導体素子10の側面ではなく、半導体素子10の他方の主表面S12と略同一の面上に位置する。
また、上述の各実施形態では配線層は単層であったが、これに限定されず、配線層はさらに多層化したものであってもよい。また、上述の各実施形態では、第3絶縁樹脂層40、第2絶縁樹脂層80、保護層50を切断した後で平板90を剥離して半導体モジュール100を個片化しているが、平板90を剥離した後で各層を切断して半導体モジュール100を個片化してもよい。
1 半導体ウエハ、 10 半導体素子、 12 素子電極、 20 第1絶縁樹脂層、 30 配線層、 32 電極、 37 ビアホール、 40 第3絶縁樹脂層、 80 第2絶縁樹脂層、 90 平板、 100 半導体モジュール。
Claims (7)
- 一方の主表面に素子電極を有する半導体素子が複数形成された半導体基板を、伸張性を有する第1絶縁樹脂層に、前記一方の主表面が第1絶縁樹脂層に接するようにして接着する工程と、
前記半導体基板を切断して複数の前記半導体素子に個片化する工程と、
前記第1絶縁樹脂層を2軸延伸して引き伸ばし、隣接する前記半導体素子の間隔を広げる工程と、
前記第1絶縁樹脂層が引き伸ばされた状態で、複数の前記半導体素子の他方の主表面側に第2絶縁樹脂層および平板を配置して、複数の前記半導体素子を前記第2絶縁樹脂層を介して平板に固定するとともに、前記第1絶縁樹脂層を除去する工程と、
第2絶縁樹脂層を介して平板に固定された複数の前記半導体素子と、第3絶縁樹脂層と、金属板とがこの順に積層され、各半導体素子の前記素子電極と前記金属板とを電気的に接続するための電極を有する積層体を形成する工程と、
前記金属板を選択的に除去して各半導体素子に対応する配線層を形成し、前記平板、前記第2絶縁樹脂層、および前記第3絶縁樹脂層で連結された複数の半導体モジュールを形成する工程と、
前記第2絶縁樹脂層および前記第3絶縁樹脂層の切断と、前記第2絶縁樹脂層からの前記平板の除去とを順不同に実施して前記半導体モジュールを個片化する工程と、
を含むことを特徴とする半導体モジュールの製造方法。 - 前記積層体を形成する工程において、前記電極として突起電極が設けられた金属板に第3絶縁樹脂層を積層して前記突起電極の頂部面を前記第3絶縁樹脂層から露出させ、第2絶縁樹脂層を介して平板に固定された複数の前記半導体素子と前記金属板とを貼り合わせて前記突起電極と前記素子電極とを電気的に接続することで前記積層体を形成する請求項1に記載の半導体モジュールの製造方法。
- 前記積層体を形成する工程において、第2絶縁樹脂層を介して平板に固定された複数の前記半導体素子と金属板とを第3絶縁樹脂層を介して圧着し、前記金属板と前記第3絶縁樹脂層とを選択的に除去して複数のビアホールを形成し、前記素子電極と電気的に接続するように前記ビアホール内に前記電極としてビア電極を形成することで前記積層体を形成する請求項1に記載の半導体モジュールの製造方法。
- 前記積層体を形成する工程において、前記電極として突起電極が設けられた金属板と、第2絶縁樹脂層を介して平板に固定された複数の前記半導体素子とを、第3絶縁樹脂層を介して圧着し、前記突起電極が前記第3絶縁樹脂層を貫通することにより、前記突起電極と前記素子電極とを電気的に接続することで前記積層体を形成する請求項1に記載の半導体モジュールの製造方法。
- 前記平板と前記第2絶縁樹脂層とは、剥離機能を有する第4絶縁樹脂層を介して接着されたことを特徴とする請求項1乃至4のいずれか1項に記載の半導体モジュールの製造方法。
- 前記第4絶縁樹脂層は、光硬化型樹脂を含み、
前記平板は、透光性を有し、
前記平板を前記第2絶縁樹脂層から除去するために、前記平板を介して前記第4絶縁樹脂層に光を照射して前記第4絶縁樹脂層を硬化させる工程を含む請求項5に記載の半導体モジュールの製造方法。 - 前記平板はガラス板である請求項1乃至6のいずれか1項に記載の半導体モジュールの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010011759A JP5496692B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体モジュールの製造方法 |
PCT/JP2011/051101 WO2011090164A1 (ja) | 2010-01-22 | 2011-01-21 | 半導体モジュールの製造方法 |
CN2011800061512A CN102714188A (zh) | 2010-01-22 | 2011-01-21 | 半导体模块的制造方法 |
US13/554,605 US8592257B2 (en) | 2010-01-22 | 2012-07-20 | Method for manufacturing semiconductor modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010011759A JP5496692B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011151231A JP2011151231A (ja) | 2011-08-04 |
JP5496692B2 true JP5496692B2 (ja) | 2014-05-21 |
Family
ID=44306964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010011759A Expired - Fee Related JP5496692B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体モジュールの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8592257B2 (ja) |
JP (1) | JP5496692B2 (ja) |
CN (1) | CN102714188A (ja) |
WO (1) | WO2011090164A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6087707B2 (ja) * | 2013-04-15 | 2017-03-01 | 株式会社ディスコ | テープ拡張装置 |
JP6593669B2 (ja) * | 2013-09-12 | 2019-10-23 | 日本電気硝子株式会社 | 支持ガラス基板及びこれを用いた搬送体 |
CN104008986A (zh) * | 2014-05-12 | 2014-08-27 | 佛山市南海区联合广东新光源产业创新中心 | 扩张均匀性高的扩晶机 |
CN104112691A (zh) * | 2014-07-26 | 2014-10-22 | 佛山市南海区联合广东新光源产业创新中心 | 均匀扩张的扩晶机 |
JP2016062986A (ja) | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置と半導体装置の製造方法 |
JP6408366B2 (ja) * | 2014-12-05 | 2018-10-17 | リンテック株式会社 | 離間装置および離間方法 |
JP6363947B2 (ja) * | 2014-12-26 | 2018-07-25 | リンテック株式会社 | 離間装置および離間方法 |
JP6401608B2 (ja) * | 2014-12-26 | 2018-10-10 | リンテック株式会社 | 離間装置および離間方法 |
JP6634729B2 (ja) * | 2015-08-12 | 2020-01-22 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
CN109906506A (zh) * | 2016-11-28 | 2019-06-18 | 株式会社村田制作所 | 电子部件及其制造方法 |
CN106783642A (zh) * | 2016-12-29 | 2017-05-31 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片及其封装方法 |
JP7494067B2 (ja) | 2020-09-14 | 2024-06-03 | キオクシア株式会社 | 半導体装置の製造方法、及び半導体製造装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346253A (ja) | 1989-07-14 | 1991-02-27 | Fujitsu Ltd | ウェハ拡張装置 |
JP2001176898A (ja) * | 1999-12-20 | 2001-06-29 | Mitsui High Tec Inc | 半導体パッケージの製造方法 |
JP3829736B2 (ja) * | 2002-02-28 | 2006-10-04 | 凸版印刷株式会社 | チップサイズパッケージの製造方法 |
JP2004349361A (ja) | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2005322858A (ja) * | 2004-05-11 | 2005-11-17 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
KR101169262B1 (ko) * | 2004-12-03 | 2012-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP4753960B2 (ja) * | 2008-03-31 | 2011-08-24 | 三洋電機株式会社 | 半導体モジュール、半導体モジュールの製造方法 |
TWI387076B (zh) * | 2008-04-24 | 2013-02-21 | Mutual Pak Technology Co Ltd | 積體電路元件之封裝結構及其製造方法 |
JP2012009850A (ja) * | 2010-05-26 | 2012-01-12 | Panasonic Corp | ハイブリッド基板およびその製造方法 |
-
2010
- 2010-01-22 JP JP2010011759A patent/JP5496692B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-21 WO PCT/JP2011/051101 patent/WO2011090164A1/ja active Application Filing
- 2011-01-21 CN CN2011800061512A patent/CN102714188A/zh active Pending
-
2012
- 2012-07-20 US US13/554,605 patent/US8592257B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2011090164A1 (ja) | 2011-07-28 |
US20120288999A1 (en) | 2012-11-15 |
JP2011151231A (ja) | 2011-08-04 |
CN102714188A (zh) | 2012-10-03 |
US8592257B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5496692B2 (ja) | 半導体モジュールの製造方法 | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
JP4752825B2 (ja) | 半導体装置の製造方法 | |
JP5563814B2 (ja) | 半導体装置及びその製造方法 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2009043857A (ja) | 半導体装置およびその製造方法 | |
JP5903920B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
JP4753960B2 (ja) | 半導体モジュール、半導体モジュールの製造方法 | |
JP2010087229A (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
WO2019007082A1 (zh) | 一种芯片封装方法 | |
JP2013165087A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2009231815A (ja) | 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
US20040106235A1 (en) | Method for manufacturing circuit devices | |
JP2011155313A (ja) | 半導体装置 | |
KR101225663B1 (ko) | 칩 내장형 기판 제조 방법 | |
JP2010129914A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
CN211017006U (zh) | 面板组件、晶圆封装体以及芯片封装体 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP2019016647A (ja) | ファンアウト・ウエハレベルパッケージの仮固定方法 | |
JP2005109068A (ja) | 半導体装置およびその製造方法 | |
JP2007019551A (ja) | 半導体装置の製造方法 | |
JP5140565B2 (ja) | 素子搭載用基板、半導体モジュール、および携帯機器 | |
JP5393649B2 (ja) | 半導体装置の製造方法 | |
JP2011082447A (ja) | 素子搭載用基板、半導体モジュールおよび携帯機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5496692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |