JP3829736B2 - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法 Download PDFInfo
- Publication number
- JP3829736B2 JP3829736B2 JP2002053621A JP2002053621A JP3829736B2 JP 3829736 B2 JP3829736 B2 JP 3829736B2 JP 2002053621 A JP2002053621 A JP 2002053621A JP 2002053621 A JP2002053621 A JP 2002053621A JP 3829736 B2 JP3829736 B2 JP 3829736B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- insulating resin
- forming
- layer
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置を製造するチップサイズパッケージの製造方法に関する。
【０００２】
【従来の技術】
従来の技術では、半導体装置のチップサイズパッケージの製造方法は、ウエハーに直接に加工処理し、最後の工程で、個片に断裁するウエハー一括処理が主流である。上記加工処理を説明する。まず、多数の半導体素子を面付けして形成したウエハーを準備する。次に、多数の半導体素子が形成するウエハーの全面に絶縁樹脂層を形成する。次に、前記半導体素子の電極部と導通をとるため、前記絶縁樹脂層にバイアホールを孔設する。
【０００３】
前記絶縁樹脂層からバイアホールの内壁まで、めっき法を用いて、導体層を形成し、予め準備したフォトマスクを用いて、所定の配線パターンを形成する。
【０００４】
次に、前記配線パターンを保護する保護層を形成する。保護層の形成は、前記配線パタ
ーンの全面にソルダーレジスト樹脂を塗布、又は積層して保護層（ソルダーレジスト層）を形成する。前記配線パターンの電極部と導通をとるため、の前記絶縁樹脂層に開口部を孔設する。
【０００５】
次に前記開口部に外部端子、例えばハンダボールを搭載する。次に、ダイシング装置を用いて断裁し、面付けされた半導体素子を個片化して、半導体装置のチップサイズパッケージ（半導体素子と略同一の大きさとした半導体装置）を製造する。
【０００６】
図６は、従来の技術の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。半導体素子のサイズと半導体装置のサイズとは略同じサイズに仕上がっている。図６の側断面図は、基板となるウエハー２表面に形成された半導体素子の電極３が、導通するバイアホールによって外部端子１１に接続した半導体装置を示している。前記半導体装置の両サイドには絶縁樹脂層は形成されていないチップサイズパッケージである。
【０００７】
上述したウエハー上で一括処理する製造方法では、前記配線パターンの配線領域は、半導体素子のサイズ内に制限され、半導体素子のサイズ以上の配線領域を持つ半導体装置のチップサイズパッケージは作成できないという問題がある。
【０００８】
又、従来のウエハー一括処理の製造方法ではファンアウト構造のチップサイズパッケージを製造できないという問題がある。
【０００９】
近年、配線パターンの高密度化、微細化、及び電極数の増加する多ピン化等、に対応するため配線領域の拡大と、ファンアウト構造のチップサイズパッケージをウエハー一括処理の製造方法により製造すること、等が望まれている。又、製造コストを削減することが要望されている。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、上記の問題を解決しようとするもので、ウエハー一括処理であっても、ファンアウト構造のチップサイズパッケージを得ることのできるチップサイズパッケージの製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
本発明の請求項１に係る発明は、半導体装置を製造するチップサイズパッケージの製造方法において、
（ａ）多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、
（ｂ）前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合（％）まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、
（ｃ）前記ウエハーの表面全面に絶縁性樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間までを覆う絶縁樹脂層を形成する工程と、
（ｄ）前記保護テープを剥離する工程と、
（ｅ）前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｆ）前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
（ｇ）前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、
（ｈ）前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを
得る工程とを有することを特徴とするチップサイズパッケージの製造方法である。
【００１２】
次に、本発明の請求項２に係る発明は、請求項１記載の工程（ｆ）前記ウエハーの表面から、前記絶縁樹脂層全面にバイアホール内壁までを覆うよう全面に配線層を形成後、該配線層に所定の配線パターンを形成する工程が終了した後、
（ａ）前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に絶縁樹脂層を形成する工程と、
（ｂ）前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｃ）前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
を繰り返し、半導体素子の上面に、配線パターンを２層以上に多層化する事を特徴とする請求項１記載のチップサイズパッケージの製造方法である。
【００１３】
次に、本発明の請求項３に係る発明は、半導体装置を製造するチップサイズパッケージの製造方法において、
（ａ）多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、
（ｂ）前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合（％）まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、
（ｃ）前記ウエハーの表面全面に絶縁樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間まで覆う絶縁樹脂層を形成する工程と、
（ｄ）前記保護テープを剥離する工程と、
（ｅ）前記ウエハーの裏面全面に絶縁樹脂層を形成する工程と、
（ｆ）前記半導体素子間の隙間の絶縁樹脂層部位に絶縁樹脂層の表面から裏面まで貫通する貫通孔を孔設する工程と
（ｇ）前記ウエハーの表面側の絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｈ）前記ウエハーの両面の絶縁樹脂層に、貫通孔及びバイアホールの内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
（ｉ）前記ウエハーの表面側に、前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成する工程と、
（ｊ）前記ウエハーの裏面側に、前記配線パターン、及び前記絶縁樹脂層までを覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、
（ｋ）前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを得る工程とを有することを特徴とするチップサイズパッケージの製造方法である。
【００１４】
次に、本発明の請求項４に係る発明は、請求項３記載の工程（ｈ）の終了後に、
（ａ）前記ウエハーの裏面側全面に、前記配線パターン、及び前記絶縁層を覆う絶縁樹脂層を形成する工程と、
（ｂ）前記ウエハーの裏面側に、半導体素子の電極と導通を取るため、前記絶縁樹脂層にバイアホールを孔設、及び前記半導体素子間の隙間の絶縁樹脂層部位に貫通孔を孔設する工程と、
（ｃ）前記ウエハーの裏面側全面に前記絶縁樹脂層からバイアホール、及び貫通孔の内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
を繰り返し、前記ウエハーの裏面に、配線パターンを２層以上に多層化する事を特徴とする請求項３記載のチップサイズパッケージの製造方法である。
【００１５】
【発明の実施の形態】
【００１６】
本発明のチップサイズパッケージの製造方法について詳細に説明する。
【００１７】
図１は、本発明の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【００１８】
図１の側断面図は、基板となるウエハー２表面に形成された半導体素子の電極３が、導通するバイアホールによって外部端子１１と接続された半導体装置である。本発明の方法によれば、前記半導体の両サイドには絶縁樹脂部が形成され、両サイドにも回路が形成されたチップサイズパッケージとなっている。
【００１９】
図２は、本発明の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【００２０】
図２の側断面図は、基板となるウエハー２表面に形成された半導体素子の電極３が、導通する貫通孔１２（貫通スルホール１３）によって、ウエハーの裏面に形成する配線パターンと回路を形成し、前記回路と導通するバイアホールによって外部端子１１と回路を形成した半導体装置である。前記半導体の両サイドは本発明の方法により形成した絶縁樹脂部に前記貫通スルホール１３が形成されたチップサイズパッケージである。
【００２１】
本発明のチップサイズパッケージの製造方法を、図３を用いて説明する。図３（ａ）は、多数の半導体素子１４が面付けして形成されたウエハー２である。次いで、図３（ｂ）に示すように、多数の半導体素子が形成されたウエハーの裏面に保護テープ４（ダイシングテープ）を貼り付ける。
【００２２】
次いで、前記ウエハーの表面側から保護テープ４の表面まで断裁を行い、前記半導体素子１４を個々に切断分離する。次いで図３（ｃ）に示すように、保護テープを面方向に引っ張る。これにより保護テープは図中の矢印方向に所定の割合（％）まで拡張される事により、保護テープ上に有る半導体素子間には所定の隙間が形成される。次いで、図３（ｄ）に示すように、前記ウエハーの表面から絶縁樹脂を塗布し、前記半導体素子間の隙間までを覆う絶縁樹脂層５を全面に形成する。次に、前記ウエハーの裏面から、前記保護テープを剥離する。ここで前記の剥離後に、図３（ｄ）に示すように、例えば、ヒートシンク用の銅板６を裏面に貼り合わせても構わない。
【００２３】
次いで、図３（ｅ）に示すように、前記ウエハーの表面側に形成した前記絶縁樹脂層５に、半導体素子の電極と導通を取るためのバイアホール７を孔設する。前記孔設の一手段として、レーザー光による孔明け加工機を使用することが望ましい。
【００２４】
次に、図３（ｆ）に示すように、前記ウエハーの表面側から、前記絶縁樹脂層からバイアホール内壁まで全面に、無電解めっき法を用いて、無電解めっき層８を形成する。
【００２５】
次いで、前記無電解めっき層８の全面に感光性レジスト層を形成した後、予め準備したフォトマスクを用い感光性レジスト層へのパターン露光し、現像も行い、前記無電解めっき層に所定の配線パターンを有するレジストパターンを形成する。次いで、前記レジストパターンの表面、及びレジストパターンから露出した無電解めっき層部位に、電解めっき層を形成し、前記レジスト層を剥離除去した後、該表面に露出する無電解めっき層をソフトエッチング法によって除去し、独立した導体回路の配線パターン１０を形成する。
【００２６】
次いで、前記ウエハーの表面から、前記配線パターンから絶縁層まで、全面に配線保護するソルダーレジスト層９を形成後、前記ソルダーレジスト層に、配線パターンの電極と
導通を取るためのホールを孔設する。前記孔設はレーザー光による孔明け加工機を使用する。次に、前記ホールに外部接続端子、例えばハンダボールを装着形成する。（図３（ｇ）参照）
【００２７】
次いで、図３（ｈ）に示すように、前記ウエハーから、半導体装置１を個々に切断個片化し分離することでチップサイズパッケージを得る。上述した説明では、半導体素子の上面に配線パターンを１層形成する事例につき述べたが、半導体素子上に２層以上の配線パターンを形成することも可能である。以下その方法を説明する。
【００２８】
まず、前述した工程に従いウエハーの表面に、所定の配線パターンを形成する工程まで行う。このとき、図３（ｇ）のソルダーレジスト層９、外部接続端子１１を有しない状態となっている。次いで、図３（ｄ）に示すように、前記ウエハーの表面側に、前記配線パターンから前記絶縁層まで、全面に絶縁樹脂層を形成する。次に、図３（ｅ）に示すように、前記ウエハーの表面から、前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する。次に、図３（ｆ）に示すように、前記ウエハーの表面から、前記絶縁樹脂層からバイアホール内壁まで、全面に、無電解めっき層を形成する。次いで、感光性レジスト層を形成した後、予め準備したフォトマスクを用いてレジスト層へのパターン露光し、現像をおこない、該無電解めっき層に所定の配線パターンを有するレジストパターンを形成する。次いで前記レジストパターンの表面に、電解めっき層を形成した後、前記レジスト層を剥離除去し、該表面に露出する無電解めっき層をソフトエッチング法によって除去し、配線パターン１０を形成する。（図３（ｇ）参照）以上の図３（ｄ）と、図３（ｅ）と、図３（ｆ）と、図３（ｇ）の４工程を繰り返し行うことで、半導体素子の上面に、配線パターンを２層以上の多層化配線を備えたチップサイズパッケージの製造が可能となる。
【００２９】
なお、上記の配線パターンの形成方法は、サブトラクテイブ法、又はセミアデテイブ法、若しくはフルアデテイブ法であってもよく、適宜選択しても構わない。
【００３０】
次に、図４、図５を用いて本発明のチップサイズパッケージの他の製造方法を説明する。図４（ａ）は、多数の半導体素子１４が面付け形成されたウエハー２である。次いで、図４（ｂ）に示すように、前記ウエハーの裏面に保護テープ４（ダイシングテープ）を貼り付けた後、ウエハー２を保護テープ４の表面まで断裁し、半導体素子１４を個々に切断分離する。次いで、図４（ｃ）に示すように、保護テープを面方向に引っ張る。これにより保護テープは図中矢印方向に所定の割合（％）まで拡張する事により、保護テープ上にある半導体素子間には所定の隙間が形成される。
【００３１】
次いで、図４（ｄ）に示すように、前記ウエハーの表面側から、絶縁樹脂を塗布し前記半導体素子間の隙間までを覆う絶縁樹脂層５を全面に形成する。次に、前記ウエハーの裏面から、前記ダイシングテープ４を剥離する。
【００３２】
次いで、図４（ｅ）に示すように、前記ウエハーの裏面側全面に絶縁樹脂層５を形成する。
【００３３】
次いで、前記ウエハーの表面側に、半導体素子の電極と導通を取るため、前記絶縁樹脂層へのバイアホール７を孔設と、前記半導体素子間の隙間に絶縁樹脂層を形成した形成部にウエハー表面から裏面まで貫通する貫通ホール１２とを孔設する。なお、貫通ホール１２の孔設はレーザー光による孔明け加工機を使用することが望ましい。また、貫通ホール１２の孔設はウエハー裏面側から行うことが望ましい。
【００３４】
次いで、前記ウエハーの表面側と、裏面側とに、両面の前記絶縁樹脂層５、及びバイア
ホール７、前記貫通ホール１２の内壁までを覆うよう全面に、無電解めっき層８を形成する。（図４（ｇ）参照）
【００３５】
次いで、ウエハーの両面の前記無電解めっき層に、感光性レジスト層を形成した後、予め準備したフォトマスクを用いて感光性レジスト層へのパターン露光し、現像を行うことで、前記無電解めっき層に所定の配線パターンを有するレジストパターンを形成する。
【００３６】
次いで、前記レジストパターンの表面に、電解めっき法を用いて、電解めっき層を形成し、前記レジスト層を剥離除去した後、前記ウエハー両表面に露出する無電解めっき層をソフトエッチング法によって除去し、ウエハー両面に独立した導体回路の配線パターン１０を形成する。（図５（ｈ）参照）
【００３７】
次に、前記ウエハーの表面側に、前記配線パターンから前記絶縁層までを覆うよう全面に配線保護層としてのソルダーレジスト層９を形成する。次に、前記ウエハーの裏面側に、前記配線パターンから前記絶縁層までを覆うよう全面に配線保護層としてのソルダーレジスト層９を形成後、前記ソルダーレジスト層に、配線パターンの電極と導通を取るためのホールを孔設する。前記ホールに外部接続端子１１を、例えばハンダボール等を装着形成する。（図５（ｉ）参照）
【００３８】
前記ウエハーを断裁し、半導体装置１を個々に切断個片化し、チップサイズパッケージを得る。（図５（ｊ）参照）上述した説明では、半導体素子の裏面に配線パターンを１層形成する事例に付き述べたが、半導体素子の裏面に２層以上の配線パターンを形成することも可能である。
【００３９】
まず、前述した工程に従い、図５（ｈ）に示すように、前記ウエハーの両面に、所定の配線パターン１０を形成する工程が終了した後に、図４（ｅ）に示すように、前記ウエハーの裏面側に、前記配線パターンから前記絶縁層までを覆うよう全面に絶縁樹脂層５を形成する。次に、図４（ｆ）に示すように、前記絶縁樹脂層にバイアホールの孔設と、前記半導体素子間の隙間に絶縁樹脂層を形成した形成部を貫通する貫通孔を孔設する。次に、図４（ｇ）に示すように、前記ウエハーの裏面側に、前記絶縁樹脂層、及びホール内壁までを覆うよう全面に無電解めっき８層を形成する。次に、前記ウエハーの裏面側の無電解めっき層全面に、レジスト層を形成した後、前記レジスト層を所定の配線パターンを有するレジストパターンを形成する。次に、前記レジストパターンの表面側に、電解めっき層を形成し、前記レジスト層を剥離除去し、前記電解めっき層の表面に露出する無電解めっき層をソフトエッチング法によって除去し、配線パターン１０を形成する。（図５（ｈ）参照）
【００４０】
すなわち、ウエハーの裏面から、以上の図４（ｅ）と、図４（ｆ）と、図４（ｇ）と、図５（ｈ）の４工程を繰り返し行うことで、半導体素子を形成したウエハーの裏面に、配線パターンを２層以上の多層化配線を備えたチップサイズパッケージの製造が可能となる。
【００４１】
【作用】
ウエハー一括処理方法では、ウエハーから半導体装置を個片に断裁するダイシング工程が従来の製造方法では工程の最後に行っている。しかし、本発明の方法は保護テープの貼付け後に断裁する。これにより、配線エリアを広げる作用がある。
【００４２】
【実施例】
次に、本発明の、以下に具体的な実施例に従って説明する。
【００４３】
＜実施例１＞
図３は、本発明の図１に示すチップサイズパッケージの製造方法の一実施例を説明する工程図である。
【００４４】
まず、図３（ａ）に示すように、Ｓｉ材のウェハー２上に、Ａｌ材からなる電極パッドを形成した多数の半導体素子１４が形成された８インチΦのウエハー２を準備した。
【００４５】
次に、図３（ｂ）に示すように、前記ウエハー２の裏面に保護テープ４を貼り合わせた。前記テープは（株）リンテック製、商品名：ダイシングテープ−Ｄ６７５を使用した。
【００４６】
次に、図３（ｃ）に示すように、ダイシング装置を用いて、ウエハーの表面から断裁を行い、半導体素子１４を個々に切断分離した。このとき、保護テープの切断は行わない。
【００４７】
次に、ウエハー拡張器を用いて、前記保護テープ４を均等に拡張し、半導体素子間に所定の隙間を形成した。（図３（ｃ）参照）
【００４８】
次に、ウエハーの表面側に絶縁樹脂層５を形成した。前記絶縁樹脂層はドライフイルムを用いて形成したものであり、前記ドライフイルムは味の素（株）製の商品名：ＡＢＦ−７０Ｈを使用し、真空ラミネーター法により、９０℃に加熱しながら積層した。次に、室温にて冷却した後、前記ドライフイルムの支持フイルムを剥離し、熱風乾燥炉に入れて、１５０℃、３０分のポストキュアー加熱を行った。
【００４９】
次に、ウエハーの裏面側より前記保護テープ４を剥離した後、ウエハー裏面に接着剤を用いてヒートシンク用の銅版６を貼りつけた。（図３（ｄ）参照）
【００５０】
次に、図３（ｅ）に示すように、ビーム径が１５０μｍΦの炭酸ガスレーザー光を用いて、前記絶縁樹脂層５の所定の位置に孔径が１２０μｍΦのバイアホール用孔７を形成した。
【００５１】
バイアホール用孔７を形成後、ＫＭｎＯ４：濃度６０ｇ／ｌ、ＮａＯＨ：濃度４０ｇ／ｌからなるデスミア溶液で、温度８０℃、１０分間洗浄処理し、バイアホール用孔７内壁に付着した異物、例えばエポキシ樹脂成分等からなる残査を解除去した。その後、硫酸ヒドロキシルアミン：２０ｇ／ｌ、硫酸：５０ｍｌ／ｌからなる中和溶液で、温度４５℃、５分間の中和処理後、水洗した。
【００５２】
次に、パラジウム触媒、アトテック（株）製、商品名：ネオガントを使用して、絶縁樹脂層、バイアホール用孔内壁、及びホールの底部までの全表面に、パラジウム核（Ｐｂ核）を付着した。
【００５３】
次に、金属銅として、２．３ｇ／ｌ、ＥＤＴＡを２０ｇ／ｌ、ホルマリンを２．５ｇ／ｌを基本組成とし、水酸化ナトリウムにて、ｐＨ＝１２．５に調整した無電解銅めっき液ジャパンエナジー（株）製の製品名ＫＣ−５００に、空気を吹き込みながら、温度７０℃、１５分間めっき処理して、絶縁樹脂層表面、及びバイアホール内の表面に、０．５μｍ厚の無電解銅めっき層８を形成した。（図３（ｆ）参照）
【００５４】
次いで、ドライフイルムの感光性レジストを無電解銅めっき層８上全面にラミネートした後、予め準備したフォトマスクを用いて、感光性レジストにパターン露光した後、炭酸ナトリウム溶液を用いて現像処理した。これにより、所定のパターンを有するレジスト膜２０μｍのレジストパターン層を形成した。
【００５５】
次に、前記ウエハーを硫酸１００ｇ／ｌの溶液に、２５℃、１分間浸漬させた後、レジストパターン表面、及び前記無電解銅めっき層のレジストパターン層からの露出面に電解めっきを行った。前記電解めっき液は、硫酸銅濃度７０ｇ／ｌ、硫酸濃度２００ｇ／ｌ、塩酸濃度５０ｍｇ／ｌ、添加物（奥野製薬（株）製、商品名トップルチナＳＦ）濃度５ｍｇ／ｌ、からなるめっき液を使用した。電解めっき処理条件は、めっき液の温度は２５℃に維持し、４０分間浸漬して、電流密度は、３Ａ／ｄｍ２の条件で、電解銅めっき処理し、めっき層の厚さ１８μｍの電解銅めっき層を形成した。
【００５６】
次に、前記レジスト層を剥離除去した。次にウエハー表面の全面をソフトエッチングして、露出した前記無電解銅めっき層を除去した。ソフトエッチング液は、９８％溶液の硫酸４００ｍｌ／ｌ、過酸化水素１００ｍｌ／ｌ、からなるソフトエッチング液を使用した。以上の処理により独立した導体回路の配線パターン１０を形成した。
【００５７】
次に、前記配線パターン１０を保護するため、ソルダーレジスト層９を形成した。ソルダーレジスト樹脂は市販のＢＴレジンを使用して、ソルダーレジスト層９を形成した。
【００５８】
次に、炭酸ガスレーザー光を用いて、前記ソルダーレジスト層９に、下層の電極部と導通をとるために、５００μｍの開口部を開口形成した。その開口部に直径４００μｍのハンダボール１１を搭載した。（図３（ｇ）参照）次に、図３（ｈ）に示すように、ダイシング装置を用いて、ウエハーの表面から、半導体装置１を個々に切断分離し、個片化したファンアウト型チップサイズパッケージを得た。
【００５９】
＜実施例２＞
図４、図５は、本発明の図２に示すチップサイズパッケージの製造方法の一実施例を説明する工程図である。
【００６０】
まず、図４（ａ）に示すように、Ｓｉ材のウェハー２上に、Ａｌ材からなる電極パッドを形成した多数の半導体素子１４が面付け形成された８インチΦのウエハー２を準備した。
【００６１】
次に、図４（ｂ）に示すように、前記ウエハー２の裏面に保護テープ４を貼り合わせた。前記テープ４は（株）リンテック製商品名：ダイシングテープ−Ｄ６７５を使用した。
【００６２】
次に、図４（ｂ）に示すように、ダイシング装置を用いて、ウエハーの表面から断裁を行い、半導体素子１４を個々に切断分離した。このとき、保護テープの切断は行わない。
【００６３】
次に、ウエハー拡張器を用いて、前記保護テープ４を均等に拡張し、半導体装置間に隙間を形成した。（図４（ｃ）参照）
【００６４】
次に、図４（ｄ）に示すように、ウエハーの表面に絶縁樹脂層５を形成した。前記絶縁樹脂層はドライフイルムを用いて形成した。前記ドライフイルムは味の素（株）製の商品名：ＡＢＦ−７０Ｈを使用し、真空パミネーターにより、９０℃に加熱しながら積層した。次に、室温にて冷却した後、前記ドライフイルムの支持フイルムを剥がし、熱風乾燥炉に入れて、１５０℃、３０分のポストキュアー加熱を行った。
【００６５】
次に、ウエハーの裏面側より、前記保護テープ４を剥離した。
【００６６】
次に、ウエハーの裏面側に、絶縁樹脂層５を形成した。該絶縁樹脂は前記同様に、味の素（株）製の商品名：ＡＢＦ−７０Ｈを用いて、前記と同じ方法で形成した。（図４（ｅ）参照）
【００６７】
次に、図４（ｆ）に示すように、ビーム径が１５０μｍΦの炭酸ガスレーザー光を用いて、前記表面側絶縁樹脂層５の所定の位置に孔径が１２０μｍΦのバイアホール用孔７の孔設、及び前記半導体素子間の隙間に絶縁樹脂層を貫通する貫通孔１２の孔設を行った。
【００６８】
バイアホール用孔７、及び貫通孔１２を形成後、ＫＭｎＯ４：濃度６０ｇ／ｌ、ＮａＯＨ：濃度４０ｇ／ｌからなるデスミア溶液で、温度８０℃、１０分間洗浄処理し、バイアホール用孔７、及び貫通孔１２の内壁に付着した異物、例えばエポキシ樹脂成分等の残さを溶解除去した。その後、硫酸ヒドロキシルアミン：２０ｇ／ｌ、硫酸：５０ｍｌ／ｌからなる中和溶液で、温度４５℃、５分間の中和処理後、水洗した。
【００６９】
次に、ウエハーの表面、裏面から、パラジウム触媒、アトテック（株）製、商品名：ネオガントを使用して、ウエハーの両面の絶縁樹脂層からバイアホール用孔７、及びウエハーを貫通する貫通孔１２の内壁から底部まで全表面にパラジウム核（Ｐｂ核）を付着した。
【００７０】
次に、金属銅として、２．３ｇ／ｌ、ＥＤＴＡを２０ｇ／ｌ、ホルマリンを２．５ｇ／ｌを基本組成とし、水酸化ナトリウムにて、ｐＨ＝１２．５に調整した無電解銅めっき液ジャパンエナジー（株）製の商品名、ＫＣ−５００に、空気を吹き込みながら、温度７０℃、１５分間めっき処理して、ウエハー両面の絶縁樹脂層からバイアホール用孔７、及びウエハーを貫通する貫通孔１２の内壁から底部まで全表面に、０．５μｍ厚の無電解銅めっき層８を形成した。（図４（ｆ）参照）
【００７１】
次に、両面の無電解銅めっき層に、ドライフイルムの感光性レジストをラミネートした後、予め準備したフォトマスクを用いて、感光性レジストへのパターン露光した後、炭酸ナトリウム溶液を用いて現像処理した。これにより、所定のパターンとしたレジスト膜２０μｍのレジストパターン層を形成した。なお、レジストパターン層を両面に形成した。
【００７２】
次に、ウエハーを、硫酸１００ｇ／ｌの溶液に、２５℃、１分間浸漬させた後、ウエハー両面に形成したレジストパターン層の表面、及び前記無電解銅めっき層のレジストパターン層からの露出面に電解めっきを行った。前記電解めっき液は、硫酸銅濃度７０ｇ／ｌ、硫酸濃度２００ｇ／ｌ、塩酸濃度５０ｍｇ／ｌ、添加物、奥野製薬（株）製の商品名トップルチナＳＦ濃度５ｍｇ／ｌからなるめっき液を使用した。電解めっき処理条件は、２５℃、４０分間、電流密度は、３Ａ／ｄｍ２の条件で、電解銅めっき処理し、めっき層厚さ１８μｍの電解銅めっき層を形成した。
【００７３】
次に、ウエハーの表面、及び裏面から、前記レジスト層を剥離除去した。次にウエハー表裏面の全面をソフトエッチングして、露出した前記無電解銅めっき層を除去した。ソフトエッチング液は、９８％溶液の硫酸４００ｍｌ／ｌ、過酸化水素１００ｍｌ／ｌからなるソフトエッチング液を使用した。独立した導体回路の配線パターン１０を形成した。以上の処理により独立した導体回路の配線パターン１０を形成した。（図５（ｈ）参照）
【００７４】
次いで、ウエハーの表面、及び裏面から、市販のＢＴレジンを使用して、ソルダーレジスト層９を形成した。
【００７５】
次に、炭酸ガスレーザー光を用いて、前記ウエハーの裏面のソルダーレジスト層９に、下層のパターンの電極部と導通をとるために、５００μｍの開口部を開口形成した後、その開口部に直径４００μｍのハンダボール１１を搭載した。（図５（ｉ）参照）次に、図５（ｊ）に示すように、ダイシング装置を用いて、ウエハーの表面から、半導体装置１を個々に切断分離し、個片化したファンアウト型チップサイズパッケージを得た。
【００７６】
【発明の効果】
本発明のウエハー一括処理の製造方法によれば、ファンアウト型のチップサイズパッケージを制作することができる。又、本発明の製造方法は半導体素子のサイズより広い配線エリアが形成できる。そのため、従来の製造方法で得られたチップサイズパッケージより外部接続端子を設置できる場所が増える。すなわち、本発明の製造方法によれば、外部接続端子数を従来の半導体装置より増やすことが出来る。
【図面の簡単な説明】
【図１】 本発明の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【図２】 本発明の製造方法で得られたチップサイズパッケージの他の例を示す部分側断面図である。
【図３】 （ａ）〜（ｈ）は、本発明の図１に示すチップサイズパッケージの製造方法を説明する工程図である。
【図４】 （ａ）〜（ｇ）は、本発明の図２に示すチップサイズパッケージの製造方法を説明する工程図である。
【図５】 （ｈ）〜（ｊ）は、本発明の図２に示すチップサイズパッケージの製造方法を説明する工程図である。
【図６】 従来の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【符号の説明】
１…半導体装置
２…ウエハー
３…電極パッド
４…保護テープ
５…絶縁樹脂層
６…ヒートシンク用の銅板
７…バイアホール
８…無電解銅めっき層
９…ソルダーレジスト層
１０…配線パターン
１１…外部接続端子
１２…貫通孔
１３…貫通スルホール
１４…半導体素子
【発明の属する技術分野】
本発明は、半導体装置を製造するチップサイズパッケージの製造方法に関する。
【０００２】
【従来の技術】
従来の技術では、半導体装置のチップサイズパッケージの製造方法は、ウエハーに直接に加工処理し、最後の工程で、個片に断裁するウエハー一括処理が主流である。上記加工処理を説明する。まず、多数の半導体素子を面付けして形成したウエハーを準備する。次に、多数の半導体素子が形成するウエハーの全面に絶縁樹脂層を形成する。次に、前記半導体素子の電極部と導通をとるため、前記絶縁樹脂層にバイアホールを孔設する。
【０００３】
前記絶縁樹脂層からバイアホールの内壁まで、めっき法を用いて、導体層を形成し、予め準備したフォトマスクを用いて、所定の配線パターンを形成する。
【０００４】
次に、前記配線パターンを保護する保護層を形成する。保護層の形成は、前記配線パタ
ーンの全面にソルダーレジスト樹脂を塗布、又は積層して保護層（ソルダーレジスト層）を形成する。前記配線パターンの電極部と導通をとるため、の前記絶縁樹脂層に開口部を孔設する。
【０００５】
次に前記開口部に外部端子、例えばハンダボールを搭載する。次に、ダイシング装置を用いて断裁し、面付けされた半導体素子を個片化して、半導体装置のチップサイズパッケージ（半導体素子と略同一の大きさとした半導体装置）を製造する。
【０００６】
図６は、従来の技術の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。半導体素子のサイズと半導体装置のサイズとは略同じサイズに仕上がっている。図６の側断面図は、基板となるウエハー２表面に形成された半導体素子の電極３が、導通するバイアホールによって外部端子１１に接続した半導体装置を示している。前記半導体装置の両サイドには絶縁樹脂層は形成されていないチップサイズパッケージである。
【０００７】
上述したウエハー上で一括処理する製造方法では、前記配線パターンの配線領域は、半導体素子のサイズ内に制限され、半導体素子のサイズ以上の配線領域を持つ半導体装置のチップサイズパッケージは作成できないという問題がある。
【０００８】
又、従来のウエハー一括処理の製造方法ではファンアウト構造のチップサイズパッケージを製造できないという問題がある。
【０００９】
近年、配線パターンの高密度化、微細化、及び電極数の増加する多ピン化等、に対応するため配線領域の拡大と、ファンアウト構造のチップサイズパッケージをウエハー一括処理の製造方法により製造すること、等が望まれている。又、製造コストを削減することが要望されている。
【００１０】
【発明が解決しようとする課題】
本発明の課題は、上記の問題を解決しようとするもので、ウエハー一括処理であっても、ファンアウト構造のチップサイズパッケージを得ることのできるチップサイズパッケージの製造方法を提供するものである。
【００１１】
【課題を解決するための手段】
本発明の請求項１に係る発明は、半導体装置を製造するチップサイズパッケージの製造方法において、
（ａ）多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、
（ｂ）前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合（％）まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、
（ｃ）前記ウエハーの表面全面に絶縁性樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間までを覆う絶縁樹脂層を形成する工程と、
（ｄ）前記保護テープを剥離する工程と、
（ｅ）前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｆ）前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
（ｇ）前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、
（ｈ）前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを
得る工程とを有することを特徴とするチップサイズパッケージの製造方法である。
【００１２】
次に、本発明の請求項２に係る発明は、請求項１記載の工程（ｆ）前記ウエハーの表面から、前記絶縁樹脂層全面にバイアホール内壁までを覆うよう全面に配線層を形成後、該配線層に所定の配線パターンを形成する工程が終了した後、
（ａ）前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に絶縁樹脂層を形成する工程と、
（ｂ）前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｃ）前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
を繰り返し、半導体素子の上面に、配線パターンを２層以上に多層化する事を特徴とする請求項１記載のチップサイズパッケージの製造方法である。
【００１３】
次に、本発明の請求項３に係る発明は、半導体装置を製造するチップサイズパッケージの製造方法において、
（ａ）多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、
（ｂ）前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合（％）まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、
（ｃ）前記ウエハーの表面全面に絶縁樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間まで覆う絶縁樹脂層を形成する工程と、
（ｄ）前記保護テープを剥離する工程と、
（ｅ）前記ウエハーの裏面全面に絶縁樹脂層を形成する工程と、
（ｆ）前記半導体素子間の隙間の絶縁樹脂層部位に絶縁樹脂層の表面から裏面まで貫通する貫通孔を孔設する工程と
（ｇ）前記ウエハーの表面側の絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｈ）前記ウエハーの両面の絶縁樹脂層に、貫通孔及びバイアホールの内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
（ｉ）前記ウエハーの表面側に、前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成する工程と、
（ｊ）前記ウエハーの裏面側に、前記配線パターン、及び前記絶縁樹脂層までを覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、
（ｋ）前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを得る工程とを有することを特徴とするチップサイズパッケージの製造方法である。
【００１４】
次に、本発明の請求項４に係る発明は、請求項３記載の工程（ｈ）の終了後に、
（ａ）前記ウエハーの裏面側全面に、前記配線パターン、及び前記絶縁層を覆う絶縁樹脂層を形成する工程と、
（ｂ）前記ウエハーの裏面側に、半導体素子の電極と導通を取るため、前記絶縁樹脂層にバイアホールを孔設、及び前記半導体素子間の隙間の絶縁樹脂層部位に貫通孔を孔設する工程と、
（ｃ）前記ウエハーの裏面側全面に前記絶縁樹脂層からバイアホール、及び貫通孔の内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
を繰り返し、前記ウエハーの裏面に、配線パターンを２層以上に多層化する事を特徴とする請求項３記載のチップサイズパッケージの製造方法である。
【００１５】
【発明の実施の形態】
【００１６】
本発明のチップサイズパッケージの製造方法について詳細に説明する。
【００１７】
図１は、本発明の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【００１８】
図１の側断面図は、基板となるウエハー２表面に形成された半導体素子の電極３が、導通するバイアホールによって外部端子１１と接続された半導体装置である。本発明の方法によれば、前記半導体の両サイドには絶縁樹脂部が形成され、両サイドにも回路が形成されたチップサイズパッケージとなっている。
【００１９】
図２は、本発明の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【００２０】
図２の側断面図は、基板となるウエハー２表面に形成された半導体素子の電極３が、導通する貫通孔１２（貫通スルホール１３）によって、ウエハーの裏面に形成する配線パターンと回路を形成し、前記回路と導通するバイアホールによって外部端子１１と回路を形成した半導体装置である。前記半導体の両サイドは本発明の方法により形成した絶縁樹脂部に前記貫通スルホール１３が形成されたチップサイズパッケージである。
【００２１】
本発明のチップサイズパッケージの製造方法を、図３を用いて説明する。図３（ａ）は、多数の半導体素子１４が面付けして形成されたウエハー２である。次いで、図３（ｂ）に示すように、多数の半導体素子が形成されたウエハーの裏面に保護テープ４（ダイシングテープ）を貼り付ける。
【００２２】
次いで、前記ウエハーの表面側から保護テープ４の表面まで断裁を行い、前記半導体素子１４を個々に切断分離する。次いで図３（ｃ）に示すように、保護テープを面方向に引っ張る。これにより保護テープは図中の矢印方向に所定の割合（％）まで拡張される事により、保護テープ上に有る半導体素子間には所定の隙間が形成される。次いで、図３（ｄ）に示すように、前記ウエハーの表面から絶縁樹脂を塗布し、前記半導体素子間の隙間までを覆う絶縁樹脂層５を全面に形成する。次に、前記ウエハーの裏面から、前記保護テープを剥離する。ここで前記の剥離後に、図３（ｄ）に示すように、例えば、ヒートシンク用の銅板６を裏面に貼り合わせても構わない。
【００２３】
次いで、図３（ｅ）に示すように、前記ウエハーの表面側に形成した前記絶縁樹脂層５に、半導体素子の電極と導通を取るためのバイアホール７を孔設する。前記孔設の一手段として、レーザー光による孔明け加工機を使用することが望ましい。
【００２４】
次に、図３（ｆ）に示すように、前記ウエハーの表面側から、前記絶縁樹脂層からバイアホール内壁まで全面に、無電解めっき法を用いて、無電解めっき層８を形成する。
【００２５】
次いで、前記無電解めっき層８の全面に感光性レジスト層を形成した後、予め準備したフォトマスクを用い感光性レジスト層へのパターン露光し、現像も行い、前記無電解めっき層に所定の配線パターンを有するレジストパターンを形成する。次いで、前記レジストパターンの表面、及びレジストパターンから露出した無電解めっき層部位に、電解めっき層を形成し、前記レジスト層を剥離除去した後、該表面に露出する無電解めっき層をソフトエッチング法によって除去し、独立した導体回路の配線パターン１０を形成する。
【００２６】
次いで、前記ウエハーの表面から、前記配線パターンから絶縁層まで、全面に配線保護するソルダーレジスト層９を形成後、前記ソルダーレジスト層に、配線パターンの電極と
導通を取るためのホールを孔設する。前記孔設はレーザー光による孔明け加工機を使用する。次に、前記ホールに外部接続端子、例えばハンダボールを装着形成する。（図３（ｇ）参照）
【００２７】
次いで、図３（ｈ）に示すように、前記ウエハーから、半導体装置１を個々に切断個片化し分離することでチップサイズパッケージを得る。上述した説明では、半導体素子の上面に配線パターンを１層形成する事例につき述べたが、半導体素子上に２層以上の配線パターンを形成することも可能である。以下その方法を説明する。
【００２８】
まず、前述した工程に従いウエハーの表面に、所定の配線パターンを形成する工程まで行う。このとき、図３（ｇ）のソルダーレジスト層９、外部接続端子１１を有しない状態となっている。次いで、図３（ｄ）に示すように、前記ウエハーの表面側に、前記配線パターンから前記絶縁層まで、全面に絶縁樹脂層を形成する。次に、図３（ｅ）に示すように、前記ウエハーの表面から、前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する。次に、図３（ｆ）に示すように、前記ウエハーの表面から、前記絶縁樹脂層からバイアホール内壁まで、全面に、無電解めっき層を形成する。次いで、感光性レジスト層を形成した後、予め準備したフォトマスクを用いてレジスト層へのパターン露光し、現像をおこない、該無電解めっき層に所定の配線パターンを有するレジストパターンを形成する。次いで前記レジストパターンの表面に、電解めっき層を形成した後、前記レジスト層を剥離除去し、該表面に露出する無電解めっき層をソフトエッチング法によって除去し、配線パターン１０を形成する。（図３（ｇ）参照）以上の図３（ｄ）と、図３（ｅ）と、図３（ｆ）と、図３（ｇ）の４工程を繰り返し行うことで、半導体素子の上面に、配線パターンを２層以上の多層化配線を備えたチップサイズパッケージの製造が可能となる。
【００２９】
なお、上記の配線パターンの形成方法は、サブトラクテイブ法、又はセミアデテイブ法、若しくはフルアデテイブ法であってもよく、適宜選択しても構わない。
【００３０】
次に、図４、図５を用いて本発明のチップサイズパッケージの他の製造方法を説明する。図４（ａ）は、多数の半導体素子１４が面付け形成されたウエハー２である。次いで、図４（ｂ）に示すように、前記ウエハーの裏面に保護テープ４（ダイシングテープ）を貼り付けた後、ウエハー２を保護テープ４の表面まで断裁し、半導体素子１４を個々に切断分離する。次いで、図４（ｃ）に示すように、保護テープを面方向に引っ張る。これにより保護テープは図中矢印方向に所定の割合（％）まで拡張する事により、保護テープ上にある半導体素子間には所定の隙間が形成される。
【００３１】
次いで、図４（ｄ）に示すように、前記ウエハーの表面側から、絶縁樹脂を塗布し前記半導体素子間の隙間までを覆う絶縁樹脂層５を全面に形成する。次に、前記ウエハーの裏面から、前記ダイシングテープ４を剥離する。
【００３２】
次いで、図４（ｅ）に示すように、前記ウエハーの裏面側全面に絶縁樹脂層５を形成する。
【００３３】
次いで、前記ウエハーの表面側に、半導体素子の電極と導通を取るため、前記絶縁樹脂層へのバイアホール７を孔設と、前記半導体素子間の隙間に絶縁樹脂層を形成した形成部にウエハー表面から裏面まで貫通する貫通ホール１２とを孔設する。なお、貫通ホール１２の孔設はレーザー光による孔明け加工機を使用することが望ましい。また、貫通ホール１２の孔設はウエハー裏面側から行うことが望ましい。
【００３４】
次いで、前記ウエハーの表面側と、裏面側とに、両面の前記絶縁樹脂層５、及びバイア
ホール７、前記貫通ホール１２の内壁までを覆うよう全面に、無電解めっき層８を形成する。（図４（ｇ）参照）
【００３５】
次いで、ウエハーの両面の前記無電解めっき層に、感光性レジスト層を形成した後、予め準備したフォトマスクを用いて感光性レジスト層へのパターン露光し、現像を行うことで、前記無電解めっき層に所定の配線パターンを有するレジストパターンを形成する。
【００３６】
次いで、前記レジストパターンの表面に、電解めっき法を用いて、電解めっき層を形成し、前記レジスト層を剥離除去した後、前記ウエハー両表面に露出する無電解めっき層をソフトエッチング法によって除去し、ウエハー両面に独立した導体回路の配線パターン１０を形成する。（図５（ｈ）参照）
【００３７】
次に、前記ウエハーの表面側に、前記配線パターンから前記絶縁層までを覆うよう全面に配線保護層としてのソルダーレジスト層９を形成する。次に、前記ウエハーの裏面側に、前記配線パターンから前記絶縁層までを覆うよう全面に配線保護層としてのソルダーレジスト層９を形成後、前記ソルダーレジスト層に、配線パターンの電極と導通を取るためのホールを孔設する。前記ホールに外部接続端子１１を、例えばハンダボール等を装着形成する。（図５（ｉ）参照）
【００３８】
前記ウエハーを断裁し、半導体装置１を個々に切断個片化し、チップサイズパッケージを得る。（図５（ｊ）参照）上述した説明では、半導体素子の裏面に配線パターンを１層形成する事例に付き述べたが、半導体素子の裏面に２層以上の配線パターンを形成することも可能である。
【００３９】
まず、前述した工程に従い、図５（ｈ）に示すように、前記ウエハーの両面に、所定の配線パターン１０を形成する工程が終了した後に、図４（ｅ）に示すように、前記ウエハーの裏面側に、前記配線パターンから前記絶縁層までを覆うよう全面に絶縁樹脂層５を形成する。次に、図４（ｆ）に示すように、前記絶縁樹脂層にバイアホールの孔設と、前記半導体素子間の隙間に絶縁樹脂層を形成した形成部を貫通する貫通孔を孔設する。次に、図４（ｇ）に示すように、前記ウエハーの裏面側に、前記絶縁樹脂層、及びホール内壁までを覆うよう全面に無電解めっき８層を形成する。次に、前記ウエハーの裏面側の無電解めっき層全面に、レジスト層を形成した後、前記レジスト層を所定の配線パターンを有するレジストパターンを形成する。次に、前記レジストパターンの表面側に、電解めっき層を形成し、前記レジスト層を剥離除去し、前記電解めっき層の表面に露出する無電解めっき層をソフトエッチング法によって除去し、配線パターン１０を形成する。（図５（ｈ）参照）
【００４０】
すなわち、ウエハーの裏面から、以上の図４（ｅ）と、図４（ｆ）と、図４（ｇ）と、図５（ｈ）の４工程を繰り返し行うことで、半導体素子を形成したウエハーの裏面に、配線パターンを２層以上の多層化配線を備えたチップサイズパッケージの製造が可能となる。
【００４１】
【作用】
ウエハー一括処理方法では、ウエハーから半導体装置を個片に断裁するダイシング工程が従来の製造方法では工程の最後に行っている。しかし、本発明の方法は保護テープの貼付け後に断裁する。これにより、配線エリアを広げる作用がある。
【００４２】
【実施例】
次に、本発明の、以下に具体的な実施例に従って説明する。
【００４３】
＜実施例１＞
図３は、本発明の図１に示すチップサイズパッケージの製造方法の一実施例を説明する工程図である。
【００４４】
まず、図３（ａ）に示すように、Ｓｉ材のウェハー２上に、Ａｌ材からなる電極パッドを形成した多数の半導体素子１４が形成された８インチΦのウエハー２を準備した。
【００４５】
次に、図３（ｂ）に示すように、前記ウエハー２の裏面に保護テープ４を貼り合わせた。前記テープは（株）リンテック製、商品名：ダイシングテープ−Ｄ６７５を使用した。
【００４６】
次に、図３（ｃ）に示すように、ダイシング装置を用いて、ウエハーの表面から断裁を行い、半導体素子１４を個々に切断分離した。このとき、保護テープの切断は行わない。
【００４７】
次に、ウエハー拡張器を用いて、前記保護テープ４を均等に拡張し、半導体素子間に所定の隙間を形成した。（図３（ｃ）参照）
【００４８】
次に、ウエハーの表面側に絶縁樹脂層５を形成した。前記絶縁樹脂層はドライフイルムを用いて形成したものであり、前記ドライフイルムは味の素（株）製の商品名：ＡＢＦ−７０Ｈを使用し、真空ラミネーター法により、９０℃に加熱しながら積層した。次に、室温にて冷却した後、前記ドライフイルムの支持フイルムを剥離し、熱風乾燥炉に入れて、１５０℃、３０分のポストキュアー加熱を行った。
【００４９】
次に、ウエハーの裏面側より前記保護テープ４を剥離した後、ウエハー裏面に接着剤を用いてヒートシンク用の銅版６を貼りつけた。（図３（ｄ）参照）
【００５０】
次に、図３（ｅ）に示すように、ビーム径が１５０μｍΦの炭酸ガスレーザー光を用いて、前記絶縁樹脂層５の所定の位置に孔径が１２０μｍΦのバイアホール用孔７を形成した。
【００５１】
バイアホール用孔７を形成後、ＫＭｎＯ４：濃度６０ｇ／ｌ、ＮａＯＨ：濃度４０ｇ／ｌからなるデスミア溶液で、温度８０℃、１０分間洗浄処理し、バイアホール用孔７内壁に付着した異物、例えばエポキシ樹脂成分等からなる残査を解除去した。その後、硫酸ヒドロキシルアミン：２０ｇ／ｌ、硫酸：５０ｍｌ／ｌからなる中和溶液で、温度４５℃、５分間の中和処理後、水洗した。
【００５２】
次に、パラジウム触媒、アトテック（株）製、商品名：ネオガントを使用して、絶縁樹脂層、バイアホール用孔内壁、及びホールの底部までの全表面に、パラジウム核（Ｐｂ核）を付着した。
【００５３】
次に、金属銅として、２．３ｇ／ｌ、ＥＤＴＡを２０ｇ／ｌ、ホルマリンを２．５ｇ／ｌを基本組成とし、水酸化ナトリウムにて、ｐＨ＝１２．５に調整した無電解銅めっき液ジャパンエナジー（株）製の製品名ＫＣ−５００に、空気を吹き込みながら、温度７０℃、１５分間めっき処理して、絶縁樹脂層表面、及びバイアホール内の表面に、０．５μｍ厚の無電解銅めっき層８を形成した。（図３（ｆ）参照）
【００５４】
次いで、ドライフイルムの感光性レジストを無電解銅めっき層８上全面にラミネートした後、予め準備したフォトマスクを用いて、感光性レジストにパターン露光した後、炭酸ナトリウム溶液を用いて現像処理した。これにより、所定のパターンを有するレジスト膜２０μｍのレジストパターン層を形成した。
【００５５】
次に、前記ウエハーを硫酸１００ｇ／ｌの溶液に、２５℃、１分間浸漬させた後、レジストパターン表面、及び前記無電解銅めっき層のレジストパターン層からの露出面に電解めっきを行った。前記電解めっき液は、硫酸銅濃度７０ｇ／ｌ、硫酸濃度２００ｇ／ｌ、塩酸濃度５０ｍｇ／ｌ、添加物（奥野製薬（株）製、商品名トップルチナＳＦ）濃度５ｍｇ／ｌ、からなるめっき液を使用した。電解めっき処理条件は、めっき液の温度は２５℃に維持し、４０分間浸漬して、電流密度は、３Ａ／ｄｍ２の条件で、電解銅めっき処理し、めっき層の厚さ１８μｍの電解銅めっき層を形成した。
【００５６】
次に、前記レジスト層を剥離除去した。次にウエハー表面の全面をソフトエッチングして、露出した前記無電解銅めっき層を除去した。ソフトエッチング液は、９８％溶液の硫酸４００ｍｌ／ｌ、過酸化水素１００ｍｌ／ｌ、からなるソフトエッチング液を使用した。以上の処理により独立した導体回路の配線パターン１０を形成した。
【００５７】
次に、前記配線パターン１０を保護するため、ソルダーレジスト層９を形成した。ソルダーレジスト樹脂は市販のＢＴレジンを使用して、ソルダーレジスト層９を形成した。
【００５８】
次に、炭酸ガスレーザー光を用いて、前記ソルダーレジスト層９に、下層の電極部と導通をとるために、５００μｍの開口部を開口形成した。その開口部に直径４００μｍのハンダボール１１を搭載した。（図３（ｇ）参照）次に、図３（ｈ）に示すように、ダイシング装置を用いて、ウエハーの表面から、半導体装置１を個々に切断分離し、個片化したファンアウト型チップサイズパッケージを得た。
【００５９】
＜実施例２＞
図４、図５は、本発明の図２に示すチップサイズパッケージの製造方法の一実施例を説明する工程図である。
【００６０】
まず、図４（ａ）に示すように、Ｓｉ材のウェハー２上に、Ａｌ材からなる電極パッドを形成した多数の半導体素子１４が面付け形成された８インチΦのウエハー２を準備した。
【００６１】
次に、図４（ｂ）に示すように、前記ウエハー２の裏面に保護テープ４を貼り合わせた。前記テープ４は（株）リンテック製商品名：ダイシングテープ−Ｄ６７５を使用した。
【００６２】
次に、図４（ｂ）に示すように、ダイシング装置を用いて、ウエハーの表面から断裁を行い、半導体素子１４を個々に切断分離した。このとき、保護テープの切断は行わない。
【００６３】
次に、ウエハー拡張器を用いて、前記保護テープ４を均等に拡張し、半導体装置間に隙間を形成した。（図４（ｃ）参照）
【００６４】
次に、図４（ｄ）に示すように、ウエハーの表面に絶縁樹脂層５を形成した。前記絶縁樹脂層はドライフイルムを用いて形成した。前記ドライフイルムは味の素（株）製の商品名：ＡＢＦ−７０Ｈを使用し、真空パミネーターにより、９０℃に加熱しながら積層した。次に、室温にて冷却した後、前記ドライフイルムの支持フイルムを剥がし、熱風乾燥炉に入れて、１５０℃、３０分のポストキュアー加熱を行った。
【００６５】
次に、ウエハーの裏面側より、前記保護テープ４を剥離した。
【００６６】
次に、ウエハーの裏面側に、絶縁樹脂層５を形成した。該絶縁樹脂は前記同様に、味の素（株）製の商品名：ＡＢＦ−７０Ｈを用いて、前記と同じ方法で形成した。（図４（ｅ）参照）
【００６７】
次に、図４（ｆ）に示すように、ビーム径が１５０μｍΦの炭酸ガスレーザー光を用いて、前記表面側絶縁樹脂層５の所定の位置に孔径が１２０μｍΦのバイアホール用孔７の孔設、及び前記半導体素子間の隙間に絶縁樹脂層を貫通する貫通孔１２の孔設を行った。
【００６８】
バイアホール用孔７、及び貫通孔１２を形成後、ＫＭｎＯ４：濃度６０ｇ／ｌ、ＮａＯＨ：濃度４０ｇ／ｌからなるデスミア溶液で、温度８０℃、１０分間洗浄処理し、バイアホール用孔７、及び貫通孔１２の内壁に付着した異物、例えばエポキシ樹脂成分等の残さを溶解除去した。その後、硫酸ヒドロキシルアミン：２０ｇ／ｌ、硫酸：５０ｍｌ／ｌからなる中和溶液で、温度４５℃、５分間の中和処理後、水洗した。
【００６９】
次に、ウエハーの表面、裏面から、パラジウム触媒、アトテック（株）製、商品名：ネオガントを使用して、ウエハーの両面の絶縁樹脂層からバイアホール用孔７、及びウエハーを貫通する貫通孔１２の内壁から底部まで全表面にパラジウム核（Ｐｂ核）を付着した。
【００７０】
次に、金属銅として、２．３ｇ／ｌ、ＥＤＴＡを２０ｇ／ｌ、ホルマリンを２．５ｇ／ｌを基本組成とし、水酸化ナトリウムにて、ｐＨ＝１２．５に調整した無電解銅めっき液ジャパンエナジー（株）製の商品名、ＫＣ−５００に、空気を吹き込みながら、温度７０℃、１５分間めっき処理して、ウエハー両面の絶縁樹脂層からバイアホール用孔７、及びウエハーを貫通する貫通孔１２の内壁から底部まで全表面に、０．５μｍ厚の無電解銅めっき層８を形成した。（図４（ｆ）参照）
【００７１】
次に、両面の無電解銅めっき層に、ドライフイルムの感光性レジストをラミネートした後、予め準備したフォトマスクを用いて、感光性レジストへのパターン露光した後、炭酸ナトリウム溶液を用いて現像処理した。これにより、所定のパターンとしたレジスト膜２０μｍのレジストパターン層を形成した。なお、レジストパターン層を両面に形成した。
【００７２】
次に、ウエハーを、硫酸１００ｇ／ｌの溶液に、２５℃、１分間浸漬させた後、ウエハー両面に形成したレジストパターン層の表面、及び前記無電解銅めっき層のレジストパターン層からの露出面に電解めっきを行った。前記電解めっき液は、硫酸銅濃度７０ｇ／ｌ、硫酸濃度２００ｇ／ｌ、塩酸濃度５０ｍｇ／ｌ、添加物、奥野製薬（株）製の商品名トップルチナＳＦ濃度５ｍｇ／ｌからなるめっき液を使用した。電解めっき処理条件は、２５℃、４０分間、電流密度は、３Ａ／ｄｍ２の条件で、電解銅めっき処理し、めっき層厚さ１８μｍの電解銅めっき層を形成した。
【００７３】
次に、ウエハーの表面、及び裏面から、前記レジスト層を剥離除去した。次にウエハー表裏面の全面をソフトエッチングして、露出した前記無電解銅めっき層を除去した。ソフトエッチング液は、９８％溶液の硫酸４００ｍｌ／ｌ、過酸化水素１００ｍｌ／ｌからなるソフトエッチング液を使用した。独立した導体回路の配線パターン１０を形成した。以上の処理により独立した導体回路の配線パターン１０を形成した。（図５（ｈ）参照）
【００７４】
次いで、ウエハーの表面、及び裏面から、市販のＢＴレジンを使用して、ソルダーレジスト層９を形成した。
【００７５】
次に、炭酸ガスレーザー光を用いて、前記ウエハーの裏面のソルダーレジスト層９に、下層のパターンの電極部と導通をとるために、５００μｍの開口部を開口形成した後、その開口部に直径４００μｍのハンダボール１１を搭載した。（図５（ｉ）参照）次に、図５（ｊ）に示すように、ダイシング装置を用いて、ウエハーの表面から、半導体装置１を個々に切断分離し、個片化したファンアウト型チップサイズパッケージを得た。
【００７６】
【発明の効果】
本発明のウエハー一括処理の製造方法によれば、ファンアウト型のチップサイズパッケージを制作することができる。又、本発明の製造方法は半導体素子のサイズより広い配線エリアが形成できる。そのため、従来の製造方法で得られたチップサイズパッケージより外部接続端子を設置できる場所が増える。すなわち、本発明の製造方法によれば、外部接続端子数を従来の半導体装置より増やすことが出来る。
【図面の簡単な説明】
【図１】 本発明の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【図２】 本発明の製造方法で得られたチップサイズパッケージの他の例を示す部分側断面図である。
【図３】 （ａ）〜（ｈ）は、本発明の図１に示すチップサイズパッケージの製造方法を説明する工程図である。
【図４】 （ａ）〜（ｇ）は、本発明の図２に示すチップサイズパッケージの製造方法を説明する工程図である。
【図５】 （ｈ）〜（ｊ）は、本発明の図２に示すチップサイズパッケージの製造方法を説明する工程図である。
【図６】 従来の製造方法で得られたチップサイズパッケージの一例を示す部分側断面図である。
【符号の説明】
１…半導体装置
２…ウエハー
３…電極パッド
４…保護テープ
５…絶縁樹脂層
６…ヒートシンク用の銅板
７…バイアホール
８…無電解銅めっき層
９…ソルダーレジスト層
１０…配線パターン
１１…外部接続端子
１２…貫通孔
１３…貫通スルホール
１４…半導体素子
Claims (4)
- 半導体装置を製造するチップサイズパッケージの製造方法において、
（ａ）多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、
（ｂ）前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合（％）まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、
（ｃ）前記ウエハーの表面全面に絶縁性樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間までを覆う絶縁樹脂層を形成する工程と、
（ｄ）前記保護テープを剥離する工程と、
（ｅ）前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｆ）前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
（ｇ）前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、
（ｈ）前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを得る工程とを有することを特徴とするチップサイズパッケージの製造方法。 - 請求項１記載の工程（ｆ）前記ウエハーの表面から、前記絶縁樹脂層全面にバイアホール内壁までを覆うよう全面に配線層を形成後、該配線層に所定の配線パターンを形成する工程が終了した後、
（ａ）前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に絶縁樹脂層を形成する工程と、
（ｂ）前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｃ）前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
を繰り返し、半導体素子の上面に、配線パターンを２層以上に多層化する事を特徴とする請求項１記載のチップサイズパッケージの製造方法。 - 半導体装置を製造するチップサイズパッケージの製造方法において、
（ａ）多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、
（ｂ）前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合（％）まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、
（ｃ）前記ウエハーの表面全面に絶縁樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間まで覆う絶縁樹脂層を形成する工程と、
（ｄ）前記保護テープを剥離する工程と、
（ｅ）前記ウエハーの裏面全面に絶縁樹脂層を形成する工程と、
（ｆ）前記半導体素子間の隙間の絶縁樹脂層部位に絶縁樹脂層の表面から裏面まで貫通する貫通孔を孔設する工程と
（ｇ）前記ウエハーの表面側の絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、
（ｈ）前記ウエハーの両面の絶縁樹脂層に、貫通孔及びバイアホールの内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
（ｉ）前記ウエハーの表面側に、前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成する工程と、
（ｊ）前記ウエハーの裏面側に、前記配線パターン、及び前記絶縁樹脂層までを覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、
（ｋ）前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを得る工程とを有することを特徴とするチップサイズパッケージの製造方法。 - 請求項３記載の工程（ｈ）の終了後に、
（ａ）前記ウエハーの裏面側全面に、前記配線パターン、及び前記絶縁層を覆う絶縁樹脂層を形成する工程と、
（ｂ）前記ウエハーの裏面側に、半導体素子の電極と導通を取るため、前記絶縁樹脂層にバイアホールを孔設、及び前記半導体素子間の隙間の絶縁樹脂層部位に貫通孔を孔設する工程と、
（ｃ）前記ウエハーの裏面側全面に前記絶縁樹脂層からバイアホール、及び貫通孔の内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、
を繰り返し、前記ウエハーの裏面に、配線パターンを２層以上に多層化する事を特徴とする請求項３記載のチップサイズパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053621A JP3829736B2 (ja) | 2002-02-28 | 2002-02-28 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053621A JP3829736B2 (ja) | 2002-02-28 | 2002-02-28 | チップサイズパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258157A JP2003258157A (ja) | 2003-09-12 |
| JP3829736B2 true JP3829736B2 (ja) | 2006-10-04 |
Family
ID=28665002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053621A Expired - Fee Related JP3829736B2 (ja) | 2002-02-28 | 2002-02-28 | チップサイズパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3829736B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4561079B2 (ja) * | 2003-11-05 | 2010-10-13 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP3739375B2 (ja) | 2003-11-28 | 2006-01-25 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US8035216B2 (en) * | 2008-02-22 | 2011-10-11 | Intel Corporation | Integrated circuit package and method of manufacturing same |
| WO2010058646A1 (ja) * | 2008-11-21 | 2010-05-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージおよびその製造方法 |
| JP2009283957A (ja) * | 2009-07-13 | 2009-12-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP5496692B2 (ja) | 2010-01-22 | 2014-05-21 | 三洋電機株式会社 | 半導体モジュールの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110828A (ja) * | 1999-10-13 | 2001-04-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001176898A (ja) * | 1999-12-20 | 2001-06-29 | Mitsui High Tec Inc | 半導体パッケージの製造方法 |
| JP3395747B2 (ja) * | 2000-01-11 | 2003-04-14 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| JP3651346B2 (ja) * | 2000-03-06 | 2005-05-25 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP4177950B2 (ja) * | 2000-03-28 | 2008-11-05 | ローム株式会社 | 半導体装置の製造方法 |
| JP4178715B2 (ja) * | 2000-04-14 | 2008-11-12 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP2002093942A (ja) * | 2000-09-14 | 2002-03-29 | Nec Corp | 半導体装置およびその製造方法 |
| JP4020367B2 (ja) * | 2001-04-17 | 2007-12-12 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2002
- 2002-02-28 JP JP2002053621A patent/JP3829736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258157A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| JP2008141144A (ja) | 高放熱性能の埋め込み型チップパッケージ | |
| TW201021102A (en) | Coreless substrate package with symmetric external dielectric layers | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| KR100783340B1 (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| JP2000349435A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| TW201446103A (zh) | 電路板及其製作方法 | |
| JP2004207745A (ja) | ボールグリッドアレイ基板及びその作製方法 | |
| CN1467831A (zh) | 多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置 | |
| JP3829736B2 (ja) | チップサイズパッケージの製造方法 | |
| JP2005347391A (ja) | プリント配線板 | |
| JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| JP2007165776A (ja) | 実装基板の製造方法 | |
| TW202322333A (zh) | 一種雙面互聯嵌入式晶片封裝結構及其製造方法 | |
| JP2004186354A (ja) | 多層配線基板の製造方法 | |
| JP5233929B2 (ja) | プリント配線板の製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP2001135750A (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2001230507A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2005252047A (ja) | 半導体装置 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| JPH118473A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |