JP4177950B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4177950B2
JP4177950B2 JP2000089174A JP2000089174A JP4177950B2 JP 4177950 B2 JP4177950 B2 JP 4177950B2 JP 2000089174 A JP2000089174 A JP 2000089174A JP 2000089174 A JP2000089174 A JP 2000089174A JP 4177950 B2 JP4177950 B2 JP 4177950B2
Authority
JP
Japan
Prior art keywords
film
opening
insulating film
conductor film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000089174A
Other languages
English (en)
Other versions
JP2001274185A (ja
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000089174A priority Critical patent/JP4177950B2/ja
Priority to KR1020010014981A priority patent/KR100740664B1/ko
Priority to US09/814,058 priority patent/US6448660B2/en
Priority to TW090107006A priority patent/TW486799B/zh
Publication of JP2001274185A publication Critical patent/JP2001274185A/ja
Priority to US10/193,206 priority patent/US6605490B2/en
Application granted granted Critical
Publication of JP4177950B2 publication Critical patent/JP4177950B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体基板上のパッドに接続された導体膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一対の半導体チップの活性面同士を重ね合わせるチップ・オン・チップ構造や、半導体チップの活性面を配線基板に対向させて接合するフリップチップボンディング構造においては、半導体チップの活性面に、バンプと呼ばれる電気接続用の隆起物が設けられる。図３には、このような半導体チップの表面付近の構成が図解的に表されている。
【０００３】
半導体基板５１の活性面５１ａにおいては、外部配線の一部を露出させたパッド５２が設けられている。このパッド５２を露出させる開口５３を有するポリイミド膜５４によって、半導体基板５１の活性面５１ａが覆われている。そして、開口５３内には、パッド５２上にバンプ５５が配置されている。このバンプ５５は、ポリイミド膜５４の表面よりも隆起して形成されている。
バンプ５５の形成は、たとえば、無電解めっき法によって行われる。無電解めっき法では、ポリイミド膜５４の表面に付着性の良い金属膜を形成することができないため、専ら開口５３内においてパッド５２上に金または銅などの良導体の厚膜を成長させることにより、バンプ５５が形成される。
【０００４】
【発明が解決しようとする課題】
ところが、無電解めっき法による厚膜の形成には長時間を要するので、ポリイミド膜５４に形成された開口５３を埋めて、かつ、ポリイミド膜５４の表面から隆起するバンプ５５の形成には、極めて長い時間を要する。そのため、半導体チップの製造に要する時間が長いという問題があった。
そこで、この発明の目的は、上述の技術的課題を解決し、接続部材を有する半導体装置の生産性を向上することができる半導体装置の製造方法を提供することである。
【０００５】
また、この発明の他の目的は、半導体基板上の絶縁膜の表面に付着性の良い低抵抗の導体膜を短時間で形成することができる半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
【０００７】
この発明の半導体装置の製造方法は、電気接続用のパッドが設けられた半導体基板の表面を、上記パッドを露出させる開口を有し、ポリイミド樹脂からなる第１の絶縁膜で被覆する工程と、水酸化カリウム水溶液を用いてポリイミド樹脂のイミド環を開裂させ、上記第１の絶縁膜の表面および上記開口の内壁面にカチオン交換基としてのカルボキシル基を導入する処理により、この第１の絶縁膜の表面および上記開口の内壁面を改質する工程と、上記第１の絶縁膜の表面、上記開口の内壁面、および上記開口の底面において露出する上記パッドの表面を被覆する薄い導体膜を、この導体膜を構成する金属材料のイオンを含む水溶液中に上記第１の絶縁膜を浸漬することにより、当該第１の絶縁膜の表面および上記開口の内壁面においてイオン交換反応を生じさせることによって形成する工程と、上記薄い導体膜を用いて給電を行う電解めっき法によって、上記薄い導体膜を厚膜化する工程と、上記厚膜化された導体膜を被覆するとともに、この導体膜の一部を露出させる開口を有する第２の絶縁膜を形成する工程と、上記第２の絶縁膜の上記開口内に、上記厚膜化された導体膜と接合される接続部材を形成する工程とを含むことを特徴とする。
【０００８】
この方法によれば、第１の絶縁膜の表面およびこの第１の絶縁膜に形成された開口の内壁面を改質することにより、この改質された表面には、イオン交換反応を利用することによって、付着性の良い薄い導体膜を形成することができる。この薄い導体膜を用いて給電を行うことができるので、電解めっき法によって、この薄い導体膜を厚膜化することができる。電解めっき法による導体膜の厚膜化は、短時間で行えるので、結果として、付着性の良い厚膜状の導体膜を第１の絶縁膜上に速やかに形成できる。その後は、厚膜化された導体膜を第２の絶縁膜で被覆し、この第２の絶縁膜に開口を形成して、この開口内において上記厚膜化された導体膜と接合される接続部材を形成すればよい。
【０００９】
上記第１の絶縁膜の表面改質処理は、第１の絶縁膜の表面にカチオン交換基を導入する処理である。この表面改質処理が施された第１の絶縁膜の表面を、導体膜を構成すべき金属材料のイオンを含む水溶液に接触させることにより、イオン交換反応を生じさせることができる。このイオン交換反応により、金属イオンがカチオン交換基と置き換わって、第１の絶縁膜の表面に吸着される。
上記接続部材は、他の固体装置（たとえば別の半導体チップまたは配線基板）との接続のためのバンプであってもよい（請求項２）。
【００１０】
また、上記接続部材は、第２の絶縁膜の開口の底面において導体膜に接合され、さらに第２の絶縁膜の表面にまで延びる別の導体膜であってもよい（請求項３）。この場合には、第２の絶縁膜によって絶縁された２層の導体膜によって、いわゆる多層配線構造が構成されることになる。
上記第１の絶縁膜はポリイミド樹脂からなっている。そして、第１の絶縁膜の表面およびこの第１の絶縁膜に形成された開口の内壁面の改質処理は、水酸化カリウム水溶液を用いてポリイミド樹脂のイミド環を開裂させ、第１の絶縁膜の表面および上記開口の内壁面にカチオン交換基としてのカルボキシル基を導入する処理である。この後に、上記薄い導体膜を構成する金属材料のイオンを含む水溶液中に第１の絶縁膜を浸漬することによって、第１の絶縁膜の表面および上記開口の内壁面においてイオン交換反応を生じさせることができ、当該金属材料からなる薄い導体膜を第１の絶縁膜の表面およびその開口の内壁面ならびにパッドの表面に形成することができる。
【００１２】
上記第２の絶縁膜には、第１の絶縁膜の場合と同様に、ポリイミド樹脂を適用できるほか、エポキシ樹脂を適用したり、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂を構成材料として用いたりすることができる。特に、第２の絶縁膜によって絶縁された一対の導体膜を用いて多層配線構造を形成する場合には、第２の絶縁膜の構成材料として、ポリイミド樹脂を用い、上述のような表面改質処理を、第２の絶縁膜の表面およびその開口の内壁面に対して施すことが好ましい。エポキシ樹脂を採用する場合には、絶縁膜の表面改質処理は、絶縁膜を硫酸水溶液中に浸漬することによって、その表面にカチオン交換基としてのスルホ基を導入する処理であってもよい。このようにして表面改質処理されたエポキシ樹脂膜を、金属イオンを含む水溶液中に浸漬してイオン交換反応を起こさせると、この金属イオンが絶縁膜の表面に吸着される。
【００１４】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。半導体ウエハＷ（半導体基板）の表面には、複数個の半導体チップに対応した複数の素子形成領域が設けられており、この複数の素子形成領域は、スクライブライン領域Ｌによって区分されている。このスクライブライン領域Ｌは、ダイシングソーによって、ウエハＷから個々の半導体チップを切り出すときの切断線に沿った領域である。
【００１５】
個々の半導体チップに対応した素子形成領域には、別の固体装置（半導体チップまたは配線基板など）との電気接続のためのパッドＰが活性面Ｗａに設けられている。このパッドＰは、活性面Ｗａを覆う第１のポリイミド膜１１（第１の絶縁膜）に形成された開口１１ａから露出している。パッドＰは、活性面Ｗａに作り込まれたトランジスタや抵抗器などの機能素子で構成された内部回路に電気接続された内部配線の一部を露出させたものである。
【００１６】
活性面Ｗａに第１のポリイミド膜１１が形成された図１(ａ)の状態から、図１(ｂ)に示すように、薄い導体膜２１ａが形成される。この薄い導体膜２１ａの形成には、たとえば、たとえば、「ポリイミド樹脂およびエポキシ樹脂の表面改質を利用するDirect Metallizationに関する基礎的研究」（縄舟他，エレクトロニクス実装学会誌Vol.2 No.5(1999),pp390-393）および「ポリイミド樹脂の表面改質を利用するCo/Pt多層膜の作製および磁気的特性」（田村他，表面技術協会第９９回講演大会要旨集(1999),pp35-36）などで報告されている方法を適用することができる。
【００１７】
すなわち、第１のポリイミド膜１１の表面および開口１１ａの内壁面に対して、表面改質処理が施される。この表面改質処理は、具体的には、第１のポリイミド膜１１が形成された図１(ａ)の状態の半導体ウエハＷを水酸化カリウム水溶液中に浸漬させることにより、第１のポリイミド膜１１の表層部分におけるイミド環を開裂させ、この第１のポリイミド膜１１の表面にカルボキシル基を導入することによって行われる。
【００１８】
このようにして表面改質処理が施された第１のポリイミド膜１１の表面に対して、イオン交換反応により、薄い導体膜２１ａを良好な付着性で設けることができる。このイオン交換反応は、たとえば、第１のポリイミド膜１１に対して表面改質処理を施した後の状態の半導体ウエハＷを、金属イオンを含む水溶液中に浸漬させることによって行える。たとえば、硫酸銅の水溶液中に浸漬すれば、薄い導体膜２１ａとしての銅薄膜を第１のポリイミド膜１１の表面およびその開口１１ａの内壁面ならびにパッドＰの表面に設けることができる。
【００１９】
こうして第１のポリイミド膜１１の表面に薄い導体膜２１ａが形成された後には、この薄い導体膜２１ａを用いて給電を行う電解めっき法により、図１(ｃ)に示すように、厚い導体膜２１が形成される。すなわち、電解めっき法によって薄い導体膜２１ａを厚膜化することによって、低抵抗化された導体膜２１が第１のポリイミド膜１１の表面に形成されることになる。電解めっきの時の給電は、スクライブライン領域Ｌにおける薄い導体膜２１ａを電極に接続することによって行える。
【００２０】
電解めっき法による薄い導体膜２１の厚膜化は短時間で行うことができるから、イオン交換反応による薄い導体膜２１の形成およびその厚膜化を経て形成される導体膜２１は、短時間の工程で形成できる。
次に、図１(ｄ)に示すように、第１のポリイミド膜１１の表面にレジスト膜１５がパターン形成される。このレジスト膜１５の形成に先だって、厚膜化された導体膜２１ａにおいて開口１１ａに対応する部分に形成されている窪み２５に絶縁材１７が埋め込まれてもよい。
【００２１】
次いで、レジスト１５をマスクとして用いたエッチングによって、導体膜２１がパターニングされる。この後、図１(ｅ)に示すように、レジスト１５が剥離され、導体膜２１の表面と、この導体膜２１の不要部分をエッチング除去することによって露出した第１のポリイミド膜１１の表面とを被覆するように、第２のポリイミド膜１２（第２の絶縁膜）が形成される。この第２のポリイミド膜１２には、第１のポリイミド膜１１の開口１１ａを避けた位置に、開口１２ａが形成される。そして、この開口１２ａ内にバンプＢが設けられる。
【００２２】
スクライブライン領域Ｌにおいて第２のポリイミド膜１２に開口１１ｂを形成しておけば、バンプＢは、開口１１ｂから露出する導体膜２１から給電することによって行う電解めっきにより、速やかに形成することができる。バンプＢは、電解めっき法による速やかな工程によって、開口１２ａを埋め尽くし、さらに第２のポリイミド膜１２の表面から隆起した厚膜状に形成される。
この後、スクライブライン領域Ｌに沿ってダイシングソーでウエハＷを切断することによって、半導体チップの個片が得られる。
【００２３】
以上のように、この実施形態によれば、第１のポリイミド膜１１の表面改質処理と、この表面改質処理後の第１のポリイミド膜１１の表面に対するイオン交換反応とによって、薄い導体膜２１ａが形成される。そして、この薄い導体膜２１ａを厚膜化することによって、低抵抗化された導体膜２１を第１のポリイミド膜１１上に設けることができる。イオン交換反応による薄い導体膜２１ａの形成にはさほどの時間を要せず、また、電解めっきによる薄い導体膜２１ａの厚膜化は速やかに行える。これにより、半導体チップの生産性を向上することができる。
【００２４】
この実施形態の方法に従って作製された半導体チップは、図１( ｅ) に示すように、第１のポリイミド膜１１に形成された開口１１ａからずれた位置に、他の固体装置との接続部材としてのバンプＢを有することになる。その結果、バンプＢと半導体基板としてのウエハＷの活性面Ｗａとの間に、第１のポリイミド膜１１が介在されることになる。このような構造は、他の固体装置と接合された場合に、バンプＢが受ける圧力が、半導体基板（ウエハＷ）に直接作用しない点において有利である。また、他の固体装置と当該半導体チップの活性面Ｗａとの間に、第１および第２のポリイミド膜１１，１２が介在されることになるから、これらにより、固体装置と当該半導体チップとの熱膨張係数の差異を良好に吸収することができる。これにより、半導体基板に熱膨張差に起因する応力が作用することを効果的に抑制できる。
【００２５】
図２は、この発明の第２の実施形態に係る半導体装置の製造方法を説明するための図解的な断面図である。この図２において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この第２実施形態においては、ウエハＷ上に多層配線構造が形成される。すなわち、第２のポリイミド膜１２の表面には、第２の導体膜２２が形成される。この第２の導体膜２２は、第２のポリイミド膜１２に形成された開口１２ａの底部において第１の導体膜２１と接合しており、開口１２ａの内壁面に沿って立ち上がり、さらに、第２のポリイミド膜１２の表面にまで延びている。
【００２６】
第２の導体膜２２は、第１の導体膜２１と同様なプロセスによって形成することができる。すなわち、第２のポリイミド膜１２の表面改質処理を、第１のポリイミド膜１１の表面改質処理の場合と同様にして行う。そして、このようにして表面改質処理の施された第２のポリイミド膜１２の表面に、イオン交換反応を利用することにより、薄い導体膜が形成される。この薄い導体膜は、開口１２ａにおいて第１の導体膜２１に接触するから、この第１の導体膜２１からの給電によって、第２のポリイミド膜１２上に形成された薄い導体膜を電解めっき法により厚膜化して、厚膜状の導体膜２２を設けることができる。この第１の導体膜２２は、開口１２ａに対応した位置に窪み２６を有することになるが、この窪み２６には、必要に応じて絶縁材２７が充填される。
【００２７】
第２の導体膜２２は、必要に応じてパターニングされる。その後に、第２の導体膜２２と、この第２の導体膜２２のパターニングによって露出した第２のポリイミド膜１２の表面とを覆うように絶縁膜１３（たとえば、ポリイミド膜）が形成される。この絶縁膜１３には、開口１２ａを避けた位置に開口１３ａが形成される。この開口１３ａには、バンプＢが埋め込まれる。スクライブラインＬにおいて絶縁膜１３に開口１３ｂを形成しておけば、バンプＢは、スクライブライン領域Ｌにおける第１の導体膜２１および第２の導体膜２２を介する給電によって行う電解めっき法により形成することができる。
【００２８】
このようにこの第２の実施形態によれば、ポリイミド膜の表面の改質処理とイオン交換反応による薄い導体膜の形成、および電解めっき法による薄い導体膜の厚膜化によって、ウエハＷ上に２層構造の配線を設けることができる。
以上、この発明の２つの実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上述の第１および第２の実施形態においては、第１および第２の絶縁膜の材料としてポリイミド樹脂を用いたが、第２の絶縁膜の材料としてエポキシ樹脂を用いてもよい。この場合には、表面改質処理は、硫酸水溶液にエポキシ樹脂の膜が形成されたウエハを浸漬することによって、エポキシ樹脂膜の表面にスルホ基を導入する処理であることが好ましい。そして、イオン交換反応によってこのスルホ基を金属イオンと交換させることにより、エポキシ樹脂膜の表面に薄い導体膜を形成することができる。
【００２９】
また、上述の第１および第２実施形態においては、第１および第２の導体膜２１，２２における窪み２５，２６に絶縁材１７，２７を充填しているけれども、この絶縁材１７，２７の充填は省略されてもよい。
また、導体膜２１，２２の材料には、銅のほかにも、コバルトやニッケルなどの他の良導性の金属材料を用いることができる。バンプＢの材料についても同様であるが、このバンプＢの材料には、導体膜２１，２２と同じ材料が用いられることが好ましい。
【００３０】
また、上述の第２の実施形態においては、ウエハＷの活性面Ｗａ上に２層構造の配線を設ける例について説明したが、３層以上の多層配線構造も同様にして形成することができる。
また、上述の第１および第２の実施形態においては、第１および第２の絶縁膜がいずれもポリイミド樹脂からなっている例について説明したが、第２の絶縁膜は上述のとおりエポキシ樹脂からなっていてもよい。すなわち、第１および第２の絶縁膜が異なる絶縁性樹脂材料からなっていてもよい。
【００３１】
その他、特許請求の範囲に記載された技術的事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】この発明の第２の実施形態に係る半導体装置の製造方法を説明するための図解的な断面図である。
【図３】半導体基板の活性面にバンプを形成するための従来技術を説明するための断面図である。
【符号の説明】
１１ 第１のポリイミド膜
１１ａ 開口
１２ 第２のポリイミド膜
１２ａ 開口
１３ 絶縁膜
１３ａ 開口
２１ 第１の導体膜
２１ａ 薄い導体膜
２２ 第２の導体膜
Ｂ バンプ
Ｌ スクライブライン領域
Ｐ パッド
Ｗ 半導体ウエハ（半導体基板）
Ｗａ 活性面

Claims (3)

  1. 電気接続用のパッドが設けられた半導体基板の表面を、上記パッドを露出させる開口を有し、ポリイミド樹脂からなる第１の絶縁膜で被覆する工程と、
    水酸化カリウム水溶液を用いてポリイミド樹脂のイミド環を開裂させ、上記第１の絶縁膜の表面および上記開口の内壁面にカチオン交換基としてのカルボキシル基を導入する処理により、この第１の絶縁膜の表面および上記開口の内壁面を改質する工程と、
    上記第１の絶縁膜の表面、上記開口の内壁面、および上記開口の底面において露出する上記パッドの表面を被覆する薄い導体膜を、この導体膜を構成する金属材料のイオンを含む水溶液中に上記第１の絶縁膜を浸漬することにより、当該第１の絶縁膜の表面および上記開口の内壁面においてイオン交換反応を生じさせることによって形成する工程と、
    上記薄い導体膜を用いて給電を行う電解めっき法によって、上記薄い導体膜を厚膜化する工程と、
    上記厚膜化された導体膜を被覆するとともに、この導体膜の一部を露出させる開口を有する第２の絶縁膜を形成する工程と、
    上記第２の絶縁膜の上記開口内に、上記厚膜化された導体膜と接合される接続部材を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 上記接続部材が、他の固体装置との接続のためのバンプであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 上記接続部材として、上記第２の絶縁膜の上記開口の底面において上記導体膜に接合されるとともに、上記開口外の上記第２の絶縁膜の表面にまで延びる別の導体膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
JP2000089174A 2000-03-28 2000-03-28 半導体装置の製造方法 Expired - Lifetime JP4177950B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000089174A JP4177950B2 (ja) 2000-03-28 2000-03-28 半導体装置の製造方法
KR1020010014981A KR100740664B1 (ko) 2000-03-28 2001-03-22 반도체장치 및 그 제조방법
US09/814,058 US6448660B2 (en) 2000-03-28 2001-03-22 Semiconductor device and production process thereof
TW090107006A TW486799B (en) 2000-03-28 2001-03-23 Semiconductor device and its manufacturing method
US10/193,206 US6605490B2 (en) 2000-03-28 2002-07-12 Semiconductor device and production process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000089174A JP4177950B2 (ja) 2000-03-28 2000-03-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006175346A Division JP2006295209A (ja) 2006-06-26 2006-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2001274185A JP2001274185A (ja) 2001-10-05
JP4177950B2 true JP4177950B2 (ja) 2008-11-05

Family

ID=18604959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000089174A Expired - Lifetime JP4177950B2 (ja) 2000-03-28 2000-03-28 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6448660B2 (ja)
JP (1) JP4177950B2 (ja)
KR (1) KR100740664B1 (ja)
TW (1) TW486799B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230341A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6731839B2 (en) 2000-07-31 2004-05-04 Corning Incorporated Bulk internal Bragg gratings and optical devices
JP3534717B2 (ja) * 2001-05-28 2004-06-07 シャープ株式会社 半導体装置の製造方法
JP3829736B2 (ja) * 2002-02-28 2006-10-04 凸版印刷株式会社 チップサイズパッケージの製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US7960209B2 (en) * 2004-01-29 2011-06-14 Diodes, Inc. Semiconductor device assembly process
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
DE102004063025B4 (de) * 2004-07-27 2010-07-29 Hynix Semiconductor Inc., Icheon Speicherbauelement und Verfahren zur Herstellung desselben
JP4758813B2 (ja) * 2006-04-26 2011-08-31 新光電気工業株式会社 実装基板
JP2006295209A (ja) * 2006-06-26 2006-10-26 Rohm Co Ltd 半導体装置
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
CN111640734B (zh) * 2020-06-04 2022-12-27 厦门通富微电子有限公司 一种芯片封装体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545926A (en) * 1993-10-12 1996-08-13 Kabushiki Kaisha Toshiba Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts

Also Published As

Publication number Publication date
US6605490B2 (en) 2003-08-12
KR20010093682A (ko) 2001-10-29
JP2001274185A (ja) 2001-10-05
US20010033031A1 (en) 2001-10-25
US6448660B2 (en) 2002-09-10
US20020180059A1 (en) 2002-12-05
TW486799B (en) 2002-05-11
KR100740664B1 (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
JP4209178B2 (ja) 電子部品実装構造及びその製造方法
KR100274764B1 (ko) 배선판의 제조법
US6486549B1 (en) Semiconductor module with encapsulant base
US6291271B1 (en) Method of making semiconductor chip package
US6306680B1 (en) Power overlay chip scale packages for discrete power devices
TWI543327B (zh) 半導體承載元件
JP4345808B2 (ja) 半導体装置の製造方法
JP4177950B2 (ja) 半導体装置の製造方法
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JPH0917829A (ja) フィルムキャリアおよびそれを用いてなる半導体装置
KR20040030302A (ko) 회로 장치의 제조 방법
JP2019047115A (ja) 半導体パッケージ基板の製造方法及びそれを用いて製造された半導体パッケージ基板
JP2008288607A (ja) 電子部品実装構造の製造方法
CN113990763A (zh) 一种基于电铸技术的芯片封装结构及其封装方法
JP2006295209A (ja) 半導体装置
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
JP2006295209A5 (ja)
US20030162320A1 (en) Semiconductor device and method for fabricating the same
KR102041599B1 (ko) 패키지 구조물
JPS6084844A (ja) 半導体装置
CN101740410B (zh) 芯片封装结构的制程
JP4840770B2 (ja) 半導体パッケージの製造方法
KR20020090301A (ko) 반도체 디바이스 및 그 제조 방법
JP4996160B2 (ja) 電子部品の製造方法
JP2000216183A (ja) 接着剤層付きの突起状電極付き配線材料の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060719

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080825

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4177950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term