CN1467831A - 多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置 - Google Patents
多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置 Download PDFInfo
- Publication number
- CN1467831A CN1467831A CNA031384196A CN03138419A CN1467831A CN 1467831 A CN1467831 A CN 1467831A CN A031384196 A CNA031384196 A CN A031384196A CN 03138419 A CN03138419 A CN 03138419A CN 1467831 A CN1467831 A CN 1467831A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- circuit board
- insulating barrier
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 6
- 239000002184 metal Substances 0.000 claims abstract description 141
- 229910052751 metal Inorganic materials 0.000 claims abstract description 141
- 239000002131 composite material Substances 0.000 claims abstract description 81
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 65
- 229910052802 copper Inorganic materials 0.000 claims description 60
- 239000010949 copper Substances 0.000 claims description 60
- 230000004888 barrier function Effects 0.000 claims description 58
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 53
- 238000003475 lamination Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 238000009434 installation Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000004831 Hot glue Substances 0.000 claims description 4
- 229910001021 Ferroalloy Inorganic materials 0.000 claims description 3
- 229910001339 C alloy Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 37
- 239000011248 coating agent Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- TXUICONDJPYNPY-UHFFFAOYSA-N (1,10,13-trimethyl-3-oxo-4,5,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl) heptanoate Chemical compound C1CC2CC(=O)C=C(C)C2(C)C2C1C1CCC(OC(=O)CCCCCC)C1(C)CC2 TXUICONDJPYNPY-UHFFFAOYSA-N 0.000 description 8
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 8
- 238000001035 drying Methods 0.000 description 8
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- 239000012190 activator Substances 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 4
- 229910000365 copper sulfate Inorganic materials 0.000 description 4
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 4
- 230000018044 dehydration Effects 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 4
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 4
- 229910052753 mercury Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910000029 sodium carbonate Inorganic materials 0.000 description 4
- 239000001119 stannous chloride Substances 0.000 description 4
- 235000011150 stannous chloride Nutrition 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 3
- 230000004087 circulation Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000005470 impregnation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920001646 UPILEX Polymers 0.000 description 2
- 235000013495 cobalt Nutrition 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 238000005202 decontamination Methods 0.000 description 2
- 230000003588 decontaminative effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003490 calendering Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010339 dilation Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
一种能耐电子设备实际操作中温度变化的高可靠性的多层电路板、多层电路板的制造工艺、用于多层电路的基板、以及电子装置。多层电路板包括至少一个绝缘层和至少一个布线层的叠层，其中布线层由复合部件形成，复合部件包括第一金属层和形成在第一金属层一面或两面上的第二金属层，第一金属层的热膨胀系数小于第二金属层的，第二金属层的电导率高于第一金属层的，其中绝缘层具有底部由第二金属层的表面形成的盲通路孔，电路板还包括绝缘层表面上和盲通路孔中的层与层互连，其中以与第二金属层表面接触的方式在盲通路孔中形成层与层互连。
Description
技术领域
本发明涉及用于安装半导体器件的新颖的低热膨胀多层电路板及其制造方法、用于多层电路的基板、以及电子装置。
背景技术
近些年来，半导体芯片经常通过所谓的裸芯片安装技术直接安装在电路板上，由此不需要使用带引线的封装就可以直接进行安装。然而，由于半导体器件的热膨胀系数与电路板的不同，因此会在连接半导体器件和电路板的焊料连接部分中发生破裂或剥离。这是由于当其上安装有电路板的电子设备工作时产生温度变化，导致有故障的电连接。为了使电路板的热膨胀系数更接近半导体器件的，已采用了具有小热膨胀系数的合金板设置其中的金属芯基板。
具有约36-42质量百分比的铁镍合金经常用做合金板。这是由于它们的热膨胀系数约1-5×10-6/℃，与半导体器件中约3×10-6/℃的硅热膨胀系数处于相同数量级。虽然在通常的金属芯基板中形成芯的铁镍合金与电路电绝缘，但它有时用做电源或地电路。然而，铁镍合金由于它们的电导率较低，因此不适合用在电路中。
JP专利公开(未审申请)No.6-85414公开了在印刷电路板中使用包括任一面上涂覆铜的铁镍合金的复合部件。然而，公开的内容没有介绍层与层的互连。
JP专利公开(未审申请)No.11-354684公开了形成一种复合部件，其中借助聚酰亚胺-树脂绝缘层叠置一面涂覆有铜的铁镍合金。虽然公开的内容也介绍了通孔通路孔，但层与层的互连通过焊接实现。
JP专利公开(未审申请)No.5-251868、9-162550、11-261236和2001-342574的每一个都公开了具有连通到布线层的不通通路孔的多层电路板，其中电路图形形成在非通孔中。
然而没有一篇公开在包括形成有镀铜的铁镍合金复合部件的低膨胀多层电路板中形成层与层的互连。此外，在电路图形形成在不通通路孔中的公开文献中没有公开低膨胀电路板。虽然JP专利公开(未审申请)No.2001-342574公开了芯基板中铁镍合金的一个例子，但它没有介绍铁镍合金的布线及它的层与层互连。
JP专利公开(未审申请)No.11-354684没有公开通过镀覆在绝缘体表面上形成外层布线。
发明内容
本发明的一个目的是提供一种在各层之间的电连接工作时能耐电子设备中温度变化的高可靠性的多层电路板、多层电路板的制造工艺、用于多层电路的基板、以及电子装置。
在一个方案中，本发明提供一种多层电路板，包括至少一个绝缘层和至少一个布线层的叠层，其中布线层由复合部件形成，复合部件包括第一金属层和形成在第一金属层一面或两面上的第二金属层，第一金属层的热膨胀系数小于第二金属层的，第二金属层的电导率高于第一金属层的，其中绝缘层具有底部由第二金属层的表面形成的盲(blind)通路孔，电路板还包括绝缘层表面上和盲通路孔中的层与层互连，其中以与第二金属层表面接触的方式在盲通路孔中形成层与层互连。
在另一方案中，本发明提供了一种多层电路板，包括至少一个形成在绝缘层中的布线层，其中布线层由复合部件形成，复合部件包括第一金属层和形成在第一金属层任一面上的第二金属层，第一金属层的热膨胀系数小于第二金属层的，第二金属层的电导率高于第一金属层的，其中由布线层隔开的每个绝缘层具有底部由第二金属层的表面形成的盲通路孔，绝缘层借助布线层相互面对，其中电路板还包括绝缘层表面上和盲通路孔中的层与层互连，其中以与第二金属层表面接触的方式在每个盲通路孔中形成层与层互连。
优选，第一金属层包括热膨胀系数不小于10×10-6/℃，优选从2到5×10-6/℃的合金或铁镍合金层。铁镍合金层可以是42合金，为含镍27-50质量百分比的铁合金，或是柯伐合金，为由20质量百分比的钴替代镍的合金。第二金属层优选铜。
在另一方面，本发明提供一种多层电路板的制造工艺，其中叠置有少一个绝缘层和至少一个布线层，工艺包括以下步骤：
在复合部件中的布线层上形成布线，复合部件包括布线层和一体地形成在布线层上的绝缘层，布线层包括形成在第一金属层一面或两面上的第二金属层，其中第二金属层的热膨胀系数大于第一金属层的；
在绝缘层中形成盲通路孔，以使通路孔的底部由第二金属层的表面形成；
以与形成盲通路孔底部的第二金属层表面接触的方式在绝缘层的表面上和盲通路孔中形成层与层互连部分。
在又一方案，本发明提供一种包括绝缘层的多层电路板的制造工艺，其中形成至少一个布线层，工艺包括以下步骤：
在复合部件中的布线层上形成布线，复合部件包括布线层和一体地形成在布线层上的绝缘层，布线层包括形成在第一金属层一面或两面上的第二金属层，其中第二金属层的热膨胀系数大于第一金属层的；
在每个绝缘层中形成盲通路孔，其中绝缘层借助布线层相互面对，盲通路孔具有由第二金属层的表面形成的底部；以及
以与形成盲通路孔底部的第二金属层表面接触的方式在绝缘层的表面上和每个盲通路孔中形成层与层互连。
在还一方案中，本发明提供一种多层电路板的制造工艺，包括以下步骤：
制备由复合部件形成的布线层，复合部件包括第一金属层和形成在第一金属层一面或两面上的第二金属层，其中第二金属层的热膨胀系数大于第一金属层的；
通过在绝缘树脂层的一面或两面上层叠布线层形成用于多层电路的基板；
在布线层上形成预定的布线；
用绝缘层覆盖布线形成步骤中形成的布线；
在绝缘层中，或者在绝缘层和绝缘树脂层中形成盲通路孔，盲通路孔具有由第二金属层的表面形成的底部；以及
以与通路孔中的第二金属层表面接触的方式在绝缘层的表面上和盲通路孔中形成层与层互连部分。
在再一方案中，本发明提供一种多层电路板的制造工艺，包括以下步骤：
制备由复合部件形成的布线层，复合部件包括第一金属层和形成在第一金属层一面或两面上的第二金属层，其中第二金属层的电导率和热膨胀系数大于第一金属层的；
通过在绝缘层的一面或两面上层叠布线层形成用于多层电路的基板；
在布线制备步骤中形成的布线层上形成预定的布线；
用绝缘层覆盖布线形成步骤中形成的布线；
在每个绝缘层中，或者在绝缘层插入其间的相对表面上的绝缘层和绝缘层中形成盲通路孔，盲通路孔具有由第二金属层的表面形成的底部；以及
以与每个通路孔中的第二金属层表面接触的方式在绝缘层的表面上和盲通路孔中形成层与层互连。
在另一方案中，本发明提供一种用于多层电路的基板，包括复合部件，复合部件具有第一金属层和形成在第一金属层一面或两面上的第二金属层，在压力下复合部件热胶合到绝缘树脂膜的一面或两面上，其中第一金属层的热膨胀系数小于第二金属层的，第二金属层的电导率大于第一金属层的。本发明还涉及用于多层电路的基板，包括复合板，复合板具有铜层形成在一面或两面上的铁镍合金箔，在压力下复合板热胶合到绝缘树脂膜的一面或两面上。
在又一方案中，本发明提供一种安装裸片的电子装置，包括多层电路板，多层电路板具有至少一个绝缘树脂层和至少一个布线层的叠层，在该基板上直接键合有半导体器件，其中多层电路板包括以上介绍的多层电路板，或者由以上介绍的工艺形成。
通过电镀或溅射，铜层可以淀积在铁镍合金合金层上。此外，在压力下由电解或金属压延制造的铜箔可以机械地附着到铁镍合金合金上。绝缘树脂预先层叠在铁镍合金合金上之后进行在铁镍合金层上形成铜层的步骤。通过单批次工艺或通过叠加(build-up)工艺在电路板中层叠这些层。可以通过激光、等离子体或钻孔形成盲通路孔。当使用光敏绝缘树脂时，可以通过涉及曝光和显影的工艺形成通路孔。
附图说明
图1示出了根据本发明电连接各层方式的剖面图。
图2示出了根据本发明电连接各层方式的剖面图。
图3示出了根据本发明多层电路板的制造工艺的流程图。
图4示出了根据本发明的另一多层电路板的制造工艺的流程图。
图5示出了比较例中另一多层电路板的制造工艺的流程图。
图6示出了比较例中电连接各层方式的剖面图。
图7示出了根据本发明多层电路板的平面图。
图8示出了根据本发明电路装置的剖面图。
具体实施方式
下面借助实施例介绍本发明。然而，本发明不限于这些实施例。
(实施例1)
图1示出了根据本发明的多层电路板的剖面图，其中层与层的连接部分形成在组合板的一个面上。在本实施例中，通过不直接连接到铁镍合金合金的方式设置的铜镀膜6形成层与层的连接部分。具体地，如图1所示，镀膜6紧密接触铜层4的表面，以使在盲通路孔5的底部，镀膜6接触覆盖复合部件2作为第二金属层的铜层4。由此，多膜6和作为第一金属层的铁镍合金合金3不直接相互接触。在图1所示的例子中，假设包括镀膜6或复合部件2的电路存在于多层电路板的至少一个内层中。然而，根据本发明的镀膜6和复合部件2也可以用在内层或外层。复合部件2为厚度约80μm的箔，通过在42合金层的一面上平面压延铜层制成，为含42质量百分比镍的铁镍合金，这在下面将介绍，或者是柯伐合金，为含29质量百分比镍和17质量百分比钴的铁镍合金。绝缘树脂层1和复合部件2通过真空下的热压合成一体，这在下面将介绍。提供绝缘树脂层7之后，通过二氧化碳气体激光钻孔机器钻出盲通路孔5。然后，以下文将介绍的方式形成铜镀膜6，形成另一预定的电路布线。
由此，通过采用复合部件中的铁镍合金不直接接触提供各层之间电连接的镀膜的结构，即使经历电设备工作带来的温度变化，就各层之间的电连接而言，制成的多层电路板可以保持高度的可靠性。
(实施例2)
图2示出了根据本发明的多层电路板的剖面图。用于多层电路板的的制造工艺与实施例3的相同。在其中通过复合部件8形成内层电路和通过镀膜13形成外层电路的四层电路板中，当将内层电路中的一个在两面连接外层时，使用用包括铁镍合金9的第一金属层的复合部件8，第二金属层的铜层10涂覆在第一金属层的两面上，以使铜层10在盲通路孔11和12的底部紧密接触镀膜13。由此，镀膜13和铁镍合金9不相互直接接触。由此，通过采用其中复合部件中的铁镍合金不直接接触提供各层之间电连接的镀膜的结构，即使经历电设备工作带来的温度变化，就各层之间的电连接而言，提供的多层电路板可以保持高度的可靠性。
当用钻头在铁镍合金中钻出通孔时，钻头的寿命会缩短。通过不需要钻出通孔的本发明可以克服该问题。此外，本发明不需要使铁镍合金暴露到盲通路孔的内壁上，也不需要使铁镍合金合金的截面镀铜。由此不需要进行用于镀铜的专门的预工艺，非常有助于减少成本和提高成品率。
(实施例3)
图3示出了根据本发明多层电路板的制造工艺的流程图。
实施例3涉及其中通过复合部件8形成内层电路和通过镀膜形成外层电路的四层电路板。
首先，通过将铁镍合金(Hitachi Metal，Ltd.的YEF42)切割成需要的尺寸制备厚度约100μm作为第一金属层的铁镍合金14(图3(a))。
然后，在60℃的脱脂溶液(50ml/L-Dai-chi Kogyo Seiyaku Co.，Ltd.的METACLEAR CL-5513)中对铁镍合金14进行浸渍处理2分钟，然后用水清洗。然后在30℃的抛光溶液(250ml/L-Mitsubishi GasChemical Company的CPL-200)中对铁镍合金14进行浸渍处理1分钟。用水清洗之后，在25℃的活化剂(300ml/L的盐酸)中对合金形成浸渍处理30秒，然后用水清洗。之后，用25℃的硫酸铜镀液(添加0.2ml/L-Nikko Metal Plating Co.，Ltd的CC-1220)为合金镀铜10分钟，电流密度为2.5A/dm2。用水清洗之后，在100℃的干燥炉中干燥合金30分钟，由此形成厚度约5μm的铜层15涂覆的复合部件16，铜层在它的任一面上作为第二金属层(图3(b))。
然后，复合部件16设置在厚度约50μm的聚酰亚胺(UbeIndustries.Ltd.的UPILEX VT)的每个面上，并在350℃下6MPa的压力下真空压制10分钟，由此得到金属箔基底部件18(图3(c))。
此后，在110℃下将腐蚀抗蚀剂(Hitachi Chemical Co.，Ltd.的H-9025K)层叠在基底部件18的任何一面上。然后，膜掩模以紧密接触的方式放置在基底部件的任何一面上。之后用来自超高压水银灯的紫外线以120mJ/cm2的比率照射掩模。接着在0.1MPa的压力下将30℃的显影溶液(10g/L的碳酸钠)喷洒在基底部件上20秒。用水清洗之后，在2MPa的压力下将50℃的腐蚀溶液(250g/L的脱水氯化亚铜(II)，200ml/L的盐酸)喷洒在基底部件上2分钟。用水清洗之后，在0.1MPa的压力下将40℃的抗蚀剂除去溶液(30g/L的氢氧化钠)喷洒在基底部件上30秒以除去干膜抗蚀剂。之后用水清洗基底部件并干燥，由此形成了内层电路19(图3(d))。
接下来，厚度约50μm的聚酰亚胺(Ube Industries.Ltd.的UPILEX VT)设置在具有图3(d)所示形成的内层电路19的基底部件上的任何一面上，在它的一面上具有厚度约18μm电镀铜箔(NipponDenkai Ltd的SLP-18)的膜。然后在350℃下使用6MPa的压力的真空压机(Kitagawa Seiki Co.，Ltd.)10分钟层叠按压基底部件和膜10分钟。随后在0.2MPa的压力下将50℃的腐蚀溶液(250g/L的脱水氯化亚铜(II)，200ml/L的盐酸)喷洒在叠层上30秒钟。用水清洗并干燥之后，除去任一面上电镀铜箔，由此形成非常紧密贴附到每个表面的绝缘层20(图3(e))。
之后，使用二氧化碳气体激光钻孔机器钻出约φ100μm的盲通路孔21，由此通路孔达到铜15的表面同时没有穿透复合部件16。随后在70℃用去污迹(desmearing)溶液(Meltex，Inc.的MLB-497)处理叠层三分钟，用水清洗，在60℃用中和剂(Meltex，Inc.的MLB-790)处理五分钟，然后用水清洗。再用25℃的电镀催化溶液(HitachiChemical Co.，Ltd.的HS-202B)处理叠层5分钟。用水清洗之后，干燥叠层，由此电镀催化剂附着在叠层上。之后在25℃的活化剂(100ml/L的硫酸)中处理30秒钟。用水清洗之后，在40℃的无电镀铜溶液(Hitachi Chemical Co.，Ltd.的CUST-2000)中浸泡叠层10分钟。用水清洗之后，在25℃的硫酸铜镀液(添加0.2ml/L-Nikko Metal PlatingCo.，Ltd的CC-1220)中2.5A/dm2的电流密度下为叠层镀铜30分钟。用水清洗之后，在100℃的干燥炉中干燥30分钟，由此形成厚度约15μm的镀铜层22(图3(f))。
接下来，在110℃下将腐蚀抗蚀剂(Hitachi Chemical Co.，Ltd.的H-9025K)层叠在叠层的每一面上。然后，膜掩模以紧密接触的方式放置在每个腐蚀抗蚀剂的任何一面上。之后用来自超高压水银灯的紫外线以120mJ/cm2的比率照射掩模。接着在0.1MPa的压力下将30℃的显影溶液(10g/L的碳酸钠)喷洒在叠层上20秒。用水清洗之后，在0.2MPa的压力下将50℃的腐蚀溶液250g/L的脱水氯化亚铜(II)，200ml/L的盐酸)喷洒在叠层上90秒。用水清洗之后，在0.1MPa的压力下将40℃的抗蚀剂除去溶液(30g/L的氢氧化钠)喷洒在叠层上30秒以除去干膜抗蚀剂。之后用水清洗叠层并干燥，由此形成了外层电路23并制造了四层堆叠基板24(图3(g))。
由此，根据本实施例，提供了由包括复合部件形成的内层电路的四层电路板。包括复合部件16的内层电路19和包括铜镀层22的外层电路23通过涂覆有复合部件16的铜层15和通孔底部的镀铜层22之间的紧密接触相互电连接。由此，铁镍合金14和镀铜层22没有直接紧密接触。当铁镍合金用铁镍钴合金替代时也同样。
根据本发明，内层电路包括由复合部件形成的电源层和地层，而外层电路包括由铜镀层形成的信号层。电源层或地层中的一个连接到两面上的外层。
在实施例3中制造的四层电路板中，一个外层电路、一个内层电路、以及其它外层电路借助排列为菊花链图形的100通路孔或通孔电连接。为了根据层与层电互连评估多层电路板的可靠性，使用热冲检测器(Kusumoto Chemicals，Ltd的NT1500)对电路板进行由-55℃、30分钟到125℃、30分钟的500次热循环试验组成的热冲击循环试验。当电阻值的改变比率达到初始电阻值的10％以上时，可以判断出互连有缺陷，并记录下该时的的循环次数。
由此，在本实施例钟，即使500次循环之后，电阻值的变化比率不超过10％，由此没有辨别出缺陷。另一方面，在通过镀通孔中露出的铁镍合金的截面形成层与层互连的比较例中，在286次循环时改变比率超过10％。
由此，通过使用复合部件中的铁镍合金合金不直接接触层与层电互连的结构，即使当经历由操作电设备引起的温度变化时，多层电路板也可以保持高水平的层与层电互连。
(实施例4)
图4示出了根据本发明的多层电路板的制造工艺。图4(a)到4(d)中介绍的步骤对应于图3(a)到3(d)中的步骤。
类似于实施例3中使用的，在一个表面上具有厚度约18μm电镀铜箔25的约50μm厚的聚酰亚胺膜设置在部件的任一面上，内层电路19形成其上，并使用真空压制层叠，如图4(e)所示。
然后使用以上提到的腐蚀溶液在要形成通路孔的位置处除去电镀铜箔25(图4(f))。
随后使用二氧化碳气体激光钻孔机器以通路孔达到每个面上的铜层15表面但不穿透复合部件16的方式形成约φ100μm的盲通路孔21(图4(g))。
用70℃的去污迹溶液处理叠层3分钟，用水清洗，用60℃的中和剂处理5分钟，然后用水清洗。再用25℃的电镀催化溶液处理叠层5分钟。用水清洗之后，在25℃的活化剂中处理30秒钟，水清洗并干燥，由此贴附了电镀催化剂。用25℃的活化剂处理叠层30秒钟，水清洗并干燥，然后在40℃的无电镀铜溶液中浸泡叠层10分钟。用水清洗之后，在25℃的硫酸铜镀液中2.5A/dm2的电流密度下为叠层镀铜30分钟。用水清洗之后，在100℃的干燥炉中干燥30分钟，由此形成厚度约15μm较薄的镀铜层22(图4(h))。
此后，在110℃下将腐蚀抗蚀剂层叠在叠层的任何一面上。然后，膜掩模以紧密接触的方式放置在每个腐蚀抗蚀剂的任何一面上。之后用来自超高压水银灯的紫外线以120mJ/cm2的比率照射掩模。接着在0.1MPa的压力下将30℃的显影溶液(10g/L的碳酸钠)喷洒在叠层上20秒。用水清洗之后，在0.2MPa的压力下将50℃的腐蚀溶液喷洒在叠层上90秒。用水清洗之后，在0.1MPa的压力下将40℃的抗蚀剂除去溶液喷洒在叠层上30秒以除去干膜抗蚀剂。之后用水清洗叠层并干燥，由此形成了内层电路23并制造了四层堆叠基板24(图4(i))。
由此，根据本实施例，提供了由包括复合部件形成的内层电路的四层电路板。复合部件16形成的内层电路19和形成铜镀层22的外层电路23通过涂覆有复合部件16的铜层15和通孔底部的镀铜层22之间的紧密接触相互电连接。由此，铁镍合金14和镀铜层22没有直接紧密接触。
根据本发明，内层电路包括由复合部件形成的电源层和地层，而外层电路包括由铜镀层形成的信号层。电源层或地层中的一个连接到任一面上的外层。
在实施例4中制造的四层电路板中，一个外层电路、一个内层电路、以及其它外层电路借助排列为菊花链图形的100通路孔或通孔电连接。为了根据层与层电互连评估多层电路板的可靠性，和实施例3中的相同方式，使用相同的评估标准，进行500次热循环试验。试验结果显示500次热循环之后，电阻值的改变比率不大于10％，由此表明没有异常。
由此，通过使用复合部件中的铁镍合金合金不直接接触层与层电互连的结构，即使当经历由操作电设备引起的温度变化时，多层电路板也可以保持高水平的层与层电互连。
(比较例1)
本比较例涉及包括复合部件制成的内层电路和铜镀膜制成的外层电路的四层电路板。下文将介绍电路板的制造工艺。和实施例1中的一样，工艺包括制备铁镍合金的步骤图3(a)到形成树脂绝缘层的步骤图3(e)。随后的步骤借助剖面图显示在图5中。在本比较例中，通过复合部件形成内层电路和通过电镀形成外层电路。当用铁镍合金用铁镍钴合金代替时也一样。
参考图5(a)，首先使用NC钻孔机器钻出约φ300μm的通孔25。随后用70℃的去污迹溶液(Meltex，Inc.的MLB-497)处理叠层5分钟。用水清洗之后，用60℃的中和剂(Meltex，Inc.的MLB-790)处理叠层5分钟，然后用水清洗。再用25℃的电镀催化溶液(HitachiChemical Co.，Ltd.的HS-202B)处理叠层5分钟。用水清洗之后，在25℃的活化剂(Hitachi Chemical Co.，Ltd.的ADP-601)中处理5分钟。用水清洗和干燥叠层之后，由此电镀催化剂贴附其上。此后用25℃的活化剂(100ml/L的硫酸)处理叠层30秒。用水清洗之后，在40℃的无电镀铜溶液(Hitachi Chemical Co.，Ltd.的CUST-2000)中浸泡叠层10分钟。用水清洗之后，在25℃的硫酸铜镀液(添加0.2ml/L-NikkoMetal Plating Co.，Ltd的CC-1220)中2.5A/dm2的电流密度下为叠层镀铜30分钟。用水清洗之后，在100℃的干燥炉中干燥30分钟，由此形成厚度约15μm的镀铜层26。
接下来，在110℃下将腐蚀抗蚀剂(Hitachi Chemical Co.，Ltd.的H-9025K)层叠在图5(b)所示叠层的任何一面上，然后膜掩模以紧密接触的方式放置在每个腐蚀抗蚀剂的任何一面上。用来自超高压水银灯的紫外线以120mJ/cm2的比率照射掩模之后，在0.1MPa的压力下将30℃的显影溶液(10g/L的碳酸钠)喷洒在叠层上20秒。用水清洗之后，在0.2MPa的压力下将50℃的腐蚀溶液(250g/L的脱水氯化亚铜(II)，200ml/L的盐酸)喷洒在叠层上90秒。用水清洗之后，在0.1MPa的压力下将40℃的抗蚀剂除去溶液(30g/L的氢氧化钠)喷洒在叠层上30秒以除去干膜抗蚀剂。之后用水清洗叠层并干燥，由此形成了内层电路27并制造了四层堆叠基板28。
在本比较例中，四层电路板包括复合部件形成的内层电路。复合部件16形成的内层电路19和包括铜镀层26的外层电路27通过复合部件16的截面和通孔内壁上通孔部分的镀铜层26之间的紧密接触相互电连接。由此，铁镍合金14和镀铜层26相互直接并紧密接触。当铁镍合金14用铁镍钴合金替代时也同样。
根据本发明，内层电路包括由复合部件形成的电源层和地层，而外层电路包括由铜镀层形成的信号层。电源层或地层中的一个连接到两面上的外层。
在本比较例中制造的四层电路板中，形成和实施例3中相同的图形，一个外层电路、一个内层电路、以及其它外层电路借助排列为菊花链图形的100通路孔或通孔电连接。为了根据层与层电互连评估多层电路板的可靠性，使用和实施例3相同的方式进行热冲击循环试验。
结果显示在比较例中，在286次循环时改变比率达到10％。当检查具有通孔部分(层与层互连部分)的最高电阻值的通孔剖面时，可以观察到铁镍合金合金部分剥离。这是由于铁镍合金和铜覆层之间的界面附近铜镀层破裂。破裂是由于热冲击试验的严格特性，并且该特性提供了足够程度的可靠性。
在本比较例中，内层电路包括由复合部件形成的电源层和地层，而外层电路包括由铜镀层形成的信号层。电源层或地层中的一个连接到两面上的外层。
(比较例2)
图6示出了多层电路板的截面，使用了包括如图5所示具有铜镀层在其一面上的铁镍合金的复合部件。在本比较例中，实际上使用包括具有铜涂层的铁镍合金的复合部件制造四层电路板。通过复合部件形成内层电路，内层电路包括电源层和地层，而外层电路包括由铜镀层形成的信号层。内层中的一个，即电源层或地层中的任一个在两面连接外层。如图6所示，当提供具有铜镀层34的通孔33时，铁镍合金31和铜镀层34之间的连接部分35经受热膨胀差异引起的应力，实现实际操作期间发生温度变化时的情况。由此，连接部分更有可能会从铁镍合金31上剥离铜镀层34，和以上介绍的实施例1到4相比，连接电阻或缺陷电连接增加。本比较例的制造工艺与比较例1的相同。当用铁镍合金用铁镍钴合金代替时也一样。
(实施例5)
图7示出了其中要安装半导体器件的多层电路板的平面图。图8示出了包括其上安装有半导体器件的图7基板的电子装置的截面图。根据本实施例的电子装置包括在实施例1到6中得到的多层电路板40，其中半导体器件43借助焊料球42直接结合到基板40表面上提供的连接端子41。包含黑点的两个区域为安装半导体器件43的半导体器件安装区44中的连接端子41。黑方框和线表示线42。如图8所示，半导体器件43借助焊料球42直接结合数字46表示部件端。根据本实施例，通过使用具有电路层的多层电路板，电路层包括通过用铜涂覆在铁镍合金的一个或两个面上形成的复合部件，即使经历到实际操作期间的温度变化，就多层电路板中的层与层电互连以及半导体器件和多层电路板之间的电连接而言，电子装置可以得到高度的可靠性。
由此，根据本发明，使用其中电路层包括通过用铜涂覆在铁镍合金的至少一个面上形成的复合部件的多层电路板。由此本发明可以提供就层与层电互连而言，能耐工作期间温度变化的高可靠性的多层电路板、多层电路板的制造工艺、用于多层电路的基板、以及电子装置。
Claims (16)
1.一种多层电路板，包括至少一个绝缘层和至少一个布线层的叠层，其中布线层由复合部件形成，复合部件包括第一金属层和形成在第一金属层一面或两面上的第二金属层，第一金属层的热膨胀系数小于第二金属层，第二金属层的电导率高于第一金属层，其中绝缘层具有底部由第二金属层的表面形成的盲通路孔，电路板还包括绝缘层表面上和盲通路孔中的层与层互连部分，其中以与第二金属层表面接触的方式在盲通路孔中形成层与层互连部分。
2.一种多层电路板，包括至少一个形成在绝缘层中的布线层，其中布线层由复合部件形成，复合部件包括第一金属层和形成在第一金属层任一面上的第二金属层，第一金属层的热膨胀系数小于第二金属层，第二金属层的电导率高于第一金属层，其中由布线层隔开的每个绝缘层具有底部由第二金属层的表面形成的盲通路孔，绝缘层借助布线层相互面对，其中电路板还包括绝缘层表面上和盲通路孔中的层与层互连部分，其中以与第二金属层表面接触的方式在每个盲通路孔中形成层与层互连部分。
3.一种多层电路板，包括至少一个绝缘层和至少一个布线层的叠层，其中布线层由复合部件形成，复合部件包括具有形成在其一个或两个面上的铜层的铁镍合金层，其中绝缘层具有底部由铜层的表面构成底部的盲通路孔，其中层与层互连部分提供在绝缘层表面上和盲通路孔中，以与铜层表面接触的方式形成层与层互连部分。
4.一种多层电路板，包括其中形成有至少一个布线层的绝缘层，其中布线层由铁镍合金复合部件形成，复合部件具有形成在其两个面上的铜层，其中布线层隔开的每个绝缘层具有底部由第二金属层的表面形成的盲通路孔，绝缘层借助布线层相互面对，其中电路板还包括绝缘层表面上和盲通路孔中的层与层互连部分，其中以与第二金属层表面接触的方式在每个盲通路孔中形成层与层互连部分。
5.一种多层电路板，包括绝缘层的叠层，其中形成至少一个内层布线层和形成在绝缘层表面上的外层布线层，其中通过第一金属层和形成在第一金属层一面或两面上的第二金属层的复合部件形成内层布线层，第一金属层的热膨胀系数小于第二金属层的，第二金属层的电导率高于第一金属层的，其中绝缘层具有与内层布线层截面接触的通路孔，电路板还包括绝缘层表面上和盲通路孔中的层与层互连部分。
6.根据权利要求1的多层电路板，其中形成在绝缘层表面上的布线层为金属镀层或是依次形成的层叠结构，层叠结构由金属箔和其上的金属镀层组成。
7.根据权利要求1的多层电路板，其中第一金属层或铁镍合金层包括在从30到200℃的温度下平均热膨胀系数不大于10×10-6/℃的合金，含27-50质量百分比镍的铁合金，或镍由20质量百分比的钴替代的铁合金。
8.根据权利要求1的多层电路板，其中第二金属层为铜。
9.一种多层电路板的制造工艺，其中叠置至少一个绝缘层和至少一个布线层，该工艺包括以下步骤：
在复合部件中的布线层上形成布线，复合部件包括布线层和一体地形成在布线层上的绝缘层，布线层包括形成在第一金属层一面或两面上的第二金属层，其中第二金属层的热膨胀系数大于第一金属层；
在绝缘层中形成盲通路孔，以使通路孔的底部由第二金属层的表面形成；
以与形成盲通路孔底部的第二金属层表面接触的方式在绝缘层的表面上和盲通路孔中形成层与层互连部分。
10.一种多层电路板的制造工艺，包括其中形成至少一个布线层的绝缘层，该工艺包括以下步骤：
在复合部件中的布线层上形成布线，复合部件包括布线层和一体地形成在布线层上的绝缘层，布线层包括形成在第一金属层一面或两面上的第二金属层，其中第二金属层的热膨胀系数大于第一金属层；
在插入布线层的相对表面上的每个绝缘层中形成盲通路孔，盲通路孔具有由第二金属基板的表面形成的底部；以及
以与形成盲通路孔底部的第二金属层表面接触的方式在绝缘层的表面上和每一个盲通路孔中形成层与层互连。
11.一种多层电路板的制造工艺，包括以下步骤：
制备由复合部件形成的布线层，复合部件包括第一金属层和形成在第一金属层一面或两面上的第二金属层，第二金属层的热膨胀系数大于第一金属层；
通过在绝缘树脂层的一面或两面上层叠布线层形成用于多层电路的基板；
在布线层上形成预定的布线；
用绝缘层覆盖布线形成步骤中形成的布线；
在绝缘层中，或者在绝缘层和绝缘树脂层中形成盲通路孔，盲通路孔具有由第二金属层的表面形成的底部；以及
以与通路孔中的第二金属层表面接触的方式在绝缘层的表面上和盲通路孔中形成层与层互连部分。
12.一种多层电路板的制造工艺，包括以下步骤：
制备由复合部件形成的布线层，复合部件包括第一金属层和形成在第一金属层两面上的第二金属层，其中第二金属层的电导率和热膨胀系数大于第一金属层；
通过在绝缘层两面上层叠布线层形成用于多层电路的基板；
在布线制备步骤中形成的布线层上形成预定的布线；
用绝缘层覆盖布线形成步骤中形成的布线；
在每个绝缘层中，或者在绝缘层插入其间的相对表面上的绝缘层和绝缘树脂层中形成盲通路孔，盲通路孔具有由第二金属层的表面形成的底部；以及
以与每个通路孔中的第二金属层表面接触的方式在绝缘层的表面上和盲通路孔中形成层与层互连部分。
13.一种用于多层电路的基板，包括复合部件，复合部件具有第一金属层和形成在第一金属层两面上的第二金属层，复合部件在压力下热胶合到绝缘树脂膜的两面上，其中第一金属层的热膨胀系数小于第二金属层，第二金属层的电导率大于第一金属层。
14.一种用于多层电路的基板，包括复合板，复合板包括铜层形成在其两面上的铁镍合金箔，复合板在压力下热胶合到绝缘树脂膜上。
15.一种电子装置，包括多层电路板，多层电路板包括至少一个绝缘树脂层和至少一个布线层的叠层，在该基板上直接键合多层电路半导体器件，其中多层电路板包括根据权利要求1的多层电路板。
16.一种电子装置，包括多层电路板，多层电路板包括至少一个绝缘树脂层和至少一个布线层的叠层，在该基板上直接键合多层电路半导体器件，其中多层电路板根据权利要求9的方法制造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152342A JP2003347742A (ja) | 2002-05-27 | 2002-05-27 | 多層回路基板とその製造法及び多層回路用基板並びに電子装置 |
| JP152342/2002 | 2002-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1467831A true CN1467831A (zh) | 2004-01-14 |
| CN100437988C CN100437988C (zh) | 2008-11-26 |
Family
ID=29545398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031384196A Expired - Fee Related CN100437988C (zh) | 2002-05-27 | 2003-05-27 | 多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7095623B2 (zh) |
| JP (1) | JP2003347742A (zh) |
| KR (1) | KR100522377B1 (zh) |
| CN (1) | CN100437988C (zh) |
| TW (1) | TW573453B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102047772B (zh) * | 2008-05-29 | 2012-12-26 | 电气化学工业株式会社 | 金属基电路板 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US20050257957A1 (en) * | 2004-05-15 | 2005-11-24 | Kaluk Vasoya | Printed wiring board with conductive constraining core including resin filled channels |
| CN100552926C (zh) * | 2004-05-21 | 2009-10-21 | 日本电气株式会社 | 半导体器件、配线基板及其制造方法 |
| JP2006041378A (ja) * | 2004-07-29 | 2006-02-09 | Toshiba Corp | 多層プリント配線板、多層プリント配線板の製造方法および電子機器 |
| JP2006344697A (ja) * | 2005-06-07 | 2006-12-21 | Sharp Corp | 多層配線板及びその製造方法 |
| JP4728708B2 (ja) * | 2005-06-17 | 2011-07-20 | 日本電気株式会社 | 配線基板及びその製造方法 |
| JPWO2008069260A1 (ja) * | 2006-11-30 | 2010-03-25 | 三洋電機株式会社 | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ |
| CN102349359B (zh) * | 2009-03-09 | 2014-01-22 | 株式会社村田制作所 | 树脂布线基板 |
| JP2012195568A (ja) * | 2011-02-28 | 2012-10-11 | Koa Corp | 金属ベース回路基板 |
| KR101886307B1 (ko) * | 2011-11-09 | 2018-08-09 | 엘지이노텍 주식회사 | 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판 |
| JP5357239B2 (ja) * | 2011-12-05 | 2013-12-04 | 新光電気工業株式会社 | 配線基板、半導体装置、及び配線基板の製造方法 |
| KR102186150B1 (ko) * | 2014-07-29 | 2020-12-03 | 삼성전기주식회사 | 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법 |
| KR20220031801A (ko) * | 2020-09-03 | 2022-03-14 | 삼성전자주식회사 | 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327227A (ja) * | 1992-05-26 | 1993-12-10 | Yamashita Saakitetsuku Kk | ブラインドホール及びその形成方法 |
| JPH0685414A (ja) | 1992-09-01 | 1994-03-25 | Mitsubishi Plastics Ind Ltd | 半導体素子実装用プリント配線板 |
| US5503286A (en) * | 1994-06-28 | 1996-04-02 | International Business Machines Corporation | Electroplated solder terminal |
| JPH09162550A (ja) * | 1995-12-08 | 1997-06-20 | Hitachi Aic Inc | 多層配線板の製造方法 |
| JPH11274720A (ja) | 1998-03-26 | 1999-10-08 | Matsushita Electric Works Ltd | 多層積層板の製造方法 |
| JPH11354684A (ja) | 1998-06-09 | 1999-12-24 | Nitto Denko Corp | 低熱膨張配線基板および多層配線基板 |
| US6248958B1 (en) * | 1998-11-30 | 2001-06-19 | International Business Machines Corporation | Resistivity control of CIC material |
| JP4029517B2 (ja) * | 1999-03-31 | 2008-01-09 | 株式会社日立製作所 | 配線基板とその製造方法及び半導体装置 |
| US6518509B1 (en) * | 1999-12-23 | 2003-02-11 | International Business Machines Corporation | Copper plated invar with acid preclean |
| JP2001189536A (ja) | 1999-12-28 | 2001-07-10 | Hitachi Ltd | 配線基板 |
| JP2002043753A (ja) * | 2000-07-28 | 2002-02-08 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
| JP4416373B2 (ja) * | 2002-03-08 | 2010-02-17 | 株式会社日立製作所 | 電子機器 |
-
2002
- 2002-05-27 JP JP2002152342A patent/JP2003347742A/ja active Pending
-
2003
- 2003-05-19 TW TW092113493A patent/TW573453B/zh not_active IP Right Cessation
- 2003-05-26 KR KR10-2003-0033315A patent/KR100522377B1/ko not_active IP Right Cessation
- 2003-05-27 US US10/445,000 patent/US7095623B2/en not_active Expired - Fee Related
- 2003-05-27 CN CNB031384196A patent/CN100437988C/zh not_active Expired - Fee Related
-
2005
- 2005-06-02 US US11/142,399 patent/US7170012B2/en not_active Expired - Fee Related
- 2005-06-02 US US11/142,398 patent/US20050225956A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102047772B (zh) * | 2008-05-29 | 2012-12-26 | 电气化学工业株式会社 | 金属基电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030091793A (ko) | 2003-12-03 |
| US20030218871A1 (en) | 2003-11-27 |
| TW200308194A (en) | 2003-12-16 |
| US20050205297A1 (en) | 2005-09-22 |
| US20050225956A1 (en) | 2005-10-13 |
| JP2003347742A (ja) | 2003-12-05 |
| CN100437988C (zh) | 2008-11-26 |
| TW573453B (en) | 2004-01-21 |
| KR100522377B1 (ko) | 2005-10-18 |
| US7095623B2 (en) | 2006-08-22 |
| US7170012B2 (en) | 2007-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170012B2 (en) | Multilayer circuit board, process of manufacturing same, board for multilayer circuitry, and electronic apparatus | |
| US8710374B2 (en) | Printed wiring board with reinforced insulation layer and manufacturing method thereof | |
| US8966750B2 (en) | Method of manufacturing a multilayered printed wiring board | |
| US9029711B2 (en) | Method for manufacturing a printed wiring board having a through-hole conductor | |
| CN1229007C (zh) | 多层印刷线路板的制造方法及其多层印刷线路板 | |
| JP2006222216A (ja) | 配線基板及びその製造方法 | |
| JP2004335704A (ja) | プリント配線基板の製造方法およびプリント配線基板 | |
| JP2003332739A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| JPH1117341A (ja) | 多層プリント配線板 | |
| JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
| KR20100010169A (ko) | 다층인쇄회로기판 및 그 제조방법 | |
| JP3829736B2 (ja) | チップサイズパッケージの製造方法 | |
| JP2000036661A (ja) | ビルドアップ多層配線板の製造方法 | |
| JP2001135750A (ja) | 半導体パッケージ用基板の製造方法 | |
| JP2000036662A (ja) | ビルドアップ多層配線板の製造方法 | |
| KR20140057101A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| JP2005191080A (ja) | 積層板とそれを用いた多層配線板およびそれらの製造方法 | |
| JP2003008222A (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| JP3663636B2 (ja) | プリント配線板とその製造方法 | |
| JP4341217B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
| JP4002913B2 (ja) | プリント配線板の凸型接続端子およびその製造方法 | |
| JP2001358431A (ja) | 配線基板の製造方法及びそれを用いた配線基板 | |
| JP2001244377A (ja) | 半導体搭載用基板並びにその製造方法 | |
| JP2007180324A (ja) | プリント基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 |