JP2003008222A - 高密度多層ビルドアップ配線板及びその製造方法 - Google Patents
高密度多層ビルドアップ配線板及びその製造方法Info
- Publication number
- JP2003008222A JP2003008222A JP2001190846A JP2001190846A JP2003008222A JP 2003008222 A JP2003008222 A JP 2003008222A JP 2001190846 A JP2001190846 A JP 2001190846A JP 2001190846 A JP2001190846 A JP 2001190846A JP 2003008222 A JP2003008222 A JP 2003008222A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring layer
- layers
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】フィルドビアにて配線層の層間接続してなるフ
ィルドビア構造の多層プリント配線板において、接続不
良を起こさない信頼性に優れた高密度多層ビルドアップ
配線板及びその製造方法を提供することを目的とする。 【解決手段】第１配線層１２ａ、第１配線層１２ｂ及び
スルーホール１３が形成されたコア基板１１を準備し、
コア基板１１の両面に樹脂溶液をスクリーン印刷等で塗
膜を形成し、絶縁層１４を形成する。第１配線層１２ａ
及び第１配線層１２ｂのランド部１２ｃに相当する位置
の絶縁層１４を紫外線レーザーにて加工し、ビア用穴１
５及びランド部１２ｃの表面に窪み１５ａを形成する。
さらに、薄膜導体層及びレジストパターン１６を形成
し、電解銅パネルめっきを行い、フィルドビア１７及び
第２配線層及びランド部１８ｃを形成し、高密度多層ビ
ルドアップ配線板を得る。
ィルドビア構造の多層プリント配線板において、接続不
良を起こさない信頼性に優れた高密度多層ビルドアップ
配線板及びその製造方法を提供することを目的とする。 【解決手段】第１配線層１２ａ、第１配線層１２ｂ及び
スルーホール１３が形成されたコア基板１１を準備し、
コア基板１１の両面に樹脂溶液をスクリーン印刷等で塗
膜を形成し、絶縁層１４を形成する。第１配線層１２ａ
及び第１配線層１２ｂのランド部１２ｃに相当する位置
の絶縁層１４を紫外線レーザーにて加工し、ビア用穴１
５及びランド部１２ｃの表面に窪み１５ａを形成する。
さらに、薄膜導体層及びレジストパターン１６を形成
し、電解銅パネルめっきを行い、フィルドビア１７及び
第２配線層及びランド部１８ｃを形成し、高密度多層ビ
ルドアップ配線板を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、スルーホールが形
成されたコア基板の両面に絶縁層を介して形成された各
配線層がフィルドビアにて電気的に接続されてなる高密
度多層ビルドアップ配線板及びその製造方法に関する。
成されたコア基板の両面に絶縁層を介して形成された各
配線層がフィルドビアにて電気的に接続されてなる高密
度多層ビルドアップ配線板及びその製造方法に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ等に代表
されるように、電子機器の小型化、薄形化が求められ、
そこに用いられるプリント配線板においても配線の高密
度化もさることながら、小型化、薄型化及び高信頼性が
要求されている。そのため、配線層間をフィルドビアに
て電気的に接続するフィルドビア構造の半導体装置用基
板の必要性が高まっている。これら半導体装置用基板
は、半導体チップやその他の部品を搭載し、ＢＧＡ（ボ
ール・グリッド・アレイ）やＰＧＡ（ピン・グリッド・
アレー）等の形態で、親基板となる半導体装置用基板上
に搭載される場合が多いだけでなく、親基板として用い
られる場合がある。
されるように、電子機器の小型化、薄形化が求められ、
そこに用いられるプリント配線板においても配線の高密
度化もさることながら、小型化、薄型化及び高信頼性が
要求されている。そのため、配線層間をフィルドビアに
て電気的に接続するフィルドビア構造の半導体装置用基
板の必要性が高まっている。これら半導体装置用基板
は、半導体チップやその他の部品を搭載し、ＢＧＡ（ボ
ール・グリッド・アレイ）やＰＧＡ（ピン・グリッド・
アレー）等の形態で、親基板となる半導体装置用基板上
に搭載される場合が多いだけでなく、親基板として用い
られる場合がある。
【０００３】小型化及び薄型化を実現するために、配線
層幅は狭く、間隔は小さく、また配線層の多層化、配線
層の層間を接続するビアホールの小径化という高密度配
線が求められ、高密度化しても接続不良や絶縁不良が発
生しない信頼性の高い半導体装置が求められている。
層幅は狭く、間隔は小さく、また配線層の多層化、配線
層の層間を接続するビアホールの小径化という高密度配
線が求められ、高密度化しても接続不良や絶縁不良が発
生しない信頼性の高い半導体装置が求められている。
【０００４】これらの要求に対応する半導体装置用基板
として、ビルドアップ法を用いた多層ビルドアップ配線
板が知られている。この方法は、絶縁性のコア基板上に
配線層、絶縁層、配線層の形成工程を繰り返すことによ
り、多層ビルドアップ配線板を作製するものである。
として、ビルドアップ法を用いた多層ビルドアップ配線
板が知られている。この方法は、絶縁性のコア基板上に
配線層、絶縁層、配線層の形成工程を繰り返すことによ
り、多層ビルドアップ配線板を作製するものである。
【０００５】フィルドビア構造の多層ビルドアップ配線
板の形成法の一例について説明する。図５（ａ）〜
（ｅ）に、コア基板上にフィルドビア及び配線層を形成
して多層ビルドアップ配線板を作製する従来技術の部分
模式構成断面図を示す。まず、コア基板５１上に第１配
線層５２を形成し、所定厚の絶縁層５３を形成する（図
５（ａ）参照）。
板の形成法の一例について説明する。図５（ａ）〜
（ｅ）に、コア基板上にフィルドビア及び配線層を形成
して多層ビルドアップ配線板を作製する従来技術の部分
模式構成断面図を示す。まず、コア基板５１上に第１配
線層５２を形成し、所定厚の絶縁層５３を形成する（図
５（ａ）参照）。
【０００６】次に、絶縁層５３の第１配線層５２のラン
ド部５２ｃに相当する位置にレーザー加工にてビア用穴
５４を形成する（図５（ｂ）参照）。ビア用穴５４をデ
スミア処理を行い、ビア用穴５４及び絶縁層５３上に無
電解銅めっきにて、薄膜導体層を形成する（特に図示せ
ず）。
ド部５２ｃに相当する位置にレーザー加工にてビア用穴
５４を形成する（図５（ｂ）参照）。ビア用穴５４をデ
スミア処理を行い、ビア用穴５４及び絶縁層５３上に無
電解銅めっきにて、薄膜導体層を形成する（特に図示せ
ず）。
【０００７】次に、電解めっきでフィルドビア及び配線
層を形成するためのレジストパターン５６を形成する
（図５（ｃ）参照）。次に、薄膜導体層をカソードにし
て電解銅パネルめっきを行い、フィルドビア６１及び第
２導体層６２を形成する（図５（ｄ）参照）。
層を形成するためのレジストパターン５６を形成する
（図５（ｃ）参照）。次に、薄膜導体層をカソードにし
て電解銅パネルめっきを行い、フィルドビア６１及び第
２導体層６２を形成する（図５（ｄ）参照）。
【０００８】次に、レジストパターン５６を剥離し、レ
ジストパターン５６下部にあった薄膜導体層をソフトエ
ッチングにて除去し、フィルドビア６１、配線層及びラ
ンド部６２ｃを形成し、フィルドビア構造の多層ビルド
アップ配線板を作製する（図４（ｅ）参照）。
ジストパターン５６下部にあった薄膜導体層をソフトエ
ッチングにて除去し、フィルドビア６１、配線層及びラ
ンド部６２ｃを形成し、フィルドビア構造の多層ビルド
アップ配線板を作製する（図４（ｅ）参照）。
【０００９】
【発明が解決しようとする課題】上記のフィルドビア構
造の多層ビルドアップ配線板は、任意の層間に多数のビ
アホールを形成できるため、高密度配線を形成する上で
は非常に有効な構成である。上記ビア用穴５４を炭酸ガ
スレーザー加工等で形成する際炭酸ガスレーザーの加工
波長は１０．６μｍで加工の主たるエネルギーは熱であ
る。また、加工速度は、１パルス、１０μｍ程度であ
り、例えば、厚み４０μｍの絶縁層５３であれば約４〜
５パルスでビア用穴５４を形成できる。このビア用穴５
４の形成過程で、加工が進み第１配線層５２のランド部
５２ｃに近づくと、加工エネルギーの熱がランド部５２
ａ及び第１配線層５２に吸収されてしまい、ビア用穴５
４底部の第１配線層５２のランド部５２ｃ上には数μｍ
の樹脂残さが残る。
造の多層ビルドアップ配線板は、任意の層間に多数のビ
アホールを形成できるため、高密度配線を形成する上で
は非常に有効な構成である。上記ビア用穴５４を炭酸ガ
スレーザー加工等で形成する際炭酸ガスレーザーの加工
波長は１０．６μｍで加工の主たるエネルギーは熱であ
る。また、加工速度は、１パルス、１０μｍ程度であ
り、例えば、厚み４０μｍの絶縁層５３であれば約４〜
５パルスでビア用穴５４を形成できる。このビア用穴５
４の形成過程で、加工が進み第１配線層５２のランド部
５２ｃに近づくと、加工エネルギーの熱がランド部５２
ａ及び第１配線層５２に吸収されてしまい、ビア用穴５
４底部の第１配線層５２のランド部５２ｃ上には数μｍ
の樹脂残さが残る。
【００１０】この樹脂残さを除去するため、必要以上の
パルスで加工したり、デスミア処理等を行っているが、
過剰パルスでの加工は、第１配線層５２のランド部５２
ｃの厚みが薄い場合絶縁性のコア基板５１との間に、部
分剥離及びクラック等を発生させ、また、最近のビアホ
ールの小径化、高密度化に伴い、ビア用穴５４のデスミ
ア処理を完全に行うのが難しくなっており、配線層間の
接続不良が発生し、高密度多層ビルドアップ配線板の信
頼性を低下させるという問題を有している。
パルスで加工したり、デスミア処理等を行っているが、
過剰パルスでの加工は、第１配線層５２のランド部５２
ｃの厚みが薄い場合絶縁性のコア基板５１との間に、部
分剥離及びクラック等を発生させ、また、最近のビアホ
ールの小径化、高密度化に伴い、ビア用穴５４のデスミ
ア処理を完全に行うのが難しくなっており、配線層間の
接続不良が発生し、高密度多層ビルドアップ配線板の信
頼性を低下させるという問題を有している。
【００１１】本発明は上記問題点に鑑み考案されたもの
で、フィルドビアにて配線層の層間接続してなるフィル
ドビア構造の多層プリント配線板において、接続不良を
起こさない信頼性に優れた高密度多層ビルドアップ配線
板及びその製造方法を提供することを目的とする。
で、フィルドビアにて配線層の層間接続してなるフィル
ドビア構造の多層プリント配線板において、接続不良を
起こさない信頼性に優れた高密度多層ビルドアップ配線
板及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に於いて上記課題
を解決するために、まず、請求項１においては、スルー
ホールが形成されたコア基板の両面に複数の配線層が絶
縁層を介して形成されており、前記配線層間がフィルド
ビアにて電気的に接続されてなる多層プリント配線板に
おいて、前記配線層のランド部に相当する位置の前記絶
縁層にビア用穴を形成する際前記配線層のランド部表面
に窪みを設けてフィルドビアを形成し、前記配線層の層
間が電気的に接続されてなる高密度多層ビルドアップ配
線板としたものである。
を解決するために、まず、請求項１においては、スルー
ホールが形成されたコア基板の両面に複数の配線層が絶
縁層を介して形成されており、前記配線層間がフィルド
ビアにて電気的に接続されてなる多層プリント配線板に
おいて、前記配線層のランド部に相当する位置の前記絶
縁層にビア用穴を形成する際前記配線層のランド部表面
に窪みを設けてフィルドビアを形成し、前記配線層の層
間が電気的に接続されてなる高密度多層ビルドアップ配
線板としたものである。
【００１３】また、請求項２においては、以下の工程を
少なくとも備えていることを特徴とする請求項１記載の
高密度多層ビルドアップ配線板の製造方法としたもので
ある。 （ａ）スルーホール及び配線層が形成されたコア基板の
両面に絶縁層を形成する工程。 （ｂ）前記配線層のランド部に相当する位置の前記絶縁
層にレーザー加工にてビア用穴及び前記配線層上に窪み
を形成する工程。 （ｃ）前記ビア用穴及び前記絶縁層を導電化処理して薄
膜導体層を形成する工程。 （ｄ）前記薄膜導体層の所定位置にめっきマスク用のレ
ジストパターンを形成する工程。 （ｅ）前記薄膜導体層をカソードにしてビア埋め用めっ
き液を使用して、電解銅パネルめっきを行い、フィルド
ビア及び導体層を形成する工程。 （ｆ）前記レジストパターンを剥離し、前記レジストパ
ターン下部の前記薄膜導体層をソフトエッチングにて除
去して第２配線層を形成し、前記コア基板の配線層と第
２配線層がフィルドビアにて電気的に接続された高密度
多層ビルドアップ配線板を作製する工程。 （ｇ）上記絶縁層、フィルドビア及び配線層の形成工程
を必要回数繰り返して所定層数の高密度多層ビルドアッ
プ配線板を作製する工程。
少なくとも備えていることを特徴とする請求項１記載の
高密度多層ビルドアップ配線板の製造方法としたもので
ある。 （ａ）スルーホール及び配線層が形成されたコア基板の
両面に絶縁層を形成する工程。 （ｂ）前記配線層のランド部に相当する位置の前記絶縁
層にレーザー加工にてビア用穴及び前記配線層上に窪み
を形成する工程。 （ｃ）前記ビア用穴及び前記絶縁層を導電化処理して薄
膜導体層を形成する工程。 （ｄ）前記薄膜導体層の所定位置にめっきマスク用のレ
ジストパターンを形成する工程。 （ｅ）前記薄膜導体層をカソードにしてビア埋め用めっ
き液を使用して、電解銅パネルめっきを行い、フィルド
ビア及び導体層を形成する工程。 （ｆ）前記レジストパターンを剥離し、前記レジストパ
ターン下部の前記薄膜導体層をソフトエッチングにて除
去して第２配線層を形成し、前記コア基板の配線層と第
２配線層がフィルドビアにて電気的に接続された高密度
多層ビルドアップ配線板を作製する工程。 （ｇ）上記絶縁層、フィルドビア及び配線層の形成工程
を必要回数繰り返して所定層数の高密度多層ビルドアッ
プ配線板を作製する工程。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につき
説明する。本発明の高密度多層ビルドアップ配線板は図
１（ａ）及び（ｂ）に示すように、スルーホールが形成
されたコア基板１１の両面に複数の配線層が絶縁層を介
して形成されており、コア基板１１の両面に第１配線層
１２ａ、第１配線層１２ｂ及びスルーホール１３が、絶
縁層１４を介してフィルドビア１７、第２配線層１８ａ
及び第２配線層１８ｂが形成されており、第１配線層１
２ａのランド部１２ｃと第２配線層１８ａのランド部１
８ｃとはフィルドビア１７にて電気的に接続されてお
り、ランド部１２ｃ表面の窪み１５ａ上にフィルドビア
１７が形成されているのが特徴である。これは、ビア用
穴をレーザー加工で作製する際ビア用穴底部の第１配線
層のランド部に所定深さの窪み形成し、電解銅パネルめ
っき等でフィルドビアを形成するもので、配線層間をフ
ィルドビアで電気的に接続する際接続不良を無くし、得
られた高密度多層ビルドアップ配線板の信頼性を向上さ
せたものである。
説明する。本発明の高密度多層ビルドアップ配線板は図
１（ａ）及び（ｂ）に示すように、スルーホールが形成
されたコア基板１１の両面に複数の配線層が絶縁層を介
して形成されており、コア基板１１の両面に第１配線層
１２ａ、第１配線層１２ｂ及びスルーホール１３が、絶
縁層１４を介してフィルドビア１７、第２配線層１８ａ
及び第２配線層１８ｂが形成されており、第１配線層１
２ａのランド部１２ｃと第２配線層１８ａのランド部１
８ｃとはフィルドビア１７にて電気的に接続されてお
り、ランド部１２ｃ表面の窪み１５ａ上にフィルドビア
１７が形成されているのが特徴である。これは、ビア用
穴をレーザー加工で作製する際ビア用穴底部の第１配線
層のランド部に所定深さの窪み形成し、電解銅パネルめ
っき等でフィルドビアを形成するもので、配線層間をフ
ィルドビアで電気的に接続する際接続不良を無くし、得
られた高密度多層ビルドアップ配線板の信頼性を向上さ
せたものである。
【００１５】本発明の高密度多層ビルドアップ配線板の
製造方法について説明する。図２（ａ）〜（ｆ）に、本
発明の高密度多層ビルドアップ配線板の製造方法の一実
施例を示す模式部分構成断面図を示す。図３（ａ）〜
（ｆ）に、図２（ａ）〜（ｆ）のＡ領域の模式部分拡大
構成断面図を示す。まず、第１配線層１２ａ、第１配線
層１２ｂ及びスルーホール１３が形成されたコア基板１
１を準備する（図２（ａ）及び図３（ａ）参照）。コア
基板１１としては、両面配線板に内層板を積層して作製
したプリント配線板及び絶縁基材にビルアップ方式で作
製したプリント配線板等が用いられる。
製造方法について説明する。図２（ａ）〜（ｆ）に、本
発明の高密度多層ビルドアップ配線板の製造方法の一実
施例を示す模式部分構成断面図を示す。図３（ａ）〜
（ｆ）に、図２（ａ）〜（ｆ）のＡ領域の模式部分拡大
構成断面図を示す。まず、第１配線層１２ａ、第１配線
層１２ｂ及びスルーホール１３が形成されたコア基板１
１を準備する（図２（ａ）及び図３（ａ）参照）。コア
基板１１としては、両面配線板に内層板を積層して作製
したプリント配線板及び絶縁基材にビルアップ方式で作
製したプリント配線板等が用いられる。
【００１６】次に、第１配線層１２ａ、第１配線層１２
ｂ及びスルーホール１３が形成されたコア基板１１の両
面に樹脂溶液をスクリーン印刷等で塗膜を形成するか、
あるいは樹脂フィルムを積層し、絶縁層１４を形成する
（図２（ｂ）及び図３（ｂ）参照）。
ｂ及びスルーホール１３が形成されたコア基板１１の両
面に樹脂溶液をスクリーン印刷等で塗膜を形成するか、
あるいは樹脂フィルムを積層し、絶縁層１４を形成する
（図２（ｂ）及び図３（ｂ）参照）。
【００１７】次に、第１配線層１２ａ及び第１配線層１
２ｂのランド部１２ｃに相当する位置の絶縁層１４を紫
外線レーザーにて加工し、ビア用穴１５及びランド部１
２ｃの表面に窪み１５ａを形成する（図２（ｃ）及び図
３（ｃ）参照）。さらに、ビア用穴１５内の樹脂残さを
除去するためのデスミア処理を行ない、絶縁層１４上及
びビア用穴１５内に無電解銅めっき等にて薄膜導体層を
形成する（特に図示せず）。
２ｂのランド部１２ｃに相当する位置の絶縁層１４を紫
外線レーザーにて加工し、ビア用穴１５及びランド部１
２ｃの表面に窪み１５ａを形成する（図２（ｃ）及び図
３（ｃ）参照）。さらに、ビア用穴１５内の樹脂残さを
除去するためのデスミア処理を行ない、絶縁層１４上及
びビア用穴１５内に無電解銅めっき等にて薄膜導体層を
形成する（特に図示せず）。
【００１８】次に、フィルドビア及び配線層を電解めっ
きで形成するためのレジストパターン１６を形成する
（図２（ｄ）及び図３（ｄ）参照）。ここでは、フィル
ドビア及び配線層をセミアディティブ方式で形成する事
例について説明したが、サブトラクティブ方式で形成し
てもよい。
きで形成するためのレジストパターン１６を形成する
（図２（ｄ）及び図３（ｄ）参照）。ここでは、フィル
ドビア及び配線層をセミアディティブ方式で形成する事
例について説明したが、サブトラクティブ方式で形成し
てもよい。
【００１９】次に、薄膜導体層をカソードにしてビア埋
め用銅めっき液を用いて、電解銅パネルめっきを行い、
ビア用穴１５にフィルドビア１７を、絶縁層１４上に導
体層１８を形成する（図２（ｅ）及び図３（ｅ）参
照）。ここで、フィルドビア１７はランド部１２ｃの窪
み１５ａに直に導体が形成されるので、フィルドビア１
７と第１配線層１２ａのランド部１２ｃとは電気的接続
が確実に行われる。
め用銅めっき液を用いて、電解銅パネルめっきを行い、
ビア用穴１５にフィルドビア１７を、絶縁層１４上に導
体層１８を形成する（図２（ｅ）及び図３（ｅ）参
照）。ここで、フィルドビア１７はランド部１２ｃの窪
み１５ａに直に導体が形成されるので、フィルドビア１
７と第１配線層１２ａのランド部１２ｃとは電気的接続
が確実に行われる。
【００２０】次に、レジストパターン１６を専用の剥離
液で除去し、レジストパターン１６下部にあった薄膜導
体層をソフトエッチングで除去し、第２配線層１８ａ、
第２配線層１８ｂ及びランド部１８ｃを形成し、ランド
部１２ｃと第２配線層１８ａ及び第２配線層１８ｂとが
フィルドビア１７にて電気的接続された高密度多層ビル
ドアップ配線板１００を得ることができる（図２（ｆ）
及び図３（ｆ）参照）。さらに、絶縁層、フィルドビア
及び配線層形成の工程を必要回数繰り返すことにより、
所望層数の高密度多層ビルドアップ配線板を得ることが
できる。
液で除去し、レジストパターン１６下部にあった薄膜導
体層をソフトエッチングで除去し、第２配線層１８ａ、
第２配線層１８ｂ及びランド部１８ｃを形成し、ランド
部１２ｃと第２配線層１８ａ及び第２配線層１８ｂとが
フィルドビア１７にて電気的接続された高密度多層ビル
ドアップ配線板１００を得ることができる（図２（ｆ）
及び図３（ｆ）参照）。さらに、絶縁層、フィルドビア
及び配線層形成の工程を必要回数繰り返すことにより、
所望層数の高密度多層ビルドアップ配線板を得ることが
できる。
【００２１】
【実施例】以下実施例により本発明を詳細に説明する。
＜実施例１＞まず、両面に導体層厚Ｔｃが１５μｍの第
１配線層１２ａ及び第１配線層１２ｂとスルーホール１
３が形成されたコア基板１１を作製した（図２（ａ）及
び図３（ａ）及び図４参照）。
１配線層１２ａ及び第１配線層１２ｂとスルーホール１
３が形成されたコア基板１１を作製した（図２（ａ）及
び図３（ａ）及び図４参照）。
【００２２】次に、第１配線層１２ａ及び第１配線層１
２ｂが形成されたコア基板１１の両面にエポキシ系樹脂
をスクリーン印刷して、乾燥し、４５μｍ厚（Ｔｄ＋Ｔ
ｃ）の絶縁層１４を形成した（図２（ｂ）及び図３
（ｂ）及び図４参照）。
２ｂが形成されたコア基板１１の両面にエポキシ系樹脂
をスクリーン印刷して、乾燥し、４５μｍ厚（Ｔｄ＋Ｔ
ｃ）の絶縁層１４を形成した（図２（ｂ）及び図３
（ｂ）及び図４参照）。
【００２３】次に、第１配線層１２ａ及び第１配線層１
２ｂのランド部１２ｃに相当する位置の絶縁層１４を、
まず、周波数５ＫＨｚの紫外線レーザーを３０パルス照
射してビア用穴１５の上部径Ｈａが５０μｍ、ビア用穴
１５の底部径Ｈｂが３０μｍ、深さＴｄが３０μｍのビ
ア用穴１５を形成し、さらに、周波数４ｋＨｚの紫外線
レーザーを１パルス照射して、ランド部幅Ｌｗが１２５
μｍのランド部１２ｃの表面を１．５μｍの深さＴLだ
け加工して窪み１５ａを形成した（図２（ｃ）及び図３
（ｃ）及び図４参照）。次に、過マンガン酸カリウム
（５８ｇ／Ｌ）溶液にてビア用穴１５の壁面に残留した
樹脂残さを除去するためのデスミア処理を行ない、絶縁
層１４上及びビア用穴１５内に無電解銅めっき等にて薄
膜導体層を形成した（特に図示せず）。
２ｂのランド部１２ｃに相当する位置の絶縁層１４を、
まず、周波数５ＫＨｚの紫外線レーザーを３０パルス照
射してビア用穴１５の上部径Ｈａが５０μｍ、ビア用穴
１５の底部径Ｈｂが３０μｍ、深さＴｄが３０μｍのビ
ア用穴１５を形成し、さらに、周波数４ｋＨｚの紫外線
レーザーを１パルス照射して、ランド部幅Ｌｗが１２５
μｍのランド部１２ｃの表面を１．５μｍの深さＴLだ
け加工して窪み１５ａを形成した（図２（ｃ）及び図３
（ｃ）及び図４参照）。次に、過マンガン酸カリウム
（５８ｇ／Ｌ）溶液にてビア用穴１５の壁面に残留した
樹脂残さを除去するためのデスミア処理を行ない、絶縁
層１４上及びビア用穴１５内に無電解銅めっき等にて薄
膜導体層を形成した（特に図示せず）。
【００２４】次に、フィルドビア及び配線層を電解めっ
きで形成するためのレジストパターン１６を形成した
（図２（ｄ）及び図３（ｄ）参照）。
きで形成するためのレジストパターン１６を形成した
（図２（ｄ）及び図３（ｄ）参照）。
【００２５】次に、薄膜導体層１５をカソードにしてビ
ア埋め用銅めっき液を用いて、電解銅パネルめっきを行
い、ビア用穴１５にフィルドビア１７を、絶縁層１４上
に１５μｍ厚の第２導体層１８を形成した（図２（ｅ）
及び図３（ｅ）参照）。
ア埋め用銅めっき液を用いて、電解銅パネルめっきを行
い、ビア用穴１５にフィルドビア１７を、絶縁層１４上
に１５μｍ厚の第２導体層１８を形成した（図２（ｅ）
及び図３（ｅ）参照）。
【００２６】次に、レジストパターン１６を専用の剥離
液で除去し、線幅４０μｍ、導体層厚１５μｍの第２配
線層１８ａ、第２配線層１８ｂ及びランド部１８ｃを形
成し、第１配線層１２ａのランド部１２ｃと第２配線層
１８ａとがフィルドビア１７にて電気的接続された高密
度多層ビルドアップ配線板１００を得た（図２（ｆ）及
び図３（ｆ）参照）。
液で除去し、線幅４０μｍ、導体層厚１５μｍの第２配
線層１８ａ、第２配線層１８ｂ及びランド部１８ｃを形
成し、第１配線層１２ａのランド部１２ｃと第２配線層
１８ａとがフィルドビア１７にて電気的接続された高密
度多層ビルドアップ配線板１００を得た（図２（ｆ）及
び図３（ｆ）参照）。
【００２７】＜実施例２＞まず、両面に導体層厚Ｔｃが
１０μｍの第１配線層１２ａ及び第１配線層１２ｂとス
ルーホール１３が形成されたコア基板１１を作製した
（図２（ａ）及び図３（ａ）及び図４参照）。
１０μｍの第１配線層１２ａ及び第１配線層１２ｂとス
ルーホール１３が形成されたコア基板１１を作製した
（図２（ａ）及び図３（ａ）及び図４参照）。
【００２８】次に、第１配線層１２ａ及び第１配線層１
２ｂが形成されたコア基板１１の両面にエポキシ系樹脂
をスクリーン印刷して、乾燥し、４０μｍ厚（Ｔｄ＋Ｔ
ｃ）の絶縁層１４を形成した（図２（ｂ）及び図３
（ｂ）及び図４参照）。
２ｂが形成されたコア基板１１の両面にエポキシ系樹脂
をスクリーン印刷して、乾燥し、４０μｍ厚（Ｔｄ＋Ｔ
ｃ）の絶縁層１４を形成した（図２（ｂ）及び図３
（ｂ）及び図４参照）。
【００２９】次に、第１配線層１２ａ及び第１配線層１
２ｂのランド部１２ｃに相当する位置の絶縁層１４を、
まず、周波数５ＫＨｚの紫外線レーザーを３０パルス照
射してビア用穴１５の上部径Ｈａが５０μｍ、ビア用穴
１５の底部径Ｈｂが３０μｍ、深さＴｄが３０μｍのビ
ア用穴１５を形成し、さらに、周波数４ｋＨｚの紫外線
レーザーを１パルス照射して、ランド部幅Ｌｗが１２５
μｍのランド部１２ｃの表面を１．０μｍの深さＴLだ
け加工して窪み１５ａを形成した（図２（ｃ）及び図３
（ｃ）及び図４参照）。次に、過マンガン酸カリウム
（５８ｇ／Ｌ）溶液にてビア用穴１５の壁面に残留した
樹脂残さを除去するためのデスミア処理を行ない、絶縁
層１４上及びビア用穴１５内に無電解銅めっき等にて薄
膜導体層を形成した（特に図示せず）。
２ｂのランド部１２ｃに相当する位置の絶縁層１４を、
まず、周波数５ＫＨｚの紫外線レーザーを３０パルス照
射してビア用穴１５の上部径Ｈａが５０μｍ、ビア用穴
１５の底部径Ｈｂが３０μｍ、深さＴｄが３０μｍのビ
ア用穴１５を形成し、さらに、周波数４ｋＨｚの紫外線
レーザーを１パルス照射して、ランド部幅Ｌｗが１２５
μｍのランド部１２ｃの表面を１．０μｍの深さＴLだ
け加工して窪み１５ａを形成した（図２（ｃ）及び図３
（ｃ）及び図４参照）。次に、過マンガン酸カリウム
（５８ｇ／Ｌ）溶液にてビア用穴１５の壁面に残留した
樹脂残さを除去するためのデスミア処理を行ない、絶縁
層１４上及びビア用穴１５内に無電解銅めっき等にて薄
膜導体層を形成した（特に図示せず）。
【００３０】次に、フィルドビア及び配線層を電解めっ
きで形成するためのレジストパターン１６を形成した
（図２（ｄ）及び図３（ｄ）参照）。
きで形成するためのレジストパターン１６を形成した
（図２（ｄ）及び図３（ｄ）参照）。
【００３１】次に、薄膜導体層１５をカソードにしてビ
ア埋め用銅めっき液を用いて、電解銅パネルめっきを行
い、ビア用穴１５にフィルドビア１７を、絶縁層１４上
に１５μｍ厚の第２導体層１８を形成した（図２（ｅ）
及び図３（ｅ）参照）。
ア埋め用銅めっき液を用いて、電解銅パネルめっきを行
い、ビア用穴１５にフィルドビア１７を、絶縁層１４上
に１５μｍ厚の第２導体層１８を形成した（図２（ｅ）
及び図３（ｅ）参照）。
【００３２】次に、レジストパターン１６を専用の剥離
液で除去し、線幅４０μｍ、導体層厚１５μｍの第２配
線層１８ａ及び第２配線層１８ｂを形成し、第１配線層
１２ａのランド部１２ｃと第２配線層１８ａとがフィル
ドビア１７にて電気的接続された高密度多層ビルドアッ
プ配線板１００を得た（図２（ｆ）及び図３（ｆ）参
照）。
液で除去し、線幅４０μｍ、導体層厚１５μｍの第２配
線層１８ａ及び第２配線層１８ｂを形成し、第１配線層
１２ａのランド部１２ｃと第２配線層１８ａとがフィル
ドビア１７にて電気的接続された高密度多層ビルドアッ
プ配線板１００を得た（図２（ｆ）及び図３（ｆ）参
照）。
【００３３】＜比較例＞まず、両面に導体層厚Ｔｃが１
５μｍの第１配線層及びスルーホールが形成されたコア
基板を作製した。
５μｍの第１配線層及びスルーホールが形成されたコア
基板を作製した。
【００３４】次に、第１配線層が形成されたコア基板の
両面にエポキシ系樹脂をスクリーン印刷して、乾燥し、
４５μｍ厚の絶縁層を形成した。
両面にエポキシ系樹脂をスクリーン印刷して、乾燥し、
４５μｍ厚の絶縁層を形成した。
【００３５】次に、第１配線層のランド部に相当する位
置の絶縁層を、炭酸ガスレーザーを用いて、ビア用穴の
上部径が５０μｍ、ビア用穴の底部径が３０μｍ、深さ
が３０μｍのビア用穴を形成した。次に、過マンガン酸
カリウム（５８ｇ／Ｌ）溶液にてビア用穴底部及び壁面
に残留した樹脂残さを除去するためのデスミア処理を行
ない、絶縁層上及びビア用穴内に無電解銅めっき等にて
薄膜導体層を形成した。
置の絶縁層を、炭酸ガスレーザーを用いて、ビア用穴の
上部径が５０μｍ、ビア用穴の底部径が３０μｍ、深さ
が３０μｍのビア用穴を形成した。次に、過マンガン酸
カリウム（５８ｇ／Ｌ）溶液にてビア用穴底部及び壁面
に残留した樹脂残さを除去するためのデスミア処理を行
ない、絶縁層上及びビア用穴内に無電解銅めっき等にて
薄膜導体層を形成した。
【００３６】次に、フィルドビア及び配線層を電解めっ
きで形成するためのレジストパターンを形成した。
きで形成するためのレジストパターンを形成した。
【００３７】次に、薄膜導体層をカソードにしてビア埋
め用銅めっき液を用いて、電解銅パネルめっきを行い、
ビア用穴にフィルドビアを、絶縁層上に１５μｍ厚の第
２導体層を形成した。
め用銅めっき液を用いて、電解銅パネルめっきを行い、
ビア用穴にフィルドビアを、絶縁層上に１５μｍ厚の第
２導体層を形成した。
【００３８】次に、レジストパターンを専用の剥離液で
除去し、線幅４０μｍ、導体層厚１５μｍの第２配線層
を形成し、第１配線層のランド部と第２配線層とがフィ
ルドビアにて電気的接続された比較例の高密度多層ビル
ドアップ配線板を得た。
除去し、線幅４０μｍ、導体層厚１５μｍの第２配線層
を形成し、第１配線層のランド部と第２配線層とがフィ
ルドビアにて電気的接続された比較例の高密度多層ビル
ドアップ配線板を得た。
【００３９】上記実施例及び比較例のビア用穴形成工程
でのレーザー加工及びデスミア処理後のビア用穴底部の
樹脂残さについて調べた結果及び上記実施例及び比較例
で得られた多層ビルドアップ配線板について、熱衝撃試
験（１０００サイクル）を行った結果を表１に示す。
でのレーザー加工及びデスミア処理後のビア用穴底部の
樹脂残さについて調べた結果及び上記実施例及び比較例
で得られた多層ビルドアップ配線板について、熱衝撃試
験（１０００サイクル）を行った結果を表１に示す。
【００４０】
【表１】
【００４１】表１の結果からも分かるように、本発明の
多層ビルドアップ配線板はビア用穴形成工程でもビア用
穴の底部に樹脂残さは確認されず、熱衝撃試験（１００
０サイクル）後の接続不良も発生しなかった。
多層ビルドアップ配線板はビア用穴形成工程でもビア用
穴の底部に樹脂残さは確認されず、熱衝撃試験（１００
０サイクル）後の接続不良も発生しなかった。
【００４２】
【発明の効果】本発明の高密度多層ビルドアップ配線板
はビア用穴形成工程でビア用穴底部のランド部表面に窪
みを形成してフィルドビアを形成するため、フィルドビ
アとランド部の電気的接続が確実に行われ、信頼性に優
れた高密度多層ビルドアップ配線板を得ることができ
る。従って、本発明は、高密度多層ビルドアップ配線板
分野においては、優れた実用上の効果を発揮する。
はビア用穴形成工程でビア用穴底部のランド部表面に窪
みを形成してフィルドビアを形成するため、フィルドビ
アとランド部の電気的接続が確実に行われ、信頼性に優
れた高密度多層ビルドアップ配線板を得ることができ
る。従って、本発明は、高密度多層ビルドアップ配線板
分野においては、優れた実用上の効果を発揮する。
【図１】（ａ）は、本発明の高密度多層ビルドアップ配
線板の一実施例を示す模式部分構成断面図である。
（ｂ）は、Ａ領域の模式部分拡大構成断面図である。
線板の一実施例を示す模式部分構成断面図である。
（ｂ）は、Ａ領域の模式部分拡大構成断面図である。
【図２】（ａ）〜（ｆ）は、本発明の高密度多層ビルド
アップ配線板の製造方法の一実施例を示す模式部分構成
断面図である。
アップ配線板の製造方法の一実施例を示す模式部分構成
断面図である。
【図３】（ａ）〜（ｆ）は、図２（ａ）〜（ｆ）のＡ領
域の模式部分拡大構成断面図である。
域の模式部分拡大構成断面図である。
【図４】本発明の高密度多層ビルドアップ配線板の製造
工程であるビア用穴形成工程でのビア用穴の構成を示す
説明図である。
工程であるビア用穴形成工程でのビア用穴の構成を示す
説明図である。
【図５】（ａ）〜（ｅ）は、従来の多層ビルドアップ配
線板の製造工程の一例を示す模式部分構成断面図であ
る。
線板の製造工程の一例を示す模式部分構成断面図であ
る。
１１、５１……コア基板
１２ａ、１２ｂ、５２……第１配線層
１２ｃ、１８ｃ、５２ｃ……ランド部
１３……スルーホール
１４、５３……絶縁層
１５、５４……ビア用穴
１５ａ……窪み
１６、５６……レジストパターン
１７、６１……フィルドビア
１８、６２……第２導体層
１８ａ、１８ｂ……第２配線層
１００……高密度多層ビルドアップ配線板
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/00 Ｈ０１Ｌ 23/12 Ｎ
(72)発明者 石井 俊明
東京都台東区台東１丁目５番１号 凸版印
刷株式会社内
Ｆターム(参考） 5E346 AA06 AA12 AA15 AA22 AA32
AA43 AA51 BB16 CC09 CC32
CC54 CC57 DD03 DD22 DD23
DD24 DD32 DD33 EE06 EE18
EE33 EE38 FF01 FF03 FF07
FF14 GG15 GG17 GG22 HH11
HH26 HH31
Claims (2)
- 【請求項１】スルーホールが形成されたコア基板の両面
に複数の配線層が絶縁層を介して形成されており、前記
配線層間がフィルドビアにて電気的に接続されてなる多
層プリント配線板において、前記配線層のランド部に相
当する位置の前記絶縁層にビア用穴を形成する際前記配
線層のランド部表面に窪みを設けてフィルドビアを形成
し、前記配線層の層間が電気的に接続されてなる高密度
多層ビルドアップ配線板。 - 【請求項２】以下の工程を少なくとも備えていることを
特徴とする請求項１記載の高密度多層ビルドアップ配線
板の製造方法。 （ａ）スルーホール及び配線層が形成されたコア基板の
両面に絶縁層を形成する工程。 （ｂ）前記配線層のランド部に相当する位置の前記絶縁
層にレーザー加工にてビア用穴及び前記配線層上に窪み
を形成する工程。 （ｃ）前記ビア用穴及び前記絶縁層を導電化処理して薄
膜導体層を形成する工程。 （ｄ）前記薄膜導体層の所定位置にめっきマスク用のレ
ジストパターンを形成する工程。 （ｅ）前記薄膜導体層をカソードにしてビア埋め用めっ
き液を使用して、電解銅パネルめっきを行い、フィルド
ビア及び導体層を形成する工程。 （ｆ）前記レジストパターンを剥離し、前記レジストパ
ターン下部の前記薄膜導体層をソフトエッチングにて除
去して第２配線層を形成し、前記コア基板の配線層と第
２配線層がフィルドビアにて電気的に接続された高密度
多層ビルドアップ配線板を作製する工程。 （ｇ）上記絶縁層、フィルドビア及び配線層の形成工程
を必要回数繰り返して所定層数の高密度多層ビルドアッ
プ配線板を作製する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190846A JP4802402B2 (ja) | 2001-06-25 | 2001-06-25 | 高密度多層ビルドアップ配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190846A JP4802402B2 (ja) | 2001-06-25 | 2001-06-25 | 高密度多層ビルドアップ配線板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008222A true JP2003008222A (ja) | 2003-01-10 |
| JP4802402B2 JP4802402B2 (ja) | 2011-10-26 |
Family
ID=19029556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190846A Expired - Fee Related JP4802402B2 (ja) | 2001-06-25 | 2001-06-25 | 高密度多層ビルドアップ配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4802402B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011152312A1 (ja) * | 2010-06-04 | 2011-12-08 | イビデン株式会社 | 配線板の製造方法 |
| JP2012033973A (ja) * | 2005-06-17 | 2012-02-16 | Nec Corp | 配線基板及び半導体パッケージ |
| US9402309B2 (en) | 2014-06-30 | 2016-07-26 | Kyocera Corporation | Printed wiring board and method of producing the same |
| US11160174B2 (en) | 2016-06-09 | 2021-10-26 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254172A (en) * | 1975-10-28 | 1977-05-02 | Siemens Ag | Method of producing microminiature multiilayer wiring |
| JPH11214846A (ja) * | 1998-01-28 | 1999-08-06 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2000244127A (ja) * | 1998-12-24 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板および配線基板の製造方法 |
| JP2000343261A (ja) * | 1999-03-30 | 2000-12-12 | Sumitomo Heavy Ind Ltd | レーザ穴あけ加工方法及び加工装置 |
-
2001
- 2001-06-25 JP JP2001190846A patent/JP4802402B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254172A (en) * | 1975-10-28 | 1977-05-02 | Siemens Ag | Method of producing microminiature multiilayer wiring |
| JPH11214846A (ja) * | 1998-01-28 | 1999-08-06 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2000244127A (ja) * | 1998-12-24 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板および配線基板の製造方法 |
| JP2000343261A (ja) * | 1999-03-30 | 2000-12-12 | Sumitomo Heavy Ind Ltd | レーザ穴あけ加工方法及び加工装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033973A (ja) * | 2005-06-17 | 2012-02-16 | Nec Corp | 配線基板及び半導体パッケージ |
| WO2011152312A1 (ja) * | 2010-06-04 | 2011-12-08 | イビデン株式会社 | 配線板の製造方法 |
| JPWO2011152312A1 (ja) * | 2010-06-04 | 2013-08-01 | イビデン株式会社 | 配線板の製造方法 |
| US9402309B2 (en) | 2014-06-30 | 2016-07-26 | Kyocera Corporation | Printed wiring board and method of producing the same |
| TWI650049B (zh) * | 2014-06-30 | 2019-02-01 | 日商京瓷股份有限公司 | 印刷配線板及其製造方法 |
| US11160174B2 (en) | 2016-06-09 | 2021-10-26 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer substrate |
| US11856712B2 (en) | 2016-06-09 | 2023-12-26 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4802402B2 (ja) | 2011-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0575269A (ja) | 多層印刷配線板の製造方法 | |
| JP2007184568A (ja) | 回路基板の製造方法 | |
| JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2008078343A (ja) | プリント配線板及びその製造方法 | |
| JP2013106034A (ja) | プリント回路基板の製造方法 | |
| KR20070079794A (ko) | 인쇄회로기판의 제조방법 | |
| JP2000077809A (ja) | メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法 | |
| JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
| JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JP2004342871A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2000216521A (ja) | 配線基板の製造方法及びそれを用いた配線基板 | |
| KR100632579B1 (ko) | 인쇄회로기판의 비아홀 형성방법 | |
| GB2362037A (en) | Printed circuit board manufacture | |
| JP2003229662A (ja) | 配線基板の製造方法 | |
| JP7430494B2 (ja) | 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法 | |
| JPH1168316A (ja) | プリント配線板の製造方法 | |
| KR100745520B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP3235490B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
| JP2003008208A (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| JP2003174262A (ja) | 多層配線板の製造方法 | |
| JP2002094238A (ja) | 多層配線基板及びその製造方法 | |
| JP2002353584A (ja) | 両面実装電子装置、その製造方法、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |