JP2004342871A - 多層プリント配線板及びその製造方法 - Google Patents
多層プリント配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2004342871A JP2004342871A JP2003138320A JP2003138320A JP2004342871A JP 2004342871 A JP2004342871 A JP 2004342871A JP 2003138320 A JP2003138320 A JP 2003138320A JP 2003138320 A JP2003138320 A JP 2003138320A JP 2004342871 A JP2004342871 A JP 2004342871A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper foil
- hole
- printed wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】絶縁基材11の両面にグラウンド層21a、配線層21b及び配線層21cが、さらに、絶縁層12を介してフィルドビア52、信号線61a、配線層61b、配線層61c及びIVH53が形成されて、コア基板40を構成しており、コア基板40の両面に絶縁層12と比誘電率が異なる絶縁層13を介してフィルドビア55、グラウンド層61a、外層ランド62b、スルーホール56及びソルダーレジスト81が形成されており、グラウンド層21aとグラウンド層62aはスタックドビア構造のフィルドビア52及び55で電気的に接続されており、信号線61aは、グラウンドレベルの導体で取り囲まれた角型同軸構造のストリップライン構造となっている。
【選択図】図1
Description
【発明の属する技術分野】
本発明は、絶縁基材の両面に絶縁層を介して複数の配線層が形成された多層プリント配線板及びその製造方法関する。
【0002】
【従来の技術】
近年、半導体実装技術の発展により半導体装置を実装するプリント配線板においては、高密度、高精度の配線層を有する薄型の多層プリント配線板が要求されている。そのような、要求を満たすために、コア基板上に絶縁層と配線層を交互に形成して多層配線板を形成するビルドアップ多層プリント配線板が実用化されている。
【0003】
また、電子機器の性能向上指向は年々高まり、高密度化、高速化しており、そこに用いられる実装基板にもその対応が求められている。このように信号が高速化すると、材料、パターン設計、層構成など種々な面で変化が出てくると思われるが、その一つに、特性インピーダンスがあり、実装基板の主要構成部材であるプリント配線板でその整合が求められている。
【0004】
電子部品、デバイスの入力または出力インピーダンスが多層プリント配線板上の配線回路パターンのインピーダンスと整合していないと境界部で信号の反射が生じ、雑音となって伝送信号の品質を低下させる。最近の電子機器では、高速処理が当たり前となってきているので、特性インピーダンスの整合は重要となっている。
【0005】
プリント配線板においては、特性インピーダンスを整合するためには、各種の伝送回路のうち、プリント配線板の内層では、図6(b)に示すような、ストリップライン(stripline)、表面では、図6(a)に示すようなマイクロストリップ(microstrip)の構造をとることで対応している。
また、上記の基本形の他に、図7(a)〜(d)に示すような、共平面型(coplaner type)や同軸型(coaxiaal type)で構成することもあり(例えば、非特許文献1参照)、パッケージ配線に多く用いられている。
【0006】
図7(a)は、プリント配線板の同一平面に信号線221とグラウンド層222が配置された共平面導体の一例である。
図7(b)は、グラウンド層223が形成されたコア基板上にビルドアッププロセスにて、絶縁層212、信号線221、グラウンド層224、絶縁層213、グラウンド層225がそれぞれ形成されており、信号線221の周囲をグラウンド層223、グラウンド層224及びグラウンド層225で取り囲むようにした共平面型同軸構造の一例である。
図7(c)は、グラウンド層223が形成されたコア基板上にビルドアッププロセスにて、絶縁層212、信号線221、絶縁層213、スキップビア構造のビア231及びグラウンド層226がそれぞれ形成されており、グラウンド層223及びグラウンド層226がコンフォーマルビア231にて電気的に接続され、信号線221がグラウンドレベルの導体で取り囲まれた角型同軸構造の一例である。
図7(d)は、グラウンド層223が形成されたコア基板上にビルドアッププロセスにて、絶縁層212、信号線221、絶縁層213、スタックドビア構造のフィルドビア232及びビア233、グラウンド層226がそれぞれ形成されており、グラウンド層223及びグラウンド層226がスタックドビア構造のフィルドビア232及びビア233にて電気的に接続され、信号線221がグラウンドレベルの導体で取り囲まれた角型同軸構造の一例である。
【0007】
上記したように、特性インピーダンスの整合性については、上記の構造で対応できるが、最近の電子機器の高密度化、薄型化に対応するには、そこに使用されるプリント配線板に対しても、電子デバイスの特性に応じて微妙な調整を施す必要がある。
例えば、絶縁層の厚さを変えなくてはならない場合、絶縁層の比誘電率を変えて、特性インピーダンスを整合させることなどである。
【0008】
【非特許文献1】
高木清著「ビルドアップ多層プリント配線板技術」日刊工業新聞社出版、2001年6月15日、P.42−46
【0009】
【発明が解決しようとする課題】
本発明は、電子機器の高密度化、信号処理の高速化に対応できる多層プリント配線板及びその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、まず請求項1においては、絶縁基材上に絶縁層を介して信号線、配線層及びグラウンド層が複数層形成されており、配線層及びグラウンド層は絶縁層を介してビア接続され、階層間のビアホールはスタックドビア構造となっているビルドアップ多層プリント配線板において、前記信号線がスタックドビアとグラウンド層とで取り囲まれたストリップライン構造で、前記信号線の両側(上下)の層間絶縁層は、比誘電率を異にしており、ガラスクロスに樹脂を含浸させたプリプレグを加熱加圧することにより形成されていることを特徴とする多層プリント配線板としたものである。
【0011】
また、請求項2においては、前記スタックドビアのビアホール内が銅めっきで埋め込まれたフィルドビア構造になっていることを特徴とする請求項1記載の多層プリント配線板としたものである。
【0012】
また、請求項3においては、請求項1または2に記載の多層プリント配線板の内層の任意の層がベリードビアで接続されていることを特徴とする多層プリント配線板としたものである。
【0013】
さらにまた、請求項4においては、以下の工程を少なくとも備えることを特徴とする請求項1乃至3いずれか一項に記載の多層プリント配線板の製造方法としたものである。
(a)絶縁基材11の両面に銅箔21が積層された両面銅張積層板10の銅箔21をパターニング処理して、グラウンド層21a、配線層21b及び21cを形成し、内層基板20を作製する工程。
(b)内層基板20の配線層を粗化し、両面にガラスクロスに樹脂を含浸させたプリプレグと銅箔を積層し、加熱加圧して、内層基板20の両面に絶縁層12及び銅箔22が形成された積層回路板30を作製する工程。
(c)積層回路板30の一方の面の銅箔22をパターニング処理して、開口部31を形成する工程。
(d)開口部31よりレーザービームを照射し、絶縁層12にビア用孔41を形成する工程。
(e)積層回路板30の所定位置にドリル加工により孔明けし、貫通孔42を形成し、デスミア処理、無電解銅めっき、電解銅めっきを行って、銅箔22上に導体層51を、ビア用孔41内にフィルドビア52を、貫通孔42にIVH(インタースティシャルビアホール)53を形成する工程。
(f)IVH(インタースティシャルビアホール)53内に埋込樹脂層71を形成する工程。
(g)銅箔22及び導体層51をパターニング処理して、信号線61a、配線層61b及び61cを形成して、コア基板40を作製する工程。
(h)コア基板40の両面に、ガラスクロスに樹脂を含浸させたプリプレグと銅箔を積層し、加熱加圧して、絶縁層12と異なる比誘電率を有する絶縁層13及び銅箔23を形成し、積層回路板50を作製する工程。
(i)積層回路板50の一方の面の銅箔23をパターニング処理して、銅箔23の所定位置に開口部32を形成する工程。
(j)開口部32よりレーザービームを照射し、絶縁層13にビア用孔43を形成する工程。
(k)積層回路板50の所定位置にドリル加工により孔明けし、貫通孔43を形成し、デスミア処理、無電解銅めっき、電解銅めっきを行って、銅箔23上に導体層54を、ビア用孔43内にフィルドビア55を、貫通孔44にスルーホール56を形成する工程。
(l)銅箔23及び導体層54をパターニング処理して、グラウンド層62a及び外層ランド62bを形成し、ソルダーレジスト81を形成する工程。
【0014】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明に係る多層プリント配線板の一実施例を図1に示す。
本発明の多層プリント配線板100は、図1に示すように、絶縁基材11の両面にグラウンド層21a、配線層21b及び配線層21cが、さらに、絶縁層12を介してフィルドビア52、信号線61a、配線層61b、配線層61c及びIVH53が形成されて、コア基板40を構成しており、コア基板40の両面に絶縁層12と比誘電率が異なる絶縁層13を介してフィルドビア55、グラウンド層62a、外層ランド62b、スルーホール56及びソルダーレジスト81が形成されたものである。
【0015】
ここで、グラウンド層21aとグラウンド層62aはスタックドビア構造のフィルドビア52及び55で電気的に接続されており、信号線61aは、グラウンドレベルの導体で取り囲まれた角型同軸構造のストリップライン構造となっている。さらに、絶縁層12と絶縁層13は比誘電率を異にして、絶縁層の膜厚を調整して、信号線61aと絶縁層12及び信号線61aと絶縁層13の特性インピーダンスを整合させ、高速信号、高周波領域対応の多層プリント配線板を構築している。
【0016】
図2(a)及び(b)は、絶縁層の比誘電率が異なった場合の信号線とグラウンド、電源層間でのインピーダンス特性の整合性を示す説明図である。
例えば、図2(a)に示すように、信号線の両側に絶縁層1及び絶縁層2を介してグラウンド、電源層が配置されたストリップライン構造の配線回路において、絶縁層1及び絶縁層2は比誘電率4.0、膜厚100μmで信号線とグラウンド、電源層の間で50Ωのインピーダンス特性を示し、整合されている。
図2(b)に示すように、絶縁層1の膜厚を75μmにした場合、絶縁層1の比誘電率を3.0にすることにより、信号線とグラウンド、電源層間のインピーダンスは50Ωとなり、絶縁層の膜厚を変えても、絶縁層1と絶縁層2のインピーダンス特性の整合性を取ることができる。
【0017】
以下本発明に係る多層プリント配線板の製造方法について説明する
図3(a)〜(f)、図4(g)〜(k)及び図5(l)〜(p)は、本発明に係わる多層プリント配線板の製造方法の一実施例を工程順に示す模式構成断面図である。
まず、ガラスクロスにエポキシ樹脂、もしくはビスマレイドトリアジン樹脂、もしくはポリイミド樹脂等を含浸させた絶縁基材11の両面に12〜18μm厚の銅箔21が積層された両面銅張積層板10を準備する(図3(a)参照)。
【0018】
次に、両面銅張積層板10の両面に感光性のドライフィルムを80〜120℃の熱ロールで銅箔21上に貼着して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをマスクにして銅箔21をエッチングし、レジストパターンを剥離処理し、黒化処理を行い、絶縁基材11の両面にグラウンド層21a、配線層21b及び配線層21cが形成された内層基板20を作製する(図3(b)参照)。
【0019】
次に、内層基板20の両面にガラスクロスに樹脂(例えば、エポキシ樹脂)を含浸させたプリプレグと銅箔を積層し、所定の温度、圧力で加熱・加圧して、絶縁層12及び銅箔22が形成された積層回路板30を作製する(図3(c)参照)。
ここで、ガラスクロスに含浸させる樹脂は、信号線とグラウンド層の間の設定特性インピーダンスに対し、絶縁層12の比誘電率を満たす樹脂が選定される。
【0020】
次に、積層回路板30の両面に感光性のドライフィルムを80〜120℃の熱ロールで銅箔22上に貼着して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをマスクにして導体層22をエッチングし、レジストパターンを剥離処理し、積層回路板30の一方の面の所定位置に開口部31を形成する(図3(d)参照)。
【0021】
次に、開口部31よりレーザービームを照射し、絶縁層12の穴あけ加工を行い、ビア用穴41を形成し(図3(e)参照)、さらに、積層回路板30の所定位置をドリル穴あけ加工して貫通孔42を形成し、ビア用穴41及び貫通孔42のデスミア処理、めっき触媒付与及び無電解銅めっきを行って、めっき下地層(特に、図示せず)を形成する(図3(f)参照)。
ここで、レーザー加工のレーザーとしては、炭酸ガスレーザ、エキシマレーザ、YAGレーザー等が利用できる。
デスミア処方としては、例えば、MLB211:シプレイ・ファーイースト(株)製を20vol%、キューポジットZが10vol%からなる膨潤浴に60〜85℃で1〜5分間浸漬した後、MLB213A(シプレイ・ファーイースト(株)製)が10vol%とMLB213B(シプレイ・ファーイースト(株)製)が15vol%とからなるエッチング浴に55〜75℃で2〜10分間浸漬処理し、MLB216−2(シプレイ・ファーイースト(株)製)が20vol%からなる中和浴に35〜55℃で2〜10分間浸漬することにより、ビア用孔41及び貫通孔42のデスミア処理を行う。
【0022】
また、めっき触媒付与及びめっき下地導電層の形成処方としては、例えば、上記回路基板をプレディップCP−3023(シプレイ・ファーイースト(株)製)浴に25℃で60秒間浸漬後、同社製キャタリスト同CP−3316浴に25℃で180秒間、同社製アクセラレーター(NR−2AとNR−2Bを各々10vol%と3vol%で混合した水溶液)に25℃で300秒間順次浸漬して、ビア用孔41及び貫通孔42にパラジウム触媒を付与した後無電解銅めっきを行ってめっき下地導電層(特に、図示せず)を形成する。
【0023】
次に、積層回路板を硫酸銅めっき浴中に浸漬し、導体層22をカソードにして電解銅めっきを行い、導体層22上に所定厚の導体層51を、ビア用穴41を銅めっきで埋め込みフィルドビア52を、貫通孔42側面に所定厚の導体層を形成してIVH53を形成する(図4(g)参照)。
ここで、電解銅めっき条件としては、例えば、硫酸銅70〜100g/L、硫酸150〜250g/L、塩酸50〜100ppmの組成から成る硫酸銅めっき浴を用いて、電流密度1.5〜2.5A/dm2の条件で20〜50分電解銅めっきを行って上記10〜15μm厚の銅からなる導体層を形成する。
【0024】
次に、熱硬化タイプ穴埋め樹脂溶液(PHP−900 IR6:山栄化学製)をIVH53の貫通孔にスクリーン印刷にて穴埋めし、加熱硬化し、バフ研磨等を行って、埋込樹脂層71を形成する(図4(h)参照)。
【0025】
次に、感光性のドライフィルムを80〜120℃の熱ロールで導体層51上に貼着し、パターン露光後離型シートを剥離して、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをマスクにして導体層51及び銅箔22をエッチングし、レジストパターンを剥離処理して、信号線61a、配線層61b及び配線層61cを形成し、黒化処理して、コア基板40を作製する(図4(i)参照)。
【0026】
次に、コア基板40の両面にガラスクロスに樹脂(例えば、PPE:ポリプロエチレン樹脂)を含浸させたプリプレグと銅箔を積層し、所定の温度、圧力で加熱・加圧して、絶縁層13及び銅箔23が形成された積層回路板50を作製する(図4(j)参照)。
ここで、ガラスクロスに含浸させる樹脂は、上記絶縁層の比誘電率と膜厚とのからみで設定され、信号線とグラウンド層の間の設定特性インピーダンスに対し、絶縁層13の比誘電率を満たす樹脂が選定される。
【0027】
次に、積層回路板50の両面に感光性のドライフィルムを80〜120℃の熱ロールで導体層23上に貼着して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをマスクにして銅箔23をエッチングし、レジストパターンを剥離処理し、積層回路板50のフィルドビア52上の絶縁層13に開口部32を形成する(図4(k)参照)。
【0028】
次に、開口部32よりレーザービームを照射し、絶縁層13の穴あけ加工を行い、ビア用穴43を形成し(図5(l)参照)、さらに、積層回路板50の所定位置をドリル穴あけ加工して貫通孔44を形成し、ビア用穴43及び貫通孔44のデスミア処理、めっき触媒付与及び無電解銅めっきを行って、めっき下地層(特に、図示せず)を形成する(図5(m)参照)。
デスミア処理、めっき触媒付与及びめっき下地導電層の形成処方は上記の方法と同じなので省略する。
【0029】
次に、積層回路板を硫酸銅めっき浴中に浸漬し、導体層23をカソードにして電解銅めっきを行い、導体層23上に所定厚の導体層54を、ビア用穴43に銅めっきで埋め込みスタックドビア構造のフィルドビア55を、貫通孔44側面に所定厚の導体層を形成してスルーホール56を形成する(図5(n)参照)。
ここで、電解銅めっき条件としては、例えば、硫酸銅70〜100g/L、硫酸150〜250g/L、塩酸50〜100ppmの組成から成る硫酸銅めっき浴を用いて、電流密度1.5〜2.5A/dm2の条件で20〜50分電解銅めっきを行って上記10〜15μm厚の銅からなる導体層を形成する。
【0030】
次に、積層回路板の両面に感光性のドライフィルムを80〜120℃の熱ロールで導体層54上に貼着して感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成し、レジストパターンをマスクにして導体層54及び銅箔23をエッチングし、レジストパターンを剥離処理して、グラウンド層62a及び外層ランド62bを形成する(図5(o)参照)。
【0031】
次に、ソルダーレジスト(PSR−4000 AUS12(商品名)、太陽インキ製)を印刷してソルダーレジスト感光層を形成し、パターン露光、現像等の一連のパターニング処理及びベーキングを行って、ソルダーレジスト81を形成し、外形加工、防錆・プリフラックス処理を行って、本発明の多層プリント配線板100を得る(図5(p)参照)。
さらに、必要に応じて上記絶縁層、配線層及びフィルドビア形成工程を必要回数繰り返すことにより、所望の多層プリント配線板を得ることができる。
【0032】
【発明の効果】
上記したように、本発明の多層プリント配線板は、信号線が、グラウンド線及びスタックド構造のフィルドビアからなるグラウンドレベルの導体で取り囲まれた角型同軸構造のストリップライン構造となっており、信号線上下の絶縁層の比誘電率を異にしているため、層間の絶縁層厚を調整するだけで、特性インピーダンスの整合を容易に行うことができ、高密度化、信号処理の高速化に対応した電子機器に用いられる多層プリント配線板を得ることができる。
【図面の簡単な説明】
【図1】本発明の多層プリント配線板の一実施例を示す模式構成断面図である。
【図2】(a)〜(b)は、絶縁層の比誘電率が異なった場合の信号線とグラウンド、電源層間でのインピーダンス特性の整合性を示す説明図である。
【図3】(a)〜(f)は、本発明の多層プリント配線板の製造方法における工程の一部を模式的に示す断面図である。
【図4】(g)〜(k)は、本発明の多層プリント配線板の製造方法における工程の一部を模式的に示す断面図である。
【図5】(l)〜(p)は、本発明の多層プリント配線板の製造方法における工程の一部を模式的に示す断面図である。
【図6】(a)及び(b)は、プリント配線板における特性インピーダンスの整合性の方式例を示す説明図である。
【図7】(a)〜(d)は、プリント配線板における伝送回路の構成例を示す説明図である。
【符号の説明】
10……両面銅張積層板
11……絶縁基材
12、13……絶縁層
20……内層基板
21、23、23……銅箔
21a、62a、223、224、225、226……グラウンド層
21b、21c、61b、61c……配線層
51、54……導体層
30……積層回路板
31……開口部
40……コア基板
41、43……ビア用孔
42、44……貫通孔
50……積層回路板
52、55……フィルドビア
53……IVH(インタースティシャルビアホール)
56……スルーホール
61a、221……信号線
62b……外層ランド
71……埋込樹脂層
40……両面配線板
81……ソルダーレジスト
100……多層プリント配線板
212、213……絶縁層
231、233……コンフォーマルビア
232……フィルドビア
Claims (4)
- 絶縁基材上に絶縁層を介して信号線、配線層及びグラウンド層が複数層形成されており、配線層及びグラウンド層は絶縁層を介してビア接続され、階層間のビアホールはスタックドビア構造となっているビルドアップ多層プリント配線板において、前記信号線がスタックドビアとグラウンド層とで取り囲まれたストリップライン構造で、前記信号線の両側(上下)の層間絶縁層は、比誘電率を異にしており、ガラスクロスに樹脂を含浸させたプリプレグを加熱、加圧することにより形成されていることを特徴とする多層プリント配線板。
- 前記スタックドビアのビアホール内が銅めっきで埋め込まれたフィルドビア構造になっていることを特徴とする請求項1記載の多層プリント配線板。
- 請求項1または2に記載の多層プリント配線板の内層の任意の層がベリードビアで接続されていることを特徴とする多層プリント配線板。
- 以下の工程を少なくとも備えることを特徴とする請求項1乃至3いずれか一項に記載の多層プリント配線板の製造方法。
(a)絶縁基材(11)の両面に銅箔(21)が形成された両面銅張積層板(10)の銅箔(21)をパターニング処理して、グラウンド層(21a)、配線層(21b及び21c)を形成し、内層基板(20)を作製する工程。
(b)内層基板(20)の配線層を粗化し、両面にガラスクロスに樹脂を含浸させたプリプレグと銅箔を積層し、加熱加圧して、内層基板(20)の両面に絶縁層(12)及び銅箔(22)が形成された積層回路板(30)を作製する工程。
(c)積層回路板(30)の一方の面の銅箔(22)をパターニング処理して、開口部(31)を形成する工程。
(d)開口部(31)よりレーザービームを照射し、絶縁層(12)にビア用孔(41)を形成する工程。
(e)積層回路板(30)の所定位置にドリル加工により孔明けし、貫通孔(42)を形成し、デスミア処理、無電解銅めっき、電解銅めっきを行って、銅箔(22)上に導体層(51)を、ビア用孔(41)内にフィルドビア(52)を、貫通孔(42)にIVH(インタースティシャルビアホール)(53)を形成する工程。
(f)IVH(インタースティシャルビアホール)(53)内に埋込樹脂層(71)を形成する工程。
(g)銅箔(22)及び導体層(51)をパターニング処理して、信号線(61a)、配線層(61b及び61c)を形成し、コア基板(40)を作製する工程。
(h)コア基板(40)の両面に、ガラスクロスに樹脂を含浸させたプリプレグと銅箔を積層し、加熱加圧して、絶縁層(12)と異なる比誘電率を有する絶縁層(13)及び銅箔(23)を形成し、積層回路板(50)を作製する工程。
(i)積層回路板(50)の一方の面の銅箔(23)をパターニング処理して、銅箔(23)の所定位置に開口部(32)を形成する工程。
(j)開口部(32)よりレーザービームを照射し、絶縁層(13)にビア用孔(43)を形成する工程。
(k)積層回路板(50)の所定位置にドリル加工により孔明けし、貫通孔(43)を形成し、デスミア処理、無電解銅めっき、電解銅めっきを行って、銅箔(23)上に導体層(54)を、ビア用孔(43)内にフィルドビア(55)を、貫通孔(44)にスルーホール(56)を形成する工程。
(l)銅箔(23)及び導体層(54)をパターニング処理して、グラウンド層(62a)及び外層ランド(62b)を形成し、ソルダーレジスト(81)を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003138320A JP2004342871A (ja) | 2003-05-16 | 2003-05-16 | 多層プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003138320A JP2004342871A (ja) | 2003-05-16 | 2003-05-16 | 多層プリント配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004342871A true JP2004342871A (ja) | 2004-12-02 |
Family
ID=33527727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003138320A Pending JP2004342871A (ja) | 2003-05-16 | 2003-05-16 | 多層プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004342871A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269893A (ja) * | 2005-03-25 | 2006-10-05 | Toppan Printing Co Ltd | 着色プリプレグ及びそれを用いた着色プリント配線板 |
WO2008129815A1 (ja) * | 2007-03-30 | 2008-10-30 | Sumitomo Bakelite Co., Ltd. | キャリア付きプリプレグおよびその製造方法、多層プリント配線板、ならびに半導体装置 |
KR101123714B1 (ko) * | 2005-08-11 | 2012-03-15 | 삼성전자주식회사 | 다층기판 |
US8604357B2 (en) | 2008-07-15 | 2013-12-10 | Nec Corporation | Wiring board having via and method forming a via in a wiring board |
KR20140112405A (ko) | 2013-03-13 | 2014-09-23 | 아지노모토 가부시키가이샤 | 다층 프린트 배선판의 제조 방법 및 그것에 사용하는 캐리어 금속박 부착 프리프레그 함유 복합재 |
JP2014179535A (ja) * | 2013-03-15 | 2014-09-25 | Fujitsu Component Ltd | 回路基板、回路基板の製造方法 |
WO2017122820A1 (ja) | 2016-01-15 | 2017-07-20 | 日立化成株式会社 | Frp前駆体、積層板、金属張積層板、プリント配線板、半導体パッケージ、及びそれらの製造方法 |
US10009997B2 (en) | 2011-06-17 | 2018-06-26 | Panasonic Intellectual Property Management Co., Ltd. | Metal-clad laminate and printed wiring board |
-
2003
- 2003-05-16 JP JP2003138320A patent/JP2004342871A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269893A (ja) * | 2005-03-25 | 2006-10-05 | Toppan Printing Co Ltd | 着色プリプレグ及びそれを用いた着色プリント配線板 |
KR101123714B1 (ko) * | 2005-08-11 | 2012-03-15 | 삼성전자주식회사 | 다층기판 |
WO2008129815A1 (ja) * | 2007-03-30 | 2008-10-30 | Sumitomo Bakelite Co., Ltd. | キャリア付きプリプレグおよびその製造方法、多層プリント配線板、ならびに半導体装置 |
US8362363B2 (en) | 2007-03-30 | 2013-01-29 | Sumitomo Bakelite Co., Ltd. | Prepreg with carrier and process for manufacturing same, multi-layered printed wiring board and semiconductor device |
JP5370149B2 (ja) * | 2007-03-30 | 2013-12-18 | 住友ベークライト株式会社 | キャリア付きプリプレグおよびその製造方法、多層プリント配線板、ならびに半導体装置 |
US8604357B2 (en) | 2008-07-15 | 2013-12-10 | Nec Corporation | Wiring board having via and method forming a via in a wiring board |
US10009997B2 (en) | 2011-06-17 | 2018-06-26 | Panasonic Intellectual Property Management Co., Ltd. | Metal-clad laminate and printed wiring board |
KR20140112405A (ko) | 2013-03-13 | 2014-09-23 | 아지노모토 가부시키가이샤 | 다층 프린트 배선판의 제조 방법 및 그것에 사용하는 캐리어 금속박 부착 프리프레그 함유 복합재 |
JP2014179535A (ja) * | 2013-03-15 | 2014-09-25 | Fujitsu Component Ltd | 回路基板、回路基板の製造方法 |
WO2017122820A1 (ja) | 2016-01-15 | 2017-07-20 | 日立化成株式会社 | Frp前駆体、積層板、金属張積層板、プリント配線板、半導体パッケージ、及びそれらの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
KR100990546B1 (ko) | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 | |
JP2006114741A (ja) | 多層コア基板及びその製造方法 | |
CN101257773B (zh) | 多层印刷电路板的制造方法 | |
US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
US20190387613A1 (en) | Printed wiring board and method for manufacturing same | |
KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
KR101811940B1 (ko) | 미세 비아가 형성된 다층 회로기판 제조방법 | |
JP2008311612A (ja) | 多層プリント基板およびその製造方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP2004342871A (ja) | 多層プリント配線板及びその製造方法 | |
KR100782404B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US6555016B2 (en) | Method of making multilayer substrate | |
JP2000216513A (ja) | 配線基板及びそれを用いた製造方法 | |
JP2001358464A (ja) | ビルドアッププリント配線板およびその製造方法 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
JP2002305379A (ja) | 多層基板及びその製造方法 | |
KR100658972B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20090085406A (ko) | 다층 회로기판 및 그 제조방법 | |
JP4395959B2 (ja) | プリント配線板の製造方法 | |
JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
JP2013187458A (ja) | 多層プリント配線基板の製造方法及び多層プリント配線基板 | |
KR100745520B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
KR20090106723A (ko) | 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법 | |
KR100722742B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050926 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080205 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |