CN1229007C - 多层印刷线路板的制造方法及其多层印刷线路板 - Google Patents

多层印刷线路板的制造方法及其多层印刷线路板 Download PDF

Info

Publication number
CN1229007C
CN1229007C CN01141148.1A CN01141148A CN1229007C CN 1229007 C CN1229007 C CN 1229007C CN 01141148 A CN01141148 A CN 01141148A CN 1229007 C CN1229007 C CN 1229007C
Authority
CN
China
Prior art keywords
insulating resin
subsequently
resin layer
multilayer printed
circuitous pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01141148.1A
Other languages
English (en)
Other versions
CN1347277A (zh
Inventor
諏訪時人
田中厚
谷川聡
藤井弘文
宗和範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1347277A publication Critical patent/CN1347277A/zh
Application granted granted Critical
Publication of CN1229007C publication Critical patent/CN1229007C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明的目的在于提供一种制造具有低剖面、重量轻以及高密度印刷线路板布线的多层印刷线路板的方法，以及提供采用这种制造多层印刷线路板方法制成的多层印刷线路板，双面基片的制成包括在金属箔片上形成绝缘树脂层的步骤；在绝缘树脂层上形成通孔的步骤；在绝缘树脂层上形成第一层电路图形和通过镀层在通孔中形成导电层的步骤；以及蚀刻金属箔片形成第二层电路图形的步骤来制成。能制成的双面基片被作为使用层叠法或合成方法用来制造多层印刷线路板的芯片。

Description

多层印刷线路板的制造方法及其多层印刷线路板
技术领域
本发明涉及一种多层印刷线路板的制造方法，以及使用该多层印刷线路板制造方法所制成的多层印刷线路板。
背景技术
通常，制造多层印刷线路板的方法可以粗略地分为两种典型方法。一种是层叠一体化，在这种方法中，多个双面基片作为核心基片，其两侧可具有规定电路图形，通过预浸渍被层叠和粘合在整个半固化片上。另一种是合成方法，在这种方法中，规定的电路图形和绝缘树脂层接依次制成。
在层叠法方法中，通过将铜箔层压在织物或玻璃非织造物或充满环氧树脂或酚醛树脂的芳族聚酰胺上形成基片，例如覆铜层压板，这种基片被作为芯片使用。采用钻孔和激光的方法在覆铜层压板上形成的孔，随后通过镀铜使之而变为电导通。此后，铜箔通过蚀刻形成规定的电路图形，从而制成了双面基片。接着，两个或更多的双面基片通过在半固化片上相互层压和粘合来制成多层印刷线路板。
另一方面，在合成方法中，具有规定电路图形覆铜层压板或具有使用层叠法方法制成的多层印刷线路板的被作为芯片使用。首先，在芯片上涂覆绝缘树脂，随后采用光刻或激光技术制成用于互连层的通孔。接着通过镀铜来制作规定的电路图形，并且同时也使得通孔电导通。而规定的电路图形和绝缘树脂层通过交替进行的绝缘树脂涂层步骤和镀铜步骤依次制成，这样多层印刷线路板就制成了。
伴随着迅速发展的移动电话和个人数字助理普及化进程，对于低剖面、重量轻以及高密度布线的印刷线路板的需求量正在不断上升。
在层叠法方法中，因为使用的芯片是由织物或非织造物构成，所以印刷线路板的厚度和重量很难减少，并且也很难减小用于高密度布线的通孔的直径。
另一方面，在合成方法中，因为在绝缘树脂中没有使用织物或非织造物，因此绝缘树脂的厚度和通孔的直径都能够减小。在实现提供低剖面、重量轻以及高密度布线的印刷线路板的预定目标方面，合成方法比层叠法方法具有一些优势。然而，即是合成方法依然难以提供低剖面、重量轻以及高密度布线的芯片。
本发明的目的在于提供一种具有低剖面、重量轻以及高密度即线的印刷线路板特点的多层印刷线路板的制造方法，以及提供采用这种制造多层印刷线路板方法制成的多层印刷线路板。
发明内容
本发明提供了一种新颖的制造多层印刷线路板的方法，该方法包括：在金属箔片上形成绝缘树脂层的步骤；在绝缘树脂层上形成通孔的步骤；在绝缘树脂层上形成规定电路图形以及通过镀层在通孔中形成导电层的步骤；和蚀刻金属箔形成规定电路图形的步骤。
当使用这种方法制造的双面基片被作为采用层叠法方法或合成方法制造的迭片结构的芯片时，预定的具有低剖面、重量轻以及高密度布线的多层印刷线路板就可以制造。
在根据本发明制造多层印刷线路板的方法中，比较好的金属箔材料是由铜或以铜作为其主要成分的铜合金，镍以及以镍作为其主要成分的镍合金，以镍和铁作为其主要成分的合金以及不锈钢等制成的。同时，绝缘树脂层最好采用聚酰亚胺。
另外，本发明包括一种使用该多层印刷线路板制造方法制造的多层印刷线路板，该方法包括在金属箔片上形成绝缘树脂层的步骤；在绝缘树脂层上形成通孔的步骤；在绝缘树脂层上形成规定电路图形以及通过电镀在通孔中形成导电层的步骤；和蚀刻金属箔形成规定电路图形的步骤。
这种多层印刷线路板可以预期成为近些年需求量不断增加的具有低剖面、重量轻以及高密度布线的多层印刷线路板。
附图说明
图1示出与本发明多层印刷线路板制造步骤相关部分的截面图，说明：
(a)准备金属箔片的步骤；
(b)在金属箔片上形成绝缘树脂层的步骤；
(c)在绝缘树脂层上形成通孔的步骤；
(d)在绝缘树脂层上形成第一层电路图形以及通过镀层在通孔中形成导电层的步骤；和
(e)蚀刻金属箔片的步骤，
图2示出与实例1中制造双面基片方法的步骤相关部分的截面图，说明：
(a)准备镍箔的步骤；
(b)在镍箔上形成绝缘树脂层的步骤；
(c)在绝缘树脂层上形成通孔的步骤；
(d)在绝缘树脂层前表面和镍箔的暴露表面形成镀镍层的步骤；
(e)在镀镍层的前表面层压干膜光刻胶的步骤，
图3示出与图2中实例1的制造双面基片方法的后续步骤相关部分的截面图，说明：
(f)形成第一层电路图形的步骤；
(g)剥去干膜光刻胶的步骤；
(h)去除镀镍层的步骤；和
(i)形成第二层电路图形的步骤，
图4示出与实例1中制造4层印刷线路板方法的步骤相关部分的截面图，说明：
(a)在第一层电路图形上形成绝缘树脂层的步骤；
(b)在第二层电路图形上形成绝缘树脂层的步骤；
(c)在每个绝缘树脂层上形成通孔的步骤；
(d)在每个绝缘树脂层的前表面，以及在第一层电路图形和第二层电路图形的各自暴露表面形成镀镍层的步骤，
图5示出图4中与实例1的制造4层印刷线路板方法的后续步骤相关部分的截面图，说明：
(e)在镀镍层的前表面层压干膜光刻胶的步骤；
(f)形成第三层电路图形和第四层电路图形的步骤；
(g)剥去干膜光刻胶的步骤；和
(h)去除镀镍层的步骤，
图6示出与实例2中制造双面基片方法的步骤相关的部分的截面图，说明：
(a)准备铜合金箔片的步骤；
(b)在铜合金箔片单面上形成镀镍层；
(c)在镀镍层前表面形成绝缘树脂层；
(d)在绝缘树脂层上形成通孔；和
(e)在绝缘树脂层前表面和铜合金箔的暴露表面上形成铬溅射层和铜溅射层的步骤，
图7示出图6中与实例2的制造双面基片方法的后续步骤相关部分的截面图，说明：
(f)形成镀铜层的步骤；
(g)在镀铜层上层压干膜光刻胶的步骤；
(h)形成第一层电路图形的步骤；
(i)剥去干膜光刻胶的步骤；和
(j)形成第二层电路图形的步骤，
图8示出与实例2中制造4层印刷线路板方法的步骤相关部分的截面图，说明：
(a)准备两个双面基片的步骤；和
(b)在两个双面基片中采用聚酰亚胺树脂粘合剂对两个双面基片进行层压和粘合的步骤；
图9示出与比较实例1中制造双面基片步骤相关部分的截面图，说明：
(a)在玻璃纤维环氧树脂层压基片上形成通孔；
(b)在通孔内壁和玻璃纤维环氧树脂层压基片的前表面上形成镀铜层；和
(c)在基片的两个面上都各自形成电路图形。
具体实施方式
在本发明中制造多层印刷线路板的方法中，首先，在金属箔片上形成绝缘树脂层。为了在金属箔片上形成绝缘树脂层，如图1(a)所示，准备了金属箔片1，随之将金属箔片1的前表面按需要脱脂和糙化。
任何具有良好导电性能的金属都可以作为金属箔片1。例如，铜或以铜作为其主要成分的铜合金，镍或以镍作为其主要成分的镍合金，铝或以铝作为其主要成分的铝合金，以及以镍和铁作为其主要成分的合金都是比较好的材料。对于以镍和铁作为其主要成分的合金来说，镍和铁的重量最好超过整个合金重量的90％，进一步，镍在整个合金中所占的比重应当在20％-90％，或最好在36％-85％。
那些以镍和铁作为其主要成分其中镍含量比重达到85％、78％、45％、42％和36％的合金在商业上可容易获得。
为了增强成品多层印刷线路板抗弯强度，也可以使用具有弹性的不锈钢。
对于金属箔片1来说，厚度为只要有几个微米或更多就足够了。如果需要高抗弯强度，那么也可以使用大于100微米厚度的金属箔片1，这取决于用于形成多层印刷线路板的金属箔片的数目。
金属箔片1可以用任何酸性或碱性的脱脂剂，通过从室温到60℃范围内的温度下加热几分钟，进行脱脂，除了由铝或铝合金制成的金属箔片1。可使用的脱脂剂例子有Metaclea CL-5513(可从Dai-ichi Kogyo Seiyaku Co.，Ltd.获得)和OPC Acid-clean 115(可从Okuno Chemical Industries Co.，Ltd.获得)。对于由铝或铝合金制成的金属箔片1，从酸到弱碱范围中的脱脂剂都可以比较好地使用。这样的脱脂剂例子有Toparclean 161(可从Okuno Chemical IndustriesCo.，Ltd.获得)。
金属箔片1糙化的目的在于改善金属箔片1和随后在金属箔片1上形成的绝缘树脂之间的粘合性。商业上可获得的表面糙化剂都可用于金属箔片l的表面糙化。例如，对于由铜和铜合金制成的金属箔片1，CZ-8100(可从Mec.Co.Ltd.获得)和OPC-400(可从Okuno Chemical Industries Co.，Ltd.获得)可以作为表面糙化剂使用。当所使用的绝缘树脂与金属箔片1具有适当的粘合性时，金属箔片1的表面糙化就可以省略。
随后，如图1(b)所示，根据需要采用绝缘树脂在脱脂和糙化后的金属箔片1的单面上形成一绝缘树脂层2。
所采用的绝缘树可以包括通常能获得的合成绝缘树脂。湿树脂形态(液态)和干膜形态都可以用作绝缘树脂。例如，可以采用在金属箔片单面添加液态的绝缘树脂或通过在金属箔片1的单面上层压干膜形态的绝缘树脂的方法，在金属箔片1上形成绝缘树脂层2。
液态绝缘树脂的例子是BL-9700(可从Hitachi Chemical Co.，Ltd.获得)，而干膜形态的绝缘树脂例子是BF-8500(可从Hitachi Chemical Co.，Ltd.获得)。对绝缘树脂的主要成分并没有特别的限制。例如，可以使用以环氧化物、苯酚、聚酰亚胺和BT树脂作为绝缘树脂的主要成分。为了提供一种有柔(韧)性的多层印刷线路板，最好是使用聚酰亚胺。
当使用聚酰亚胺作为绝缘树脂的主要成分时，例如Kapton(可从DuPont-Toray Co.，Ltd.获得)，UPILEX(可从Ube Industries，Ltd.获得)或相似的绝缘树脂可以采用粘合剂例如SPB-050A(可从Nippon Steel ChemicalCo.，Ltd.获得)层压在金属箔片1单面上，从而形成绝缘树脂层2。另外，聚酰胺酸性溶液施加在金属箔片1的单面上，并且随后通过加热固化，以形成聚酰胺绝缘树脂层2。
这样形成的绝缘树脂层2需要具有足够的厚度来确保内层绝缘的可靠性。绝缘树脂层2的厚度可以选择确定在几微米到几十微米范围之间。
随后，如图1(c)所示，通孔3在绝缘树脂层2上形成，并且如果需要的话，可以糙化绝缘树脂层2的前表面。通孔3的构成是为了提供层之间的电导通。一般可采用合成方法中的激光方法在绝缘树脂层2上形成通孔3。当绝缘树脂层2是由光敏树脂一同形成时，可以采用光刻法，使光敏树脂曝光和显影，来构成通孔3。
绝缘树脂层2的表面糙化可以通过使用商业上可获得的主要成分是高锰酸盐的去污剂(desmear agent)来实现，这取决于使用的绝缘树脂的种类。
随后，如图1(d)所示，第一层电路图形4在绝缘树脂层2上形成，并且在通孔3中形成导电层，它们都是通过镀层实现的。在绝缘树脂层2上形成第一层电路图形4的方法并不局限于任何特殊的方法。已知的电路图形构成方法，例如，相减法、半加法和全加法都可以用于形成规定的电路图形。在这种电路图形形成的同时，通过镀层在通孔3中形成导电层5，从而允许金属箔片1和第一层电路图形4通过导电层5变成电导通。
无论是采用电镀还是非电镀的方法都可以形成电路图形4和导电层5。尽管镀层的主要成分没有特别的限制，但最好是使用铜。第一层电路图形4和导电层5通过镀铜形成时，应该添加一种通路填充添加剂或相类似的添加剂，以利于镀层的填充能进入通孔3。
随后第一层电路图形4的厚度可以有选择的确定例如几个微米到几十微米的范围内。
随后，蚀刻金属箔片1来形成第二层电路图形6，如图1(e)所示，其中，双面基片7已制成。例如，金属箔片按照以下工艺蚀刻。首先在金属箔片1前表面上形成具有与第二层电路图形相同图案的干膜光刻胶，随后，蚀刻金属箔片1。此后，剥离干膜光刻胶。
所制成的双面基片7具有第一层电路图形4和第二层电路图形6通过导电层5相互电导通的结构。采用这样的双面基片7作为芯片，印刷线路通过附着层(例如：半固化片)层叠在双面基片上，或通过合成方法层叠在双面基片7的单面或双面上，从而制成多层印刷线路板。
于是能制成的多层印刷线路板提供了一种低剖面、重量轻以及高密度的布线，并且这样的线路板能够满足近年不断增长对低剖面、重量轻以及高密度的多层印刷线路板布线的需要。
需要注意，上述形成双面基片7的顺序步骤可以有如下改变。例如，在绝缘树脂层2完成之后，金属箔片1层压在制成的绝缘树脂层2上。而且，当在制成的绝缘树脂层2上制成通孔3之后，具有制成的通孔3的绝缘树脂2和金属箔片1被相互层压。另外，蚀刻金属箔片1的步骤可以在绝缘树脂层2层压在金属箔片1上之后的任何时间执行。
实例
下面，本发明将结合实例和比较实例作进一步说明，本发明并不局限于所说明的实例和比较实例。
实例1
(双面基片的制造)
首先，厚度为25微米的轧制的镍箔(Ni-H可从Toyo Seihaku Co.，Ltd.)裁剪至所需求的尺寸，并采用脱脂剂(50ml/L-Metaclea CL-5513可从Dai-ichiKogyo Seiyaku Co.，Ltd.获得)在60℃的温度下进行2分钟处理。随后用水洗净，并烘干。通过这些步骤，镍箔就准备好了，如图2(a)所示。随后，采用200网格/英寸的聚酯筛网的丝网漏印，将一种光敏通光墨水(BL-9700可从Hitachi Chemical Co.，Ltd.获得)加在镍箔11的单面上。随后，将它置入80℃的干燥器中进行40分钟的干燥。经过这些步骤，厚度大约有30微米的绝缘树脂层12就制成了，如图2(b)所述。
接着，置掩膜紧紧接触绝缘树脂层12后，用从超高压汞汽灯释放的2.7J/cm2的紫外线照射。随后，置入110℃的干燥器中进行20分钟的加热。然后，在0.12MPa压强下，用喷洒在其上的40℃显影液(200g/L-二乙醇单丁醚，5g/L-氢氧化钠)对其进行90秒处理，随后用水洗净。随后在160℃的干燥器中对其进行60分钟的固化。通过这些步骤，在绝缘树脂层12上形成了直径大约50微米的通孔13，如图2(c)所示。
接着，绝缘树脂层12的前表面用70℃的去污剂(desmear agent)(MLB-497可从Meltex，inc.获得)进行10分钟的糙化，随后用水清洗。此后，再用60℃的中和剂(MLB-790可从Meltex，inc.获得)对其进行5分钟处理，并用水清洗。而后使用电镀催化剂(HS-202B可从Hitachi Chemical Co.，Ltd.获得)对其进行5分钟的处理，使得电镀催化剂附着在绝缘树脂层12上。在经过水清洗后，使用活化液(ADP-601可从Hitachi Chemical Co.，Ltd.获得)对其进行5分钟处理。随后，用水清洗，并烘干。
紧接着，用30℃的200ml/L盐酸对其进行2分钟处理。在用水清洗后，再将其浸入60℃的无电镍电镀溶液(B-1可从Meltex，Inc.获得)2分钟。随后，对其进行水洗，并烘干。经过这些步骤，在绝缘树脂层12的前表面以及镍箔11的暴露表面上就形成厚度约为0.1微米的镍镀层14，如图2(d)所示。
随后，在110℃的情况下，将干膜光刻胶15(SPG-152可从Asahi ChemicalIndustry Co.，Ltd.获得)，被层压在镍镀层14的前表面。随后，置掩膜紧紧接触干膜光刻胶15之后，用从超高压汞汽灯释放的120mJ/cm2的紫外线照射。然后，在0.1MPa压强下，由喷洒在其上的30℃的10g/L碳酸钠对其进行20秒处理，随后用水清洗。通过这些步骤，干膜光刻胶就形成与下述的第一层电路图形相反的电路图形，如图2(e)所示。此后，就使用铜硫酸盐电镀液(附加0.2ml/L-CC-1220可从Japan Energy Corporation获得)在2.5A/dm2的电流强度下进行20分钟的铜电镀，并且从而形成了厚度约为10微米的第一层电路图形16和通孔13中的导电层29，如图3(f)所示。
此后，在0.1MPa压强下，由喷洒在其上的40℃的30g/L氢氧化钠进行30秒处理，来剥离干膜光刻胶15，并随后用水清洗，如图3(g)所示。此后，在0.1MPa压强下，用喷洒在其上的40℃镍剥离液(Toplip BT Okuno ChemicalIndustries Co.，Ltd.)进行10秒处理，来去除镍镀层14，保留第一层电路图形16，并随后用水清洗并烘干，如图3(h)所示。
随后，在110℃的情况下，干膜光刻胶(SPG-152可从Asahi ChemicalIndustry Co.，Ltd.获得)被层压在镍箔11的前表面。随后，在掩膜被紧紧接触干膜光刻胶放置之后，它就被从超高压汞汽灯释放的120mJ/cm2的紫外线照射。然后，在0.1MPa压强下，由喷洒在其上的30℃的10g/L碳酸钠对其进行20秒处理，并随后用水清洗。通过这些步骤，干膜光刻胶就形成与下述的第二层电路图形17相同的电路图形。此后，在0.1MPa压强下，由喷洒在其上的50℃的42波美(Baume)氯化铁(II)蚀刻液对其进行60秒处理，并随后用水清洗，这样对镍箔11进行了蚀刻。此后，在0.1MPa压强下，由喷洒在其上的40℃的30g/L碳酸钠对其进行30秒处理，来剥离干膜光刻胶，并随后用水清洗并烘干。通过这些步骤，厚度约为25微米的第二层电路图形17形成，如图3(i)所示，这样也就形成了双面基片18，在其中，第一层电路图形16和第二层电路图形17通过导电层29相互电导通。
(多层印刷线路板的制造)
在双面基片18的每个面上都增加一层，这样就制造出了4层印刷线路板。具体地说，首先。在0.1MPa压强下，35℃的铜糙化剂(CZ-8100可从Mec.Co.，Ltd获得)喷洒在第一层电路图形16的前表面上，时间为30秒，随后，用水清洗。此后，在0.1MPa压强下，30℃的350ml/L的盐酸对其进行30秒处理，并随后用水清洗及烘干。通过这些步骤，第一层电路图形16的前表面被糙化。
随后，采用150网格/英寸的聚酯筛网进行丝网漏印方法，将光敏通光墨水(BL-9700可从Hitachi Chemical Co.，Ltd.获得)加在第一层电路图形16上。随后，它被放入80℃的干燥器中进行40分钟的干燥。经过这些步骤，厚度大约有30微米的绝缘树脂层19在第一层电路图形16上形成，如图4(a)所示。
接着，在掩膜被紧紧接触绝缘树脂层19、20放置之后，用从超高压汞汽灯释放的2.7J/cm2的紫外线照射。随后在110℃的干燥器中加热20分钟。随后，在0.12MPa压强下，用喷洒在其上的40℃显影液(200g/L-二乙醇单丁醚，5g/L-氢氧化钠)对其进行90秒处理，并随后用水洗净。随后在160℃的干燥器中对其进行60分钟的固化。通过这些步骤，在绝缘树脂层19、20的表面上都形成了通孔21、22，如图4(c)所示。
随后，绝缘树脂层的两个表面19、20上都用70℃的去污剂(desmearagent)(MLB-497可从Meltex，inc.获得)进行10分钟的糙化，并且随后用水清洗。此后，再用60℃的中和剂(MLB-790可从Meltex，inc.获得)对其进行5分钟处理，并用水清洗。而后使用电镀催化剂(HS-202B可从HitachiChemical Co.，Ltd.获得)对其进行5分钟的处理，使得电镀催化剂附着在绝缘树脂层19，20上。在经过水清洗后，使用活化液(ADP-601可从HitachiChemical Co.，Ltd.获得)对其进行5分钟处理。随后，用水清洗，并烘干。
此后，用30℃的200ml/L盐酸对其进行2分钟处理。在用水清洗后，再将其浸入60℃的无电镍电镀溶液(B-1可从Meltex，Inc.获得)2分钟。随后，对其进行水洗，并烘干。经过这些步骤，在绝缘树脂层19、20的前表面以及第一和第二层电路图形16、17的暴露表面上就形成厚度约为0.1微米的镍镀层23、24，如图4(d)所示。
随后，在110℃的情况下，将干膜光刻胶25、26(SPG-152可从AsahiChemical Industry Co.，Ltd.获得)层压在镍镀层23、24的前表面。随后，在掩膜被紧紧接触干膜光刻胶放置之后，就用从超高压汞汽灯释放的120mJ/cm2的紫外线照射。然后，在0.1MPa压强下，由喷洒在其上的30℃的10g/L碳酸钠对其进行20秒处理，并随后用水清洗。通过这些步骤，干膜光刻胶25、26就形成与下述的第三和第四电路图形27、28相反的电路图形，如图5(e)所示。此后，就使用铜硫酸盐电镀液(附加0.2ml/L-CC-1220可从Japan Energy Corporation获得)在2.5A/dm2的电流强度下进行20分钟的铜电镀，从而形成了厚度约为10微米的第三和第四电路图形27、28和通孔21、22中的导电层30、33，如图5(f)所示。
此后，在0.1MPa压强下，由喷洒在其上的40℃的30g/L氢氧化钠进行30秒处理，来剥离干膜光刻胶25、26，并随后用水清洗，如图5(g)所示。此后，在0.1MPa压强下，用喷洒在其上的40℃镍剥离液(Toplip BT Okuno ChemicalIndustries Co.，Ltd.)进行10秒处理，来去除镍镀层23、24，保留第三和第四电路图形27、28，并随后用水清洗并烘干。通过这些步骤，4层印刷线路板被制成，如图5(h)所示。
实例2
(双面基片制造)
首先，厚度为35微米的轧制的铜合金箔(C-7025可从Yamaha-Olin MetalCorporation获得)裁剪至所要求尺寸，并用60℃的脱脂剂(200ml/L-OPC Acidclean 115可从Okuno Chemical Industries Co.，Ltd.获得)对其进行2分钟的处理。随后，用水清洗并烘干。通过这些步骤，铜合金箔31被准备好了，如图6(a)所示。
随后，铜合金箔31被浸入30℃的100ml/L盐酸20秒，并随后再浸入30℃的钯的替代电镀液(200ml/L-ICP Accela可从Okuno Chemical IndustriesCo.，Ltd.获得)3分钟。随后，用水清洗。再次，将其浸入60℃无电镍电镀液(B-1可从Meltex，Inc.获得)2分钟，随后，用水清洗并烘干。通过这些步骤，厚度约为0.1微米的镍镀层32在铜合金箔31的单面上形成，如图6(b)所示。
随后，将成分如下所示的聚酰胺酸树脂液通过使用旋转涂料器被添加在铜合金箔31的镍镀层32的前表面上。随后，被放入100℃干燥器中进行15分钟烘干，并随后在400℃氮气氛的干燥器中进行1小时的固化。通过这些步骤，厚度约为10微米的绝缘树脂层34形成，如图6(c)所示。
                    聚酰胺酸树脂成分
酐：3，3’，4，4’-联苯四羧酸           5份重量
二胺：对一次苯基二胺                    5份重量
溶剂：N-甲基-2-吡咯烷酮                 28份重量
随后，采用激光钻孔设备(MODEL 5200可从ESI Corporation获得)在绝缘树脂层34中形成直径约为50微米的通孔35，该设备的工作环境为频率4kHz、输出功率700mW和50射/洞，如图6(d)所示。
随后，使用溅射设备(SMH-2306RE MH60-5210可从ULVAC获得)，在工作条件为氩气、射频功率为400W的情况下，形成厚度约为0.03微米的铬溅射沉积层36，并且随后，在工作条件为氩气、射频功率为300W的情况下，形成厚度约为0.1微米的铜溅射沉积层37，如图6(e)所示。
随后，将其浸入25℃的100ml/L的硫磺酸20秒，随后用水清洗。此后，使用填充通孔的铜电镀液(附加20ml/L-Cubelite VF-MU可从Ebara-UdyliteCo.，Ltd.获得)在2.5A/dm2的电流强度下对其进行30分钟的铜电镀，从而在铜溅射沉积层37就形成铜镀层38，如图7(f)所示。经过清洗后，它被放置在100℃的干燥器中进行30分钟的烘干。
随后，在110℃的情况下，将干膜光刻胶39(SPG-152可从Asahi ChemicalIndustry Co.，Ltd.获得)，层压在铜镀层38的前表面。随后，在掩膜被紧紧接触干膜光刻胶放置之后，用从超高压汞汽灯释放的120mJ/cm2的紫外线照射。然后，在0.1MPa压强下，由喷洒在其上的30℃的10g/L碳酸钠对其进行20秒处理，并随后用水清洗。通过这些步骤，干膜光刻胶39就形成与下述的第一层电路图形40相同的电路图形，如图7(g)所示。此后，在0.1MPa压强下，50℃的42波美(Baume)氯化铁(II)蚀刻液被喷洒在其上，时间为60秒，于是铜镀层38和铜溅射沉积层37就被蚀刻。再将它被浸入50℃比重为12.5％盐酸2分钟，这样铬溅射沉积层也被蚀刻。通过这些步骤，厚度约为10微米的第一层电路图形40以及在通孔35中的导电层43形成，如图7(h)所示。接着，在0.1MPa压强下，由喷洒在其上的40℃的30g/L氢氧化钠对其进行30秒处理，来剥离干膜光刻胶39，并随后用水清洗，如图7(i)所示。
随后，在110℃的情况下，将干膜光刻胶(SPG-152可从Asahi ChemicalIndustry Co.，Ltd.获得)层压在铜环境箔31的前表面。随后，在掩膜被紧紧接触干膜光刻胶放置之后，用从超高压汞汽灯释放的120mJ/cm2的紫外线照射。然后，在0.1MPa压强下，由喷洒在其上的30℃的10g/L碳酸钠对其进行20秒处理，并随后用水清洗。通过这些步骤，干膜光刻胶就形成与下述的第二层电路图形41相同的电路图形。此后，在0.1MPa压强下，喷洒在其上的50℃的42波美(Baume)氯化铁(II)蚀刻液对其进行90秒的处理，并随后用水清洗，这样铜合金箔31就被蚀刻。进一步，在0.1MPa压强下，由喷洒在其上的40℃的30g/L氢氧化钠对其进行30秒处理，来剥离干膜光刻胶，并随后用水清洗并烘干。通过这些步骤，厚度约为10微米的第二层电路图形41形成，如图7(j)所示，从而形成了双面基片42，其中，第一层电路图形40和第二层电路图形41通过导电层43相互电导通。
(多层印刷线路板的制造)
于是制成了两个具有互不相同电路图形的双面基片，将它们相互层压和粘合，来制成4层印刷线路板。具体地，两个双面基片42(它们中的一个具有与双面基片18的电路图形相同的电路图形)被准备好。它们被浸入30℃的铜糙化液(200g/L过硫酸铵)1分钟，随后用水清洗并烘干。通过这三步，第一层电路图形40的前表面以及第二层电路图形41的前表面都被糙化。
接着，在200℃和3MPa真空压制条件下，两个双面基片42采用聚酰亚胺树脂粘合剂44(SPB-050可从ANippon Steel Chemical Co.，Ltd获得)相互夹层层压和粘合约60分钟，从而就制成3如图8(b)所示的4层印刷线路板。
实例3
除了厚度为25微米的轧制的镍箔(Ni-H可从Toyo Seihaku Co.，Ltd.获得)外，厚度为25微米的轧制的SUS304箔片(SUS304H-TA可从Toyo SeihakuCo.，Ltd.获得)也可以作为金属箔片的使用，可以使用实例1中相同的方法来制造双面基片，并随后用实例1中相同的方法通过使用双面基片来制造4层印刷线路板。
实例4
除了厚度为25微米的轧制的镍箔(Ni-H可从Toyo Seihaku Co.，Ltd.获得)外，厚度为25微米的轧制的42合金箔片(D-1可从Sumitomo Special MetalsCo.，Ltd.获得)也可以作为金属箔片使用，可以使用实例1中相同的方法来制造双面基片，并随后用实例1中相同的方法通过使用双面基片来制造4层印刷线路板。
实例5
厚度为25微米的轧制的SUS430箔片(SUS430H可从Toyo Seihaku Co.，Ltd.获得)裁剪至似要求尺寸，随后，并用60℃的脱脂剂(50ml/L-Metaclea CL-5513可从Dai-ichi Kogyo Seiyaku Co.，Ltd.获得)对其进行2分钟的处理。随后，用水清洗并烘干，来准备SUS430箔片。此后，可以使用实例2中相同的方法来制造双面基片，随后使用实例2中相同的方法通过使用双面基片来制造4层印刷线路板。
实例6
除了厚度为25微米的轧制的SUS430箔片(SUS430H可从Toyo SeihakuCo.，Ltd.获得)外，厚度为25微米的轧制的36合金箔片(I可从SumitomoSpecial Metals Co.，Ltd.获得)也可以作为金属箔片的替代使用，可以使用实例5中相同的方法来制造双面基片，随后使用实例5中相同的方法通过使用双面基片来制造4层印刷线路板。
比较实例1
厚度约为0.13毫米的玻璃纤维环氧树脂层压薄片51的两面都粘合有18微米的铜箔57，裁剪至所要求的尺寸，随后通过使用0.15毫米钻头的钻子在层压薄片51上形成通孔52，如图9(a)所示。
随后，用60℃的脱脂剂(200ml/L-OPC酸清洗115可从Okuno ChemicalCo.，Ltd.获得)对其进行2分钟的处理，并随后用水清洗。此后，将其浸入30℃的铜糙化液(200ml/L-过硫酸铵)1分钟，并且随后用水清洗。随后，用电镀催化剂(HS-202B可从Hitachi Chemical Co.，Ltd.获得)对其进行5分钟的处理，并经过水清洗。而后，使用活化液(ADP-601从Hitachi ChemicalCo.，Ltd.获得)对其进行5分钟处理。随后，用水清洗，
此后，将其浸入40℃电镀液(CUST-2000可从Hitachi Chemical Co.，Ltd.获得)对其进行5分钟的处理，以在通孔52的内壁和铜箔57的前表面形成厚度约为0.1微米的铜镀层(没有示出)，并随后用水清洗，
进而，再使用铜硫酸盐电镀液(附加0.2ml/L-CC-1220可从Japan EnergyCorporation获得)在2.5A/dm2的电流强度下进行20分钟的铜电镀，并随后用水清洗，并烘干。通过这些步骤，就形成了铜镀层53，并且通孔52也具有导电特性，如图9(b)所示。
此后，在110℃的情况下，将干膜光刻胶(SPG-152可从Asahi ChemicalIndustry Co.，Ltd.获得)，被层压在铜箔11的每个表面上。随后，在掩膜被紧紧接触干膜光刻胶之后，它用超高压汞汽灯释放的120mJ/cm2的紫外线照射。然后，在0.1MPa压强下，由喷洒在其上的30℃的10g/L碳酸钠对其进行20秒处理，并随后用水清洗。通过这些步骤，干膜光刻胶就形成与预想的电路图形相同的电路图形。此后，在0.1MPa压强下，由喷洒在其上的50℃的42波美(Baume)氯化铁(II)蚀刻液对其进行60秒处理，并随后用水清洗，这样就对铜镀层53和铜箔57进行了蚀刻。随后，在0.1MPa压强下，由喷洒在其上的40℃的30g/L氢氧化钠对其进行30秒处理，来剥离干膜光刻胶，并随后用水清洗并烘干。通过这些步骤，具有厚度约为26微米的电路图形的双面基片54形成，如图9(c)所示。
评价
实例1-6以及比较实例1中的双面基片的尺寸都是长约120毫米，宽约100毫米，并且所有的基片上都形成有相同的电路图形。
经过对这些双面基片重量的比较，可以发现，比较实例1中的双面基片重约4.6克，而实例1、2、3、4、5、6中的双面基片的重量分别约为2.9克、3.1克、3.0克、3.0克、3.1克和3.2克，因此这些实例中的双面基片的重量比比较实例1中的双面基片重量减少了约35％。
经过对这些双面基片厚度的比较，可以发现，比较实例1中的双面基片厚约152微米，而实例1、2、3、4、5、6中的双面基片的厚度分别约为64微米、53微米、64微米、64微米、52微米和53微米，因此这些实例中的双面基片的厚度比比较实例1中的双面基片厚度减少了约50％或者更多。
从中可以看出，当使用本发明的多层印刷线路板制造方法制成的双面基片被作为芯片，和将印刷线路布局使用在层叠法或合成方法芯片的每一面上时，就可以得到一种所需要的重量轻、低剖面的多层印刷线路板。
另外，在比较实例1的双面基片中，在双面基片的相对面上形成的电路图形之间的电导通是通过直径约为150微米的通孔52实现，而在实例1-6的双面基片中，电路图形之间的电导通是通过直径约为50微米的通孔实现。因此，在实例1-6的双面基片中，用于为基片相对面上所形成的电路图形提供导通性的孔的直径可以减少。这将允许通孔焊盘的直径减少，从而可以获得高密度的布线。
值得注意的是，上述的本发明的说明实例仅仅是用于说明的目的，并不是限制性地解释。对于本领域的熟练技术人员来说，那些根据本发明的修改和变化是显而易见地包含在下述的权利要求中。

Claims (3)

1、一种制造多层印刷线路板的方法，其特征在于，包括下述步骤：
在金属箔片上形成绝缘树脂层的步骤；
在所述绝缘树脂层上形成通孔的步骤；
在所述绝缘树脂层上以与第一规定电路图形相反的图形形成抗蚀层的步骤；
在所述绝缘树脂层上形成第一规定电路图形；同时通过电镀在所述通孔中形成导电层的步骤，以使得所述金属箔片和所述电路图形通过所述导电层而电导通；
从所述绝缘树脂层上去除所述抗蚀层的步骤；以及
蚀刻所述金属箔片来形成第二规定的电路图形的步骤。
2、如权利要求1所述的制造多层印刷线路板的方法，其特征在于，所述金属箔片是由铜或以铜作为其主要成分的铜合金、镍以及以镍作为其主要成分的镍合金、以镍和铁作为其主要成分的合金以及不锈钢材料中任意一种制成。
3、如权利要求1所述的制造多层印刷线路板的方法，其特征在于，所述绝缘树脂层包括聚酰亚胺。
CN01141148.1A 2000-09-27 2001-09-27 多层印刷线路板的制造方法及其多层印刷线路板 Expired - Fee Related CN1229007C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP293895/00 2000-09-27
JP2000293895 2000-09-27

Publications (2)

Publication Number Publication Date
CN1347277A CN1347277A (zh) 2002-05-01
CN1229007C true CN1229007C (zh) 2005-11-23

Family

ID=18776602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01141148.1A Expired - Fee Related CN1229007C (zh) 2000-09-27 2001-09-27 多层印刷线路板的制造方法及其多层印刷线路板

Country Status (3)

Country Link
US (1) US6772515B2 (zh)
EP (1) EP1194021A3 (zh)
CN (1) CN1229007C (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005179B2 (en) * 2002-07-26 2006-02-28 The Regents Of The University Of California Conductive inks for metalization in integrated polymer microsystems
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Ｆｃｍ株式会社 導電性シートおよびそれを含む製品
JP2005072168A (ja) * 2003-08-22 2005-03-17 Nitto Denko Corp 両面配線回路基板およびその製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
US7105372B2 (en) * 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
JP4298597B2 (ja) * 2004-07-01 2009-07-22 日東電工株式会社 配線回路基板および配線回路基板の製造方法
US7703201B2 (en) * 2004-10-25 2010-04-27 International Business Machines Corporation Method of embedding tamper proof layers and discrete components into printed circuit board stack-up
KR100688744B1 (ko) * 2004-11-15 2007-02-28 삼성전기주식회사 고밀도 인쇄회로기판 및 이의 제조방법
DE102004056259A1 (de) * 2004-11-22 2006-05-24 Rohde & Schwarz Gmbh & Co. Kg Kopplungsleitungen für einen YIG-Filter oder YIG-Oszillator und Verfahren zur Herstellung der Kopplungsleitungen
CN100386006C (zh) * 2005-02-04 2008-04-30 光宝科技股份有限公司 印刷电路板及其形成方法
US7877866B1 (en) * 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
JP4887232B2 (ja) * 2007-07-24 2012-02-29 日東電工株式会社 配線回路基板の製造方法
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5762137B2 (ja) * 2011-05-27 2015-08-12 上村工業株式会社 めっき方法
US8564909B1 (en) 2011-10-24 2013-10-22 Magnecomp Corporation Multilayer bond pads for hard disk drive suspensions
KR20140047480A (ko) * 2012-10-12 2014-04-22 주식회사 잉크테크 회로패턴 및 통홀 내 도통라인을 인쇄하여 형성하는 양면인쇄회로기판 형성방법
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
FI126777B (fi) * 2013-08-30 2017-05-15 Elcoflex Oy Menetelmä joustavan piirilevyn valmistamiseksi ja joustava piirilevy
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2017134331A1 (en) * 2016-02-01 2017-08-10 Elcoflex Oy Method for the manufacture of an extremely thin flexible multilayer printed circuit board and a flexible multilayer printed circuit board
CN107404798A (zh) * 2016-05-20 2017-11-28 株洲中车时代电气股份有限公司 一种多层电路连接板及其制造方法
JP2020068339A (ja) * 2018-10-26 2020-04-30 カンタツ株式会社 多層基板形成方法および多層基板形成装置
US10950531B2 (en) * 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN113347808B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 具有厚铜和超微细密线路的多层电路板的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3352730A (en) 1964-08-24 1967-11-14 Sanders Associates Inc Method of making multilayer circuit boards
GB1379558A (en) 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JPH05291727A (ja) * 1992-04-14 1993-11-05 Hitachi Chem Co Ltd 配線板の製造法
CA2114954A1 (en) * 1992-06-15 1993-12-23 Walter Schmidt Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
JPH06132630A (ja) * 1992-10-20 1994-05-13 Matsushita Electric Ind Co Ltd フレキシブル配線板の製造方法
DE59409539D1 (de) * 1993-07-07 2000-11-02 Heinze Dyconex Patente Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
JPH07273466A (ja) * 1994-03-29 1995-10-20 Hitachi Chem Co Ltd 多層配線板の製造方法
US5495665A (en) 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
JP2751902B2 (ja) * 1995-12-27 1998-05-18 日本電気株式会社 多層印刷配線板の製造方法
SG109405A1 (en) 1999-02-04 2005-03-30 Gul Technologies Singapore Ltd Printed circuit boards with solid interconnect and method of producing the same

Also Published As

Publication number Publication date
US6772515B2 (en) 2004-08-10
EP1194021A2 (en) 2002-04-03
CN1347277A (zh) 2002-05-01
US20020056192A1 (en) 2002-05-16
EP1194021A3 (en) 2003-07-23

Similar Documents

Publication Publication Date Title
CN1229007C (zh) 多层印刷线路板的制造方法及其多层印刷线路板
CN1189068C (zh) 多层印刷电路板及其制造方法
JP4944246B2 (ja) プリント配線板及びその製造方法
US6534723B1 (en) Multilayer printed-circuit board and semiconductor device
JP2001196743A (ja) 接着フィルムを用いた多層プリント配線板の製造法
CN1819741A (zh) 聚酰亚胺类柔性铜箔叠层板用铜箔、聚酰亚胺类柔性铜箔叠层板及聚酰亚胺类柔性印刷电路板
JPH11186729A (ja) 多層プリント配線板
JP2007288022A (ja) 多層プリント配線板及びその製造方法
CN1467831A (zh) 多层电路板、多层电路板的制造工艺、用于多层电路的板以及电子装置
JPH1027960A (ja) 多層プリント配線板の製造方法
JPH11214846A (ja) 多層プリント配線板
CN1348678A (zh) 多层印制电路板
CN1241894A (zh) 线路板及其制造方法
JP2004273744A (ja) 熱可塑性樹脂材料およびプリント配線板の製造方法
JP2001237550A (ja) 多層プリント配線板およびその製造方法
KR20120017530A (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JPH098458A (ja) プリント配線板及びその製造方法
JP2004031583A (ja) プリント配線板の製造方法
JPH11307936A (ja) 多層プリント配線板
JP2005064110A (ja) 電子部品用部材並びにこれを用いた電子部品
JP3832406B2 (ja) 多層配線板、半導体装置、および無線電子装置
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2000315866A (ja) 多層配線板およびその製造方法
JP2005327972A (ja) 薄膜多層配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NITTO DENKO CORP.

Free format text: FORMER OWNER: HITACHI CO., LTD.

Free format text: FORMER OWNER: NITTO DENKO CORP.

Effective date: 20040806

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040806

Address after: Osaka Japan

Applicant after: Nitto Denko Corp.

Address before: Tokyo, Japan

Applicant before: Hitachi Ltd.

Co-applicant before: Nitto Denko Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051123

Termination date: 20091027