KR20220031801A - 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템 - Google Patents

메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템 Download PDF

Info

Publication number
KR20220031801A
KR20220031801A KR1020200112634A KR20200112634A KR20220031801A KR 20220031801 A KR20220031801 A KR 20220031801A KR 1020200112634 A KR1020200112634 A KR 1020200112634A KR 20200112634 A KR20200112634 A KR 20200112634A KR 20220031801 A KR20220031801 A KR 20220031801A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
host device
daisy chain
memory module
Prior art date
Application number
KR1020200112634A
Other languages
English (en)
Inventor
서동윤
곽상근
김도형
박경선
박환욱
이원섭
허다애
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200112634A priority Critical patent/KR20220031801A/ko
Priority to US17/356,940 priority patent/US11812547B2/en
Priority to TW110129712A priority patent/TW202211762A/zh
Priority to CN202111025268.7A priority patent/CN114143954A/zh
Publication of KR20220031801A publication Critical patent/KR20220031801A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Abstract

본 발명에 따른 메모리 모듈은 제1 인쇄 회로 기판; 외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓; 상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴; 및 상기 데이지 체인 패턴에 흐르는 전기적 신호를 상기 호스트 장치에 전달한다.

Description

메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템{Memory module, memory module protection device and memory module protection system}
본 발명은 메모리 모듈, 메모리 모듈의 보호장치 및 메모리 모듈의 보호 시스템에 관한 것으로 더욱 상세하게는 회로 기판에 데이지 체인(Daisy Chain) 패턴을 설치하고, 데이지 체인 패턴의 감지 결과로부터 회로 기판의 특성을 결정하고, 회로 기판의 불량여부를 판단하여 회로를 보호하기 위한 장치 및 시스템에 관한 것이다.
메모리 칩이 설치되는 인쇄 회로 기판(PCB: printed circuit board)의 생산에 사용하는 원판(Working panel)은 크기가 커서 인쇄 회로 기판 내 위치에 따라 구리도선 에칭(Cu etching)의 편차가 발생할 수 있고, 인쇄 회로 기판의 임피던스의 불균일성이 존재한다.
종래 상술한 인쇄 회로 기판의 임피던스 불균일성을 해결하기 위하여 임피던스 쿠폰(Impedence Coupon)을 인쇄 회로 기판에 설치하고, 인쇄 회로 기판의 불량 여부를 판단하였다.
그러나, 임피던스 쿠폰의 개수가 증가하면 인쇄 회로 기판에서 실제 회로 소자로서 동작하는 소자의 설치 면적이 감소되고, 결과적으로 인쇄 회로 기판의 실제품 산출 수가 감소되는 문제점이 존재하였다.
본 발명은 메모리 칩이 설치되는 인쇄 회로 기판의 불량여부를 판단하기 위하여, 기존의 임피던스 쿠폰 대신 인쇄 회로 기판의 부품 설치 금지 영역에 데이지 체인(Daisy Chain) 패턴을 설치하고, 데이지 체인에서 감지되는 인쇄 회로 기판의 특성에 기초하여 인쇄 회로 기판의 불량 여부를 결정하는 회로 보호 장치 및 시스템을 제공하고자 한다.
또한, 인쇄 회로 기판의 부품 설치 금지 영역에 데이지 체인(Daisy Chain) 패턴을 설치하여, 외부 호스트에 연결될 수 있는 인쇄 회로 기판을 제공하고자 한다.
상술한 기술적 과제를 해결하기 위하여, 본 발명에 따른 메모리 모듈은 제1 인쇄 회로 기판; 외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓; 상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴; 및 상기 데이지 체인 패턴에 흐르는 전기적 신호를 상기 호스트 장치에 전달한다.
또한, 상기 데이지 체인 패턴은, 상기 제1 인쇄 회로 기판과 다른 제2 인쇄 회로 기판을 상기 제1 회로 기판과 시스템 보드를 통하여 연결하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판은 각각의 데이지 체인 패턴을 포함하고, 상기 호스트 장치에 각각 전기적 신호를 전달할 수 있다.
또한, 상기 데이지 체인 패턴은, 독립적으로 상기 호스트 장치에 전기적 신호를 전달할 수 있다.
또한, 상기 데이지 체인 패턴은, 상기 호스트 장치가 상기 제1 인쇄 회로 기판이 불량으로 판단하면, 상기 제1 회로 기판의 상기 호스트 장치의 연결을 차단할 수 있다.
또한, 상기 제1 인쇄 회로 기판은, 상기 데이지 체인이 설치되는 외부영역; 및부품이 설치되는 내부영역을 포함하고, 상기 데이지 체인 패턴은 상기 내부영역과 미리 설정된 거리를 두고 설치될 수 있다.
또한, 상기 제1 인쇄 회로 기판은, 상기 외부영역과 내부영역의 신호를 오프셋(offset)할 수 있다.
또한, 상기 데이지 체인은, 상기 제1 인쇄 회로 기판의 더미넷(Dummy net)을 통하여 설치될 수 있다.
본 발명에 따른 메모리 모듈 보호 장치는 외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓; 상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴을 포함하되, 상기 호스트 장치는 상기 데이지 체인 패턴에 흐르는 전기적 신호 정보에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정한다.
또한, 상기 호스트 장치는, 상기 인쇄 회로 기판의 특성은 상기 제1 인쇄 회로 기판의 임피던스, 전달 지연 또는 상기 제1 인쇄 회로 기판과 연결된 제2 인쇄 회로 기판의 연결 상태 중 적어도 하나에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정할 수 있다.
또한, 상기 호스트 장치는, 결정된 상기 제1 인쇄 회로 기판의 특성 상기 제1 인쇄 회로 기판의 특성을 판단하고, 판단결과에 기초하여 상기 제1 인쇄 회로 기판의 불량 여부를 결정할 수 있다.
또한, 상기 호스트 장치는, 상기 제1 인쇄 회로 기판이 불량으로 결정되면, 상기 제1 회로 기판의 상기 호스트와의 연결을 차단할 수 있다.
또한, 상기 제1 인쇄 회로 기판은, 상기 데이지 체인이 설치되는 외부 영역;및 부품이 설치되는 내부 영역을 포함하고, 상기 데이지 체인 패턴은 상기 내부 영역과 미리 설정된 거리를 두고 설치되고, 상기 내부영역과 상기 외부영역은 미리 설정된 간격(d)를 두고 설치될 수 있다.
또한, 상기 호스트 장치는, 상기 제1 인쇄 회로 기판의 외부에서 상기 데미지가 발생된 것으로 판단하고, 판단 결과에 시초하여 상기 내부영역의 시그널과 상기 외부영역의 시그널을 오프셋(offset)할 수 있다.
또한, 상기 호스트 장치는, 상기 제1 인쇄 회로 기판 또는 상기 제2 회로 기판에 이상이 있는지 여부를 메모리 칩을 인식하기 전에 미리 결정할 수 있다.
또한, 상기 데이지 체인 패턴은, 상기 제1 인쇄 회로 기판의 더미넷(Dummy net)을 통하여 설치될 수 있다.
본 발명에 따른 메모리 모듈 보호 시스템은, 제1 인쇄 회로 기판; 외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓; 상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴을 포함하되, 상기 호스트 장치는 상기 데이지 체인 패턴에 흐르는 전기적 신호 정보에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정한다.
또한, 상기 호스트 장치는, 상기 인쇄 회로 기판의 특성은 상기 제1 인쇄 회로 기판의 임피던스, 전달 지연 또는 상기 제1 인쇄 회로 기판과 연결된 제2 인쇄 회로 기판의 연결 상태 중 적어도 하나에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정할 수 있다.
또한, 상기 호스트 장치는, 결정된 상기 제1 인쇄 회로 기판의 특성 상기 제1 인쇄 회로 기판의 특성을 판단하고, 판단결과에 기초하여 상기 제1 인쇄 회로 기판의 불량 여부를 결정할 수 있다.
또한, 상기 호스트 장치는, 상기 제1 인쇄 회로 기판이 불량으로 결정되면, 상기 제1 회로 기판의 상기 호스트와의 연결을 차단할 수 있다.
또한, 상기 제1 인쇄 회로 기판은, 상기 데이지 체인이 설치되는 외부 영역;및 부품이 설치되는 내부 영역을 포함하고, 상기 데이지 체인 패턴은 상기 내부 영역과 미리 설정된 거리를 두고 설치되고, 상기 내부영역과 상기 외부영역은 미리 설정된 간격(d)를 두고 설치될 수 있다.
상술한 구성을 포함함으로써, 개시된 회로 보호 장치 및 시스템은 데이지 체인에서 감지되는 인쇄 회로 기판의 특성에 기초하여 인쇄 회로 기판의 불량 여부를 결정할 수 있다.
또한, 개시된 인쇄 회로 기판은 부품 설치 금지 구역에 데이지 체인이 설치되고, 외부 호스트에 연결됨으로써 외부 호스트가 인쇄 회로 기판의 특성을 판단할 수 있게 한다.
도 1은 개시된 메모리 모듈의 블록도이다.
도 2는 개시된 인쇄 회로 기판에 데이지 체인이 설치되는 것을 도시한 것이다.
도 3은 개시된 호스트 장치(10)에 의한 메모리 모듈(100)의 테스트 동작을 개념적으로 도시한 것이다.
도 4는 개시된 데이지 체인 패턴과 내부 부품이 인쇄 회로 기판에서 소정의 간격을 두고 설치된 것 및 외부에서 발생한 데미지(Damage)로부터 인쇄 회로 기판의 내부를 보호하는 것을 도시한 것이다.
도 5는 개시된 메모리 모듈들이 시스템상에 복수개로 연결된 것을 도시한 것이다.
도 6은 개시된 데이지 체인 패턴이 인쇄 회로 기판에 설치되는 구역을 도시한 것이다.
도 7은 개시된 메모리 모듈 보호 시스템이 회로의 불량 여부를 판단하는 것을 도시한 것이다.
도 8은 개시된 메모리 모듈 보호 시스템이 외부에서 발생한 데미지로부터 회로를 보호하는 과정을 도시한 것이다.
도 9는 개시된 메모리 모듈 보호 시스템에서 복수개의 인쇄 회로 기판이 연결된 경우 불량 회로를 결정하는 과정을 도시한 것이다.
도 10은 개시된 메모리 모듈 보호 시스템이 회로에 전원을 인가하기 전 미리 회로의 불량여부를 판단하는 과정을 도시한 것이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 본 명세서가 실시예들의 모든 요소들을 설명하는 것은 아니며, 본 발명이 속하는 기술분야에서 일반적인 내용 또는 실시예들 간에 중복되는 내용은 생략한다. 명세서에서 사용되는 '부, 모듈, 부재, 블록'이라는 용어는 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예들에 따라 복수의 '부, 모듈, 부재, 블록'이 하나의 구성요소로 구현되거나, 하나의 '부, 모듈, 부재, 블록'이 복수의 구성요소들을 포함하는 것도 가능하다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 간접적으로 연결되어 있는 경우를 포함하고, 간접적인 연결은 무선 통신망을 통해 연결되는 것을 포함한다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
제 1, 제 2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 전술된 용어들에 의해 제한되는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.
각 단계들에 있어 식별부호는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다.
이하 첨부된 도면들을 참고하여 본 발명의 작용 원리 및 실시예들에 대해 설명한다.
도 1은 개시된 메모리 모듈(100)의 블록도이다.
도 1을 참조하면, 메모리 모듈(100)은 회로 기판(110), 데이지 체인(120) 및 호스트(200)를 포함하고, 회로 기판(110)과 호스트(200)는 제1 소켓(111) 및 제2 소켓(112)을 통하여 연결된다. 여기서 회로 기판(110)은 인쇄 회로 기판(PCB: Printed Circuit Board) 또는 플렉서블 회로 기판을 포함할 수 있으나 이에 한정되지 않는다. 이하는 본 명세서 에서는 인쇄 회로 기판의 실시예를 설명한다.
인쇄 회로 기판(110)은 저항기, 커패시터, 집적 회로 등 전자 부품을 인쇄 배선판의 표면에 고정하고 부품 사이 구리 배선으로 연결해 전자 회로를 구성한 회로 기판을 의미한다. 인쇄 회로 기판(110)은 외부 영역 및 내부영역으로 구분될 수 있다. 여기서, 인쇄 회로 기판(110)의 외부영역은 회로 기판(110)에 부품이 설치 금지 구역을 의미한다. 외부영역은 회로 기판(110)의 세로 모서리로부터 3.6mm 또는 가로 모서리로부터 1.5mm일 수 있으나 이에 한정되지 않는다. 인쇄 회로 기판(110)의 내부 영역은 부품 또는 회로소자가 설치되는 구역이다. 인쇄 회로 기판(110)의 내부영역에는 메모리 칩들이 설치될 수 있다.
본 발명에 따른 메모리 모듈(100)은 고속 디지털 시스템(High speed digital system)에서 작동할 수 있다. 또한, 복수의 인쇄 회로 기판(110)들이 연결될 수 있고, 복수의 인쇄 회로 기판(110)들이 연결된 경우, 각각의 인쇄 회로 기판(110)들은 제1 인쇄 회로 기판, 제2 인쇄 회로 기판 또는 제n 인쇄 회로 기판으로 명칭될 수 있다.
데이지 체인 패턴(120)은 인쇄 회로 기판(110)의 외부영역에 설치되고, 인쇄회로 기판(110)에 흐르는 전류 또는 전기적 특성을 가진 신호를 감지하는데 이용될 수 있다.
구체적으로, 데이지 체인 패턴(120)은 외부에 존재하는 호스트 장치(10)와 연결되고 인쇄 회로 기판(110)에 흐르는 전류 또는 전기적 신호를 호스트 장치(10)로 전달할 수 있다. 후술하는 바와 같이, 호스트 장치(10)는 데이지 체인 패턴(120)으로부터 전류 또는 전기적 신호를 전달 받고, 데이지 체인 패턴(120)을 통하여 수신된 전류 또는 전기적 신호에 기초하여 인쇄 회로 기판(110)의 특성을 판단할 수 있다. 여기서, 인쇄 회로 기판(110)의 특성은 임피던스(Impedence)또는 전달 지연(Propagation delay)일 수 있다.
데이지 체인 패턴(120)은 인쇄 회로 기판(110)에서 외관상 전기적 속성을 지니지 않은 위치에 배선될 수 있다. 구체적으로, 데이지 체인 패턴(120)은 인쇄 회로 기판(110)에 존재하는 더미넷(Dummy net)을 통하여 연결된다. 여기서 더미넷은 인쇄 회로 기판(110)에서 회로 소자 또는 메모리 칩들이 설치되지 않아서 외관상 전기가 흐르지 않는 것처럼 보이는 위치를 의미한다. 데이지 체인 패턴(120)은 더미넷들을 통하여 연결됨으로써, 인쇄 회로 기판(110)의 특성을 판단하는데 기초가 되는 전기적 신호를 흐르게 할 수 있다.
또한, 데이지 체인 패턴(120)은 회로 기판(110)의 외부 영역에 설치됨으로써, 메모리 모듈(100)외부로부터 발생하는 데미지(Damage)로부터 인쇄 회로 기판(110)의 내부 영역에 설치된 회로 또는 메모리 칩들을 보호할 수 있다. 인쇄 회로 기판(110)에 데이지 체인 패턴(120)이 없는 경우, 외부에서 데미지(Damage)가 발생하면, 인쇄 회로 기판(110)의 내부에 존재하는 소자 또는 회로가 파괴될 수 있다. 그러나, 데이지 체인 패턴(120)이 인쇄 회로 기판(110)의 외부 영역에 설치되고, 데이지 체인 패턴(120)은 외부에서 발생한 데미지를 흡수함으로써, 인쇄 회로 기판(110) 내부를 보호하는데 이용될 수 있다. 데이지 체인 패턴(120)이 외부에서 발생한 데미지로부터 메모리 칩들을 보호하는 과정은 도 4(a), 도 4(b) 및 도 4(c)에서 상세히 설명한다.
제1 소켓(111) 및 제2 소켓(112)는 인쇄 회로 기판(110)에 설치되어 데이지 체인 패턴(120)을 외부에 존재하는 호스트 장치(10)와 연결한다. 구체적으로, 데이지 체인 패턴(120)의 양 끝단은 제1 소켓(111) 및 제2 소켓(112)에 연결되고, 인쇄 회로 기판(110)이 호스트 장치(10)에 제1 소켓(111) 및 제2 소켓(112)를 접점으로 하여 연결됨으로써, 데이지 체인 패턴(120)은 호스트 장치(10)와 연결될 수 있다. 여기서, 제1 소켓(111) 또는 제2 소켓은 탭 핀(pin) 형태로 설치될 수 있으나 이에 한정되지 않고, 호스트 장치(10)와 인쇄 회로 기판(110)을 전기적으로 연결 시킬 수 있는 모든 형태를 포함할 수 있다.
호스트 장치(10)는 인쇄 회로 기판(110)과 전기적으로 연결되어 인쇄 회로 기판(110)의 불량여부를 판단하기 위한 다양한 테스트 동작을 수행할 수 있다. 구체적으로, 호스트 장치(10)는 프로세서(210)를 포함하고, 프로세서(210)는 데이지 체인 패턴(120)으로부터 수신된 전기적 신호에 기초하여 인쇄 회로 기판(120)의 특성을 결정할 수 있다. 상술한 바와 같이, 인쇄 회로 기판(110)의 특성은 특성은 임피던스(Impedence) 또는 전달 지연(Propagation delay)일 수 있다. 또한, 프로세서(210)는 결정된 인쇄 회로 기판(110)의 특성에 기초하여 인쇄 회로 기판(110)의 불량 여부를 결정할 수 있다. 예를 들면, 인쇄 회로 기판(110)내부에 설치된 회로에 단선(Short)가 발생했거나, 불량 소자가 설치된 경우, 인쇄 회로 기판(110)의 임피던스 값은 미리 예상되거나 메모리 벤더(vendor)에 의해 의도된 임피던스 값과 다를 수 있고, 전달 지연(Propagation delay)율 또한 미리 예상된 전달 지연율과 다를 수 있다.
프로세서(210)는 인쇄 회로 기판(110)의 임피던스 또는 전달 지연율이 미리 예상된 값과 다른 것으로 판단되면, 연결된 인쇄 회로 기판(110)을 불량으로 판단하고, 인쇄 회로 기판(110)과 호스트 장치(10)의 연결을 차단하고, 전원 공급을 차단할 수 있다. 또한, 인쇄 회로 기판(110)들의 연결 상태가 불량인 것으로 판단되면, 프로세서(210)는 호스트 장치(10)와 인쇄 회로 기판(110)들의 연결을 차단할 수 있다. 또한, 메모리 모듈(100)의 외부에서 데미지가 발생된 것으로 판단되면, 프로세서(210)는 내부영역에서 발생하는 신호들을 오프셋(offset)함으로써, 회로를 보호할 수 있다. 프로세서(210)는 복수의 인쇄 회로 기판(110)들이 불량인지 여부를 호스트 장치(10)와 메모리 칩들이 연결되기 전에 미리 판단할 수 있다.
도 1에 도시된 메모리 모듈(100)의 구성 요소들의 성능에 대응하여 적어도 하나의 구성요소가 추가되거나 삭제될 수 있다. 또한, 구성 요소들의 상호 위치는 시스템의 성능 또는 구조에 대응하여 변경될 수 있다는 것은 당해 기술 분야에서 통상의 지식을 가진 자에게 용이하게 이해될 것이다.
도 2는 개시된 인쇄 회로 기판(110)에 데이지 체인 패턴(120)이 설치되는 것을 도시한 것이다.
도 2를 참조하면, 인쇄 회로 기판(110)은 복수개의 소켓들(113)을 더 포함할 수 있다. 여기서 소켓들(113)은 호스트 장치(10)와 인쇄 회로 기판(110) 내부 영역에 설치된 메모리 모듈을 연결하는 소켓들을 의미한다. 데이지 체인(120)은 제1 소켓(111) 및 제2 소켓(112)를 접점으로 하여 호스트 장치(10)와 연결되고, 데이지 체인패턴(120)이 호스트 장치(10)와 연결되면, 프로세서(210)는 소켓들(113)이 호스트 장치(10)와 연결되기 전에 인쇄 회로 기판(110)의 불량여부를 판단할 수 있다. 상술한 바와 같이, 프로세서(210)는 데이지 체인 패턴(120)에 흐르는 전기적 신호에 기초하여 인쇄 회로 기판(120)이 불량인지 여부를 판단할 수 있다.
인쇄 회로 기판(110)이 불량으로 판단되면, 프로세서(210)는 소켓들(113)과 호스트(200)의 연결을 차단하고, 인쇄 회로 기판(110) 내부영역에 설치된 메모리 칩들을을 보호할 수 있다. 그러나, 인쇄 회로 기판(110)이 정상인 것으로 판단되면, 프로세서(210)는 소켓들(113)과 호스트 장치(10)를 연결하고, 호스트 장치(10)가 메모리 칩들을 인식하게 할 수 있다.
도 3은 개시된 호스트 장치(10)에 의한 메모리 모듈(100)의 테스트 동작을 개념적으로 도시한 것이다.
도 3을 참조하면, 인쇄 회로 기판(110)은 시스템 보드(20)에 설치되면서, 호스트 장치(10)에 연결될 수 있다. 여기서 시스템 보드(20)는 메모리 모듈(100)을 호스트(10)가 인식하도록 연결해주는 장치를 의미한다. 또한, 시스템 보드(20)는 메모리 모듈(100)을 테스트 하는데 이용될 수 있다. 또한, 호스트 장치(10)의 프로세서(210)는 핫 플러그 컨트롤 로직(Hot Plug Control Logic)을 포함할 수 있다. 핫 플러그 컨트롤 로직(Hot Plug Control Logic)은 메모리 모듈(100)을 보호하기 위한 알고리즘 또는 프로그램을 저장할 수 있다. 인쇄 회로 기판(110)의 제1 소켓(111)은 접지단에 연결되고, 제2 소켓(112)는 프로세서(210)에 연결될 수 있다. 여기서, 인쇄 회로 기판(110)의 제1 소켓(111)이 접지단에 연결된다는 것은 호스트 장치(10)에서 제1 소켓(111)으로 접지 전압을 인가하는 것으로 이해될 수 있다.
도 4는 개시된 데이지 체인 패턴(120)이 외부에서 발생한 데미지(Damage)로부터 인쇄 회로 기판(110)의 내부를 보호하는 과정을 도시한 것이다. 구체적으로 도 4(a)는 데이지 체인 패턴(120)이 설치되지 않은 경우 메모리 모듈(100a)을 도시한 것이고, 도 4(b)는 데이지 체인 패턴(120)이 설치되지 않고, 데미지가 발생한 경우의 메모리 모듈(100b)를 도시한 것이고, 도 4(c)는 데이지 체인 패턴(120)이 설치되고, 외부에서 데미지가 발생한 경우의 메모리 모듈(100c)을 도시한 것이다.
도 4(a)를 참조하면, 외부에서 데미지가 발생하지 않는 경우, 인쇄 회로 기판(110a)의 외부 영역 내부 영역에 설치되는 도선들은 일정한 간격을 두고 배선되기 때문에 외부 시그널 패턴(120a) 및 내부 시그널 패턴(111a)은 일정한 간격을 두고 입력된다.
도 4(b)를 참조하면, 외부에서 데미지가 발생한 경우, 인쇄 회로 기판(110b)에 흐르는 신호에도 영향을 주고, 외부의 데미지로 인하여 외부 영역에 설치된 도선과 내부 영역에 설치된 도선이 전기적으로 연결되면, 외부 시그널 패턴(120b) 및 내부 시그널 패턴(111b) 사이에 쇼트(Short)가 발생할 수 있다. 외부 시그널 패턴(120b) 및 내부 시그널 패턴(111b) 사이에 쇼트(Short)가 발생하면, 복수의 신호들에 노이즈가 생성되고, 인쇄 회로 기판(110b)에 설치된 회로 또는 메모리 칩들이 손상될 수 있다.
도 4(c)를 참조하면, 인쇄 회로 기판(110)의 외부영역에 데이지 체인 패턴(120)이 설치된 경우, 외부에서 발생한 데미지를 데이지 체인 패턴(120)이 흡수한다. 데이지 체인 패턴(120)이 데미지를 흡수하면, 외부 영역과 가까이 설치된 도선들 및 내부 영역에 설치된 도선들은 전기적으로 연결되지 않고, 데미지로부터 보호받을 수 있다. 결과적으로, 인쇄 회로 기판(110)의 외부영역에 데이지 체인 패턴(120)이 설치된 경우, 외부 시그널 패턴(120c) 및 내부 시그널 패턴(111c)는 외부에서 발생한 데미지에도 불구하고 쇼트(Short)없이 일정한 간격을 두고 입력될 수 있다. 여기서 데이지 체인 패턴(120)은 내부영역과 일정한 간격(d)를 두고 설치될 수 있다. 여기서 일정한 간격(d)은 데이지 체인 패턴(120)의 특성에 따라 외부에서 발생한 데미지를 내부 영역으로 전달하지 않을 수 있는 충분한 간격을 의미한다. 또한, 호스트 장치(10)는 메모리 모듈(100)외부 에서 데미지가 발생하였는지 여부를 판단할 수 있고, 메모리 모듈(100)외부에서 데미지가 발생한 것으로 판단되면 호스트 장치(10)는 외부영역의 시그널과 내부영역의 시그널을 오프셋(Offset)시킬 수 있다.
도 5는 개시된 메모리 모듈(200a, 200b, 200c, 200d)들이 시스템 보드(20)에 복수로 연결된 것을 도시한 것이다.
도 5를 참조하면, 본 발명에 따른 메모리 모듈(200a, 200b, 200c, 200d)들은 시스템 보드(20)상에 복수로 설치될 수 있다. 도 5에는 편의상 4개의 메모리 모듈(200a, 200b, 200c, 200d)을 개시하였으나, 이에 한정되지 아니하고, 시스템 보드(130)상에는 N개의 회로 보호 장치들(200(n))들이 설치될 수 있다. 또한, 편의상 메모리 모듈(200a, 200b, 200c, 200d)들이 복수로 연결되는 경우 메모리 모듈(200a, 200b, 200c, 200d)들이 각각 포함하는 인쇄 회로 기판(210a, 210b, 210c, 210d)들은 제1 인쇄 회로 기판 또는 제2 인쇄 회로 기판 등의 용어로 지칭될 수 있다.
또한, 복수의 인쇄 회로 기판(110)들의 데이지 체인 패턴(120)들이 데이지 체인으로 연결되어 복수의 메모리 모듈(100)들에 대한 테스트 동작을 수행하는 경우, 프로세서(210)는 회로 기판(110)들의 연결 상태를 판단할 수 있다. 구체적으로, 메모리 모듈(200a, 200b, 200c, 200d)은 시스템 보드(20)에 각각 설치되어 병렬로 연결되고, 하나의 호스트 장치(10)에 연결될 수 있다. 메모리 모듈(200a, 200b, 200c, 200d)들이 포함하는 각각의 제1 소켓들(211a, 211b, 211c, 211d)은 호스트 장치(10)에 연결되어 각각 접자 전압을 인가 받고, 제2 소켓들(212a, 212b, 212c, 212d)은 각각 호스트 장치(10)의 프로세서(11)에 연결될 수 있다. 호스트 장치(10)는 메모리 모듈(200a, 200b, 200c, 200d)들 각각의 특성을 독립적으로 판단할 수 있다.
호스트 장치(10)는 연결된 복수의 인쇄 회로 기판(210a, 210b, 210c, 210d)들의 불량여부를 동시에 각각 판단할 수 있다. 구체적으로 호스트 장치(10)는 연결된 복수의 인쇄 회로 기판(210a, 210b, 210c, 210d)들의 특성을 각각 판단하고, 불량 메모리 모듈을 결정할 수 있다. 또한, 호스트 장치(10)는 연결된 복수의 인쇄 회로 기판(210a, 210b, 210c, 210d)들의 연결 상태도 판단할 수 있다. 구체적으로, 임피던스 또는 전달 지연 특성이 미리 예상된 값과 일치 함에도 불구하고 전기적 신호의 이상이 감지되면, 호스트 장치(10)는 인쇄 회로 기판(210a, 210b, 210c, 210d)들의 연결 상태가 불량인 것으로 판단할 수 있으며, 인쇄 회로 기판(210a, 210b, 210c, 210d)들 중 적어도 하나의 연결이 불량인 것으로 판단할 수 있다.
도 6은 개시된 데이지 체인 패턴(120)이 인쇄 회로 기판(110)에 설치되는 구역을 도시한 것이다.
본 발명에 따른 데이지 체인 패턴(120)은 인쇄 회로 기판(110)의 외부 영역에 설치된다. 도 6을 참조하면, 인쇄 회로 기판(110)의 외부 영역은 해치로 표현된 부분으로 부품 설치 금지 구역을 의미하고, 내부 영역은 인쇄 회로 기판(110)의 부품 설치 구역을 의미한다. 여기서, 인쇄 회로 기판(110)에 설치되는 부품은 메모리칩을 포함할 수 있으나 이에 한정되지 않는다.
상술한 바와 같이 인쇄 회로 기판(110)은 내부영역에 메모리 칩들을 포함할 수 있는데, 메모리 모듈(100)이 시스템 보드(20)과 체결되는 경우, 소켓들(113)과 메모리 모듈의 간섭을 방지하기 위하여 메모리 칩들은 인쇄 회로 기판(110)의 외곽으로부터 일정한 간격을 두고 설치된다. 여기서, 일정한 간격은 부품 설치 금지 구역으로, 인쇄 회로 기판(110)의 세로 모서리로부터 3.0mm 내지 3.6mm일 수 있고, 가로 모서리로부터 0.5mm 내지 1.5mm일 수 있으나 이에 한정되지 않고, 다양한 범위의 부품 설치 금지 구역을 포함할 수 있다.
도 7은 개시된 메모리 모듈 보호 시스템이 메모리 모듈(100)의 불량 여부를 판단하는 것을 도시한 것이다.
메모리 모듈(100)의 불량여부를 판단하기 위해서, 인쇄 회로 기판(110)을 시스템 보드(20)에 연결한다(S1001). 여기서, 인쇄 회로 기판(110)의 제1 소켓(111)과 제2 소켓(112)이 시스템 보드(20)에 연결됨으로써, 인쇄 회로 기판(110)과 호스트 장치(10)가 연결될 수 있다.
인쇄 회로 기판(110)과 호스트 장치(10)가 연결되면, 호스트 장치(10)는 인쇄 회로 기판(110)에 미리 설정된 전류를 인가한다(S1002). 여기서, 미리 설정된 전류는 인쇄 회로 기판(110)을 파괴하지 않으면서, 인쇄 회로 기판(110)의 특성을 판단할 수 있는 전류이다. 또한, 데이지 체인 패턴(120)은 인쇄 회로 기판(110)에 인가된 전류를 감지할 수 있다.
데이지 체인 패턴(120)이 인쇄 회로 기판(110)에 인가된 전류를 감지하면, 호스트 장치(10)는 인쇄 회로 기판(110)의 불량여부를 판단한다(S1003). 구체적으로, 호스트 장치(10)는 인쇄 회로 기판(110)의 임피던스가 미리 설정된 임피던스와 상이하거나, 회로가 단선된 것으로 판단되는 경우, 인쇄 회로 기판(110)이 불량인 것으로 판단한다.
인쇄 회로 기판(110)이 불량인 것으로 판단되면, 호스트 장치(10)는 데이지 체인 패턴(120)과 제1 소켓(111), 제2 소켓(112) 및 소켓들(113)과 호스트(200)와의 전류를 차단하고, 데이지 체인 패턴(120)을 호스트 장치(10)는 데이지 체인 패턴(120)과 제1 소켓(111), 제2 소켓(112) 및 소켓들(113)과 호스트 장치(10)와의 전류를 차단하지 않고, 메모리 모듈(100)과 호스트 장치(10)를 연결시킨다.
도 8은 개시된 데이지 체인 패턴(120)이 외부에서 발생한 데미지로부터 메모리 모듈을 보호하는 과정을 도시한 것이다.
인쇄 회로 기판(110)의 외부영역에 설치된 데이지 체인 패턴(120)은 외부에서 발생한 데미지를 감지하고(S2001), 감지된 데미지를 흡수한다(S2002).
데이지 체인 패턴(120)이 감지된 데미지를 흡수하면, 호스트 장치(10)는 인쇄 회로 기판(110)에 흐르는 신호에 쇼트(Short)가 발생했는지 여부를 판단한다(S2003). 구체적으로, 외부에서 데미지가 발생한 경우, 인쇄 회로 기판(110)의 외부 시그널 패턴(121) 및 내부 시그널 패턴(122) 사이에 쇼트(Short)가 발생할 수 있는데, 호스트 장치(10)는 데이지 체인 패턴(120)으로부터 인쇄 회로 기판(110)에 흐르는 신호를 감지하고, 인쇄 회로 기판(110)에 흐르는 신호간 쇼트(Short)가 발생하였는지 판단한다.
인쇄 회로 기판(110)에 흐르는 신호간 쇼트(Short)가 발생한 것으로 판단되면, 호스트 장치(10)는 데이지 체인 패턴(120)과 제1 소켓(111), 제2 소켓(112) 및 소켓들(113)과 호스트 장치(10)와의 전류를 차단하고, 데이지 체인 패턴(120)을 오픈한다(S2004). 그러나 인쇄 회로 기판(110)에 흐르는 신호간 쇼트(Short)가 발생하지 않은 것으로 판단되면 호스트 장치(10)는 데이지 체인 패턴(120)과 제1 소켓(111), 제2 소켓(112) 및 소켓들(113)과 호스트 장치(10)와의 전류를 차단하지 않고, 메모리 모듈(100)과 시스템을 연결시킨다.
도 9는 개시된 메모리 모듈(100)에서 복수개의 인쇄 회로 기판(110)들이 연결된 경우 불량 회로를 결정하는 과정을 도시한 것이다.
각각의 인쇄 회로 기판(110)들에 설치된 데이지 체인(120)들은 각각의 인쇄 회로 기판(110)들의 특성을 감지한다(S3001). 구체적으로, 메모리 모듈(100)과 호스트 장치(10)가 연결되기 전에, 호스트 장치(10)는 제1 소켓(111) 및 제2 소켓(112)을 통하여 호스트 장치(10)와 데이지 체이(120)을 연결하고, 각각의 인쇄 회로 기판(110)의 특성을 판단한다.
각각의 인쇄 회로 기판(110)의 특성이 판단되면, 호스트 장치(10)는 임피던스 특성이 미리 설정된 기준을 만족하지 못하는 인쇄 회로 기판(110)이 존재하는지 판단한다(S3002). 여기서, 미리 설정된 기준은 인쇄 회로 기판(110) 고유의 임피던스 또는 메모리 칩이 실장된 경우의 인쇄 회로 기판(110)의 임피던스일 수 있다.
인쇄 회로기판(110)의 임피던스 특성이 미리 설정된 기준을 만족하지 못하는인쇄 회로 기판(110)이 존재하는 것으로 판단되면, 호스트 장치(10)는 불량 인쇄 회로 기판으로 결정된 인쇄 회로 기판의 데이지 체인 패턴(120)과 제1 소켓(111), 제2 소켓(112) 및 소켓들(113)과 호스트 장치(10)와의 전류를 차단하고, 데이지 체인 패턴(120)을 오픈한다(S3003). 그러나 모든 인쇄 회로 기판(110)들의 임피던스가 모두 미리 설정된 기준에 부합하는 것으로 판단되면 호스트 장치(10)는 데이지 체인 패턴(120)들과 제1 소켓(111)들, 제2 소켓(112)들 및 소켓들(113)과 호스트 장치(10)와의 전류를 차단하지 않고, 메모리 모듈(100)들과 시스템을 연결시킨다.
도 10은 개시된 메모리 모듈(100)에 전원을 인가하기 전에 미리 인쇄 회로 기판(110)의 불량여부를 판단하는 과정을 도시한 것이다.
인쇄 회로 기판(110)의 불량 여부를 판단하기 위하여, 호스트 장치(10)와 메모리 모듈(100)이 연결되기 전에 불량 여부를 판단할 메모리 모듈(100)을 호스트 장치(10)와 연결시킨다(S4001).
불량 여부를 판단할 메모리 모듈(100)이 호스트 장치(10)와 연결 되면 도 7 내지 도 8의 과정 중 적어도 하나를 거쳐서 인쇄 회로 기판(110)의 불량 여부를 판단한다(S4002).
판단 결과, 인쇄 회로 기판(110)이 불량인 것으로 판단되면, 호스트 장치(10)는 호스트 장치(10)가 인쇄 회로 기판(110)에 실장된 메모리 모듈을 인식하지 못하도록 불량 인쇄 회로 기판으로의 전류를 차단한다(S4003). 그러나, 인쇄 회로 기판(110)이 정상인 것으로 판단되면, 호스트 장치(10)는 메모리 모듈(100)과 호스트 장치(10)를 연결시키고, 메모리 모듈(100)이 동작하도록 전류를 인가한다.
한편, 개시된 실시예들은 컴퓨터에 의해 실행 가능한 명령어를 저장하는 기록매체의 형태로 구현될 수 있다. 명령어는 프로그램 코드의 형태로 저장될 수 있으며, 프로세서에 의해 실행되었을 때, 프로그램 모듈을 생성하여 개시된 실시예들의 동작을 수행할 수 있다. 기록매체는 컴퓨터로 읽을 수 있는 기록매체로 구현될 수 있다.
컴퓨터가 읽을 수 있는 기록매체로는 컴퓨터에 의하여 해독될 수 있는 명령어가 저장된 모든 종류의 기록 매체를 포함한다. 예를 들어, ROM(Read Only Memory), RAM(Random Access Memory), 자기 테이프, 자기 디스크, 플래쉬 메모리, 광 데이터 저장장치 등이 있을 수 있다.
이상에서와 같이 첨부된 도면을 참조하여 개시된 실시예들을 설명하였다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고도, 개시된 실시예들과 다른 형태로 본 발명이 실시될 수 있음을 이해할 것이다. 개시된 실시예들은 예시적인 것이며, 한정적으로 해석되어서는 안 된다.
100: 메모리 모듈
110: 인쇄 회로 기판 111: 제1 소켓 112: 제2 소켓 113: 소켓들
120: 데이지 체인 패턴
10: 호스트 장치
11: 프로세서
20: 시스템 보드

Claims (20)

  1. 제1 인쇄 회로 기판;
    외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓;
    상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴; 및
    상기 데이지 체인 패턴에 흐르는 전기적 신호를 상기 호스트 장치에 전달하는 메모리 모듈.
  2. 제1 항에 있어서,
    상기 데이지 체인 패턴은,
    상기 제1 인쇄 회로 기판과 다른 제2 인쇄 회로 기판을 상기 제1 회로 기판과 시스템 보드를 통하여 연결하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판은 각각의 데이지 체인 패턴을 포함하고, 상기 호스트 장치에 각각 전기적 신호를 전달하는 메모리 모듈.
  3. 제2 항에 있어서,
    상기 데이지 체인 패턴은,
    독립적으로 상기 호스트 장치에 전기적 신호를 전달하는 메모리 모듈.
  4. 제3 항에 있어서,
    상기 데이지 체인 패턴은,
    상기 호스트 장치가 상기 제1 인쇄 회로 기판이 불량으로 판단하면, 상기 제1 회로 기판의 상기 호스트 장치의 연결을 차단하는 메모리 모듈.
  5. 제1 항에 있어서,
    상기 제1 인쇄 회로 기판은,
    상기 데이지 체인이 설치되는 외부영역;및
    부품이 설치되는 내부영역을 포함하고,
    상기 데이지 체인 패턴은 상기 내부영역과 미리 설정된 거리를 두고 설치되는 메모리 모듈.
  6. 제5 항에 있어서,
    상기 제1 인쇄 회로 기판은,
    상기 외부영역과 내부영역의 신호를 오프셋(offset) 하는 회로 보호 장치.
  7. 제1 항에 있어서,
    상기 데이지 체인은,
    상기 제1 인쇄 회로 기판의 더미넷(Dummy net)을 통하여 설치되는 메모리 모듈.
  8. 제1 인쇄 회로 기판;
    외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓;
    상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴을 포함하되,
    상기 호스트 장치는 상기 데이지 체인 패턴에 흐르는 전기적 신호 정보에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정하는 메모리 모듈 보호 장치.
  9. 제8 항에 있어서,
    상기 호스트 장치는,
    상기 인쇄 회로 기판의 특성은 상기 제1 인쇄 회로 기판의 임피던스, 전달 지연 또는 상기 제1 인쇄 회로 기판과 연결된 제2 인쇄 회로 기판의 연결 상태 중 적어도 하나에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정하는 메모리 모듈 보호 장치.
  10. 제9 항에 있어서,
    상기 호스트 장치는,
    결정된 상기 제1 인쇄 회로 기판의 특성 상기 제1 인쇄 회로 기판의 특성을 판단하고, 판단결과에 기초하여 상기 제1 인쇄 회로 기판의 불량 여부를 결정하는 메모리 모듈 보호 장치.
  11. 제10 항에 있어서,
    상기 호스트 장치는,
    상기 제1 인쇄 회로 기판이 불량으로 결정되면, 상기 제1 회로 기판의 상기 호스트와의 연결을 차단하는 메모리 모듈 보호 장치.
  12. 제8 항에 있어서,
    상기 제1 인쇄 회로 기판은,
    상기 데이지 체인이 설치되는 외부 영역;및
    부품이 설치되는 내부 영역을 포함하고,
    상기 데이지 체인 패턴은 상기 내부 영역과 미리 설정된 거리를 두고 설치되고, 상기 내부영역과 상기 외부영역은 미리 설정된 간격(d)를 두고 설치되는 메모리 모듈 보호 장치.
  13. 제12 항에 있어서,
    상기 호스트 장치는,
    상기 제1 인쇄 회로 기판의 외부에서 상기 데미지가 발생된 것으로 판단하고, 판단 결과에 시초하여 상기 내부영역의 시그널과 상기 외부영역의 시그널을 오프셋(offset) 하는 메모리 모듈 보호 장치.
  14. 제9 항에 있어서,
    상기 호스트 장치는,
    상기 제1 인쇄 회로 기판 또는 상기 제2 회로 기판에 이상이 있는지 여부를 메모리 칩을 인식하기 전에 미리 결정하는 메모리 모듈 보호 장치.
  15. 제9 항에 있어서,
    상기 데이지 체인 패턴은,
    상기 제1 인쇄 회로 기판의 더미넷(Dummy net)을 통하여 설치되는 메모리 모듈 보호 장치.
  16. 제1 인쇄 회로 기판;
    외부에 마련된 호스트 장치와 연결되는 제1 소켓 및 제2 소켓;
    상기 제1 소켓과 상기 제2 소켓을 상기 제1 인쇄 회로 기판의 외부영역을 따라 연결하는 데이지 체인 패턴을 포함하되,
    상기 호스트 장치는 상기 데이지 체인 패턴에 흐르는 전기적 신호 정보에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정하는 메모리 모듈 보호 시스템.
  17. 제16 항에 있어서,
    상기 호스트 장치는,
    상기 인쇄 회로 기판의 특성은 상기 제1 인쇄 회로 기판의 임피던스, 전달 지연 또는 상기 제1 인쇄 회로 기판과 연결된 제2 인쇄 회로 기판의 연결 상태 중 적어도 하나에 기초하여 상기 제1 인쇄 회로 기판의 특성을 결정하는 메모리 모듈 보호 시스템.
  18. 제17 항에 있어서,
    상기 호스트 장치는,
    결정된 상기 제1 인쇄 회로 기판의 특성 상기 제1 인쇄 회로 기판의 특성을 판단하고, 판단결과에 기초하여 상기 제1 인쇄 회로 기판의 불량 여부를 결정하는 메모리 모듈 보호 시스템.
  19. 제16 항에 있어서,
    상기 호스트 장치는,
    상기 제1 인쇄 회로 기판이 불량으로 결정되면, 상기 제1 회로 기판의 상기 호스트와의 연결을 차단하는 메모리 모듈 보호 시스템.
  20. 제16 항에 있어서,
    상기 제1 인쇄 회로 기판은,
    상기 데이지 체인이 설치되는 외부 영역;및
    부품이 설치되는 내부 영역을 포함하고,
    상기 데이지 체인 패턴은 상기 내부 영역과 미리 설정된 거리를 두고 설치되고, 상기 내부영역과 상기 외부영역은 미리 설정된 간격(d)를 두고 설치되는 메모리 모듈 보호 시스템.
KR1020200112634A 2020-09-03 2020-09-03 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템 KR20220031801A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200112634A KR20220031801A (ko) 2020-09-03 2020-09-03 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템
US17/356,940 US11812547B2 (en) 2020-09-03 2021-06-24 Memory module for protection of a circuit, a memory module protection device, and a memory module protection system
TW110129712A TW202211762A (zh) 2020-09-03 2021-08-12 記憶體模組、記憶體模組保護電路及記憶體模組保護系統
CN202111025268.7A CN114143954A (zh) 2020-09-03 2021-09-02 存储器模块、存储器模块保护装置和存储器模块保护系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200112634A KR20220031801A (ko) 2020-09-03 2020-09-03 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템

Publications (1)

Publication Number Publication Date
KR20220031801A true KR20220031801A (ko) 2022-03-14

Family

ID=80357835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200112634A KR20220031801A (ko) 2020-09-03 2020-09-03 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템

Country Status (4)

Country Link
US (1) US11812547B2 (ko)
KR (1) KR20220031801A (ko)
CN (1) CN114143954A (ko)
TW (1) TW202211762A (ko)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172063A (en) * 1991-05-23 1992-12-15 Northern Telecom Limited Method and circuit for testing the conductive circuitry of a printed circuit board
US5392219A (en) * 1993-07-06 1995-02-21 Digital Equipment Corporation Determination of interconnect stress test current
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
KR100645645B1 (ko) 2003-12-09 2006-11-13 삼성전기주식회사 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
US7304500B2 (en) * 2003-12-29 2007-12-04 Faraday Technology Corp. Programmable logic module and upgrade method thereof
JP4632122B2 (ja) * 2004-12-16 2011-02-16 エルピーダメモリ株式会社 モジュール
US7948772B2 (en) 2006-07-04 2011-05-24 Orient Semiconductor Electronics Memory card with electrostatic discharge protection and manufacturing method thereof
US8041990B2 (en) 2007-06-28 2011-10-18 International Business Machines Corporation System and method for error correction and detection in a memory system
US20090132977A1 (en) 2007-11-21 2009-05-21 Inventec Corporation Method of establishing coupon bar
US7800385B2 (en) 2008-03-13 2010-09-21 Oracle America, Inc. Apparatus and method for testing electrical interconnects
KR101474770B1 (ko) 2008-05-20 2014-12-22 삼성전자 주식회사 검사패턴을 구비하는 인쇄회로기판
KR20100129600A (ko) 2009-06-01 2010-12-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 장치
KR101039775B1 (ko) 2009-09-01 2011-06-09 대덕전자 주식회사 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
KR101077399B1 (ko) 2010-07-09 2011-10-26 삼성전기주식회사 인쇄회로기판의 검사 방법
US9350155B2 (en) 2014-01-08 2016-05-24 Dell Products L.P. Memory short protection system
US9658280B2 (en) 2014-02-11 2017-05-23 Foresite, Inc. Test board and method for qualifying a printed circuit board assembly and/or repair process
KR101572089B1 (ko) 2014-06-09 2015-11-25 대덕지디에스 주식회사 인쇄회로기판 검사방법
KR101733076B1 (ko) * 2016-01-28 2017-05-08 해성디에스 주식회사 광학적 검사 시스템
JP6794856B2 (ja) 2017-02-06 2020-12-02 株式会社リコー 接地ショート箇所検出装置、接地ショート箇所検出方法及び接地ショート箇所検出プログラム
KR102567974B1 (ko) 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
US10379153B1 (en) 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US10334720B1 (en) 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same

Also Published As

Publication number Publication date
US20220070999A1 (en) 2022-03-03
US11812547B2 (en) 2023-11-07
CN114143954A (zh) 2022-03-04
TW202211762A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
TWI438451B (zh) 用於故障偵測與防護之電子設備
EP1159624B1 (en) High bandwidth passive integrated circuit tester probe card assembly
EP0317469B1 (en) Electrostatic discharge protection for electronics packages
CN101971716B (zh) 10g xfp相容的pcb
US7277298B2 (en) Multi-terminal device and printed wiring board
KR100483211B1 (ko) 접속케이블과통신장치와통신방법
CN100590439C (zh) 静电放电测试装置及方法
US20040027779A1 (en) Electrostatic discharge protection
CN209764965U (zh) 显示屏及显示装置
TWI690057B (zh) 半導體記憶裝置
US6607394B2 (en) Hot-pluggable electronic component connection
KR20220031801A (ko) 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템
CN102448242A (zh) 便携式信息处理装置
KR100567984B1 (ko) 전기 접속 소자를 구비한 집적 회로
CN115878390A (zh) 一种用于测试内存信号的测试板
JP2000235431A (ja) コンピュータシャーシ識別方法
US20020022405A1 (en) Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
US8373432B2 (en) Automated test equipment employing test signal transmission channel with embedded series isolation resistors
KR102277909B1 (ko) 디스플레이 패널의 테스트 장치
US6891731B1 (en) Crosstalk cancellation for integrated circuit package configuration
JP2019061394A (ja) カードリーダ
US9484295B2 (en) Image forming apparatus, chip, and chip package to reduce cross-talk between signals
EP0412119B1 (en) Static-free interrogating connector for electric components
KR20070077614A (ko) 정전기방전 보호패턴을 구비한 인쇄회로기판 및 이를구비한 반도체 패키지
CN218975141U (zh) 固态硬盘