TW202211762A - 記憶體模組、記憶體模組保護電路及記憶體模組保護系統 - Google Patents

記憶體模組、記憶體模組保護電路及記憶體模組保護系統 Download PDF

Info

Publication number
TW202211762A
TW202211762A TW110129712A TW110129712A TW202211762A TW 202211762 A TW202211762 A TW 202211762A TW 110129712 A TW110129712 A TW 110129712A TW 110129712 A TW110129712 A TW 110129712A TW 202211762 A TW202211762 A TW 202211762A
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
socket
memory module
daisy
Prior art date
Application number
TW110129712A
Other languages
English (en)
Inventor
徐東允
郭商根
金度亨
朴敬善
朴煥旭
李源燮
許多愛
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202211762A publication Critical patent/TW202211762A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Abstract

一種記憶體模組包括：第一印刷電路板；第一插座及第二插座；以及菊花鏈圖案，形成於第一印刷電路板的第一區中且連接至第一插座及第二插座，其中當第一插座及第二插座連接至主機元件時，菊花鏈圖案上的電性訊號被傳送至主機元件。

Description

保護電路之記憶體模組、記憶體模組保護元件以及記憶體模組保護系統
本文中闡述的本揭露的實施例是有關於一種記憶體模組、一種記憶體模組保護元件及一種記憶體模組保護系統，且更具體而言，是有關於一種用於保護電路之電路及系統。
隨著用於製造其中安裝有記憶體晶片的印刷電路板（printed circuit board，PCB）的工作面板的大小增加，可能在其中安裝有記憶體晶片的印刷電路板的每一位置處出現銅配線蝕刻的偏差，藉此導致印刷電路板的阻抗不平衡。
為了校正上述印刷電路板的阻抗不平衡，可在印刷電路板中安裝阻抗試件（coupon），以判斷印刷電路板是否有故障。
然而，在其中安裝於印刷電路板中的阻抗試件的數目增加的情形中，其中實際電路部件將形成於印刷電路板中的面積減小。因此，將安裝於印刷電路板上的產品的數目可能減少。
本揭露的實施例提供一種電路保護元件及一種電路保護系統，所述電路保護系統能夠基於藉由安裝於印刷電路板的其中禁止安裝組件的區中的菊花鏈圖案（而不是傳統的阻抗試件）而偵測到的印刷電路板的特性來判斷印刷電路板是否有故障。
本揭露的實施例亦提供一種印刷電路板，所述印刷電路板能夠藉由在印刷電路板的其中禁止安裝組件的區中安裝菊花鏈圖案來與外部主機連接。
根據本揭露的實施例，提供一種記憶體模組，所述記憶體模組包括：第一印刷電路板；第一插座及第二插座；以及菊花鏈圖案，形成於所述第一印刷電路板的第一區中且連接至所述第一插座及所述第二插座，其中當所述第一插座及所述第二插座連接至主機元件時，所述菊花鏈圖案上的電性訊號被傳送至所述主機元件。
根據本揭露的實施例，提供一種記憶體模組保護電路，所述記憶體模組保護電路包括：第一印刷電路板；第一插座及第二插座，可與主機元件連接；以及菊花鏈圖案，形成於所述第一印刷電路板的邊緣區中且與所述第一插座及所述第二插座連接，其中所述主機元件基於關於所述菊花鏈圖案的電性訊號的資訊來確定所述第一印刷電路板的特性。
根據本揭露的實施例，提供一種記憶體模組保護系統，所述記憶體模組保護系統包括：第一印刷電路板；第一插座及第二插座，可與設置於所述記憶體模組保護系統外部的主機元件連接；以及菊花鏈圖案，設置於所述第一印刷電路板的邊緣區中且與所述第一插座及所述第二插座連接，其中所述主機元件基於關於所述菊花鏈圖案的電性訊號的資訊來確定所述第一印刷電路板的特性。
在說明書通篇中，相同的參考編號可表示相同的部件。在說明書中，例如零件、模組、構件及區塊等用語可使用軟體或硬體來達成，且多個零件、模組、構件及區塊可在單個部件中達成，或者一個零件、模組、構件或區塊可包括多個部件。
在說明書通篇中，當一零件被指「連接」至另一零件時，該用語可包括「直接連接」及「間接連接」。舉例而言，「間接連接」可包括「經由無線通訊網路連接」。
另外，當一零件「包括」一部件時，可更包括另一部件。
本文中使用例如第一、第二等用語來區分一個部件與另一部件，且所述部件並不限於上述用語。
如本文中所使用的，單數形式「一個（a/an）」亦旨在包括複數形式，除非上下文清楚地指示並非如此。
操作中的參考編號是為了便於說明而使用的且並不限制操作的次序。舉例而言，操作可藉由不同於所闡述的次序的次序來實行，除非上下文清楚地指示特定的次序。
在下文中，將參照附圖闡述本揭露的實施例。
圖1是根據本揭露實施例的記憶體模組100的方塊圖。
參照圖1，記憶體模組100包括電路板110、菊花鏈圖案120及主機元件10，且電路板110與主機元件10藉由第一插座111及第二插座112連接。此處，電路板110可包括但並不限於印刷電路板（PCB）或可撓性電路板。在下文中，以下將闡述印刷電路板的實施例。換言之，電路板110現在將被稱為印刷電路板110。
印刷電路板110可為用於藉由將例如電阻器、電容器及積體電路等電子組件緊固於印刷電路板110的表面上且利用銅配線連接電子組件來形成電子電路的電路板。印刷電路板110可包括外部區及內部區。此處，印刷電路板110的外部區可為其中禁止安裝組件的區。外部區可沿著印刷電路板110的縱向邊緣佈置且具有約3.6毫米的寬度，或者沿著印刷電路板110的橫向邊緣佈置且具有約1.5毫米的寬度，但並不限於此。印刷電路板110的內部區可為其中安裝有組件或電路部件的區（或區段）。在印刷電路板110的內部區中可安裝有記憶體晶片。
根據本揭露實施例的記憶體模組100可在高速數位系統中進行操作。另外，可連接多個印刷電路板110。在此種情形中，所述多個印刷電路板110中的每一者可被稱為「第一印刷電路板」、「第二印刷電路板」或「第n印刷電路板」。
菊花鏈圖案120可安裝於印刷電路板110的外部區中且可用於偵測在印刷電路板110處流動的電流或者具有電性特性的訊號。
舉例而言，菊花鏈圖案120可與印刷電路板110外部的主機元件10連接且可向主機元件10提供流過印刷電路板110的電流或者藉由印刷電路板110傳播的電性訊號。如稍後將闡述的，主機元件10可被提供來自菊花鏈圖案120的電流或電性訊號且可基於自菊花鏈圖案120提供的電流或電性訊號來確定印刷電路板110的特性。此處，印刷電路板110的特性可包括阻抗或傳播延遲。
為了外觀，菊花鏈圖案120可形成於印刷電路板110的不存在電性屬性的位置處。舉例而言，藉由印刷電路板110中存在的虛設網來形成菊花鏈圖案120。此處，虛設網可為印刷電路板110的以下位置：由於電路部件或記憶體晶片未安裝於所述位置處，因此為了外觀，所述位置被視為電力不流動。由於藉由虛設網形成菊花鏈圖案120，因此菊花鏈圖案120可允許電性訊號傳播，所述電性訊號是確定印刷電路板110的特性的基礎。
另外，由於菊花鏈圖案120安裝於印刷電路板110的外部區中，因此菊花鏈圖案120可保護安裝於印刷電路板110的內部區中的電路或記憶體晶片免受來自外部的損壞。在其中印刷電路板110的外部區不存在菊花鏈圖案120的情形中，存在於印刷電路板110內的部件或電路可能被來自外部的損壞破壞。相比之下，在其中在印刷電路板110的外部區中安裝有菊花鏈圖案120的情形中，菊花鏈圖案120可吸收來自外部的損壞，且因此，菊花鏈圖案120可保護印刷電路板110的內部。將參照圖4A、圖4B及圖4C更全面地闡述菊花鏈圖案120保護記憶體晶片免受來自外部的損壞的製程。
在印刷電路板110中安裝第一插座111及第二插座112，以將菊花鏈圖案120與印刷電路板110外部的主機元件10連接。舉例而言，由於將菊花鏈圖案120的相對的端連接至第一插座111及第二插座112且使用第一插座111及第二插座112作為接觸點來將印刷電路板110與主機元件10連接，因此可將菊花鏈圖案120與主機元件10連接。舉例而言，可將菊花鏈圖案120的第一端連接至第一插座111且可將菊花鏈圖案120的第二端連接至第二插座112。此處，第一插座111及第二插座112可以分接頭引腳（tap pin）的形式安裝，但並不限於此。舉例而言，第一插座111及第二插座112可包括能夠將主機元件10與印刷電路板110電性連接的任何形式。
可將主機元件10與印刷電路板110電性連接，以實行用於判斷印刷電路板110是否有故障的各種測試操作。舉例而言，主機元件10可包括處理器，且處理器可基於自菊花鏈圖案120接收的電性訊號來確定印刷電路板110的特性。如上所述，印刷電路板110的特性可包括阻抗或傳播延遲。另外，基於所確定的印刷電路板110的特性，處理器可判斷印刷電路板110是否有故障。舉例而言，在其中安裝於印刷電路板110內的電路中出現短路或者在印刷電路板110內安裝有故障的部件的情形中，印刷電路板110的阻抗值可不同於預先確定的或者記憶體供應商期望的阻抗值。另外，傳播延遲率亦可不同於預先確定的傳播延遲率。
當確定印刷電路板110的阻抗值或傳播延遲率不同於預先確定的值時，處理器可確定與主機元件10連接的印刷電路板110有故障且可將主機元件10自印刷電路板110斷開連接，使得不向印刷電路板110供電。另外，當確定印刷電路板110的連接有故障時，處理器可將主機元件10自印刷電路板110斷開連接。舉例而言，若兩個印刷電路板110之間的連接有故障，則處理器可將主機元件10自印刷電路板110斷開連接。另外，當確定損壞已來自記憶體模組100的外部時，處理器可藉由對內部區中產生的訊號進行偏置來保護印刷電路板110上的電路。在將主機元件10與記憶體晶片連接之前，處理器可預先判斷是印刷電路板110亦或多個印刷電路板110有故障。
端視圖1中所示的記憶體模組100的組件的效能而定，記憶體模組100可更包括至少一個組件或者可不包括記憶體模組100的組件中的至少一者。另外，熟習此項技術者應理解，記憶體模組100的組件的位置可端視系統的效能或結構而改變。
圖2示出根據本揭露實施例的安裝於印刷電路板110中的菊花鏈圖案120。
參照圖2，印刷電路板110可更包括多個插座113。此處，插座113可為將主機元件10與安裝於印刷電路板110的內部區中的記憶體晶片連接的插座。可使用第一插座111及第二插座112將菊花鏈圖案120與主機元件10連接。在其中將菊花鏈圖案120與主機元件10連接的情形中，在將插座113與主機元件10連接之前，處理器可判斷印刷電路板110是否有故障。如上所述，基於藉由菊花鏈圖案120傳播的電性訊號，處理器可判斷印刷電路板110是否有故障。
當確定印刷電路板110有故障時，處理器可不將主機元件10與插座113連接。在此種未連接狀態下，安裝於印刷電路板110的內部區中的記憶體晶片受到保護。相比之下，當確定印刷電路板110正常時，處理器可將插座113與主機元件10連接，且因此，主機元件10可辨識記憶體晶片。
圖3示出根據本揭露實施例的其中主機元件10對記憶體模組100進行測試的操作。
參照圖3，當在系統板20中安裝印刷電路板110時，可將印刷電路板110與主機元件10連接。此處，系統板20可為允許主機元件10辨識記憶體模組100的元件。另外，系統板20可用於對記憶體模組100進行測試。另外，主機元件10的處理器可包括熱插拔控制邏輯（hot plug control logic）。熱插拔控制邏輯可儲存用於保護記憶體模組100的演算法或程式。印刷電路板110的第一插座111可與接地端子連接，且印刷電路板110的第二插座112可與處理器連接。此處，可以自主機元件10施加的接地電壓來連接印刷電路板110的第一插座111。
圖4A、圖4B及圖4C示出根據本揭露實施例的其中菊花鏈圖案120保護印刷電路板110的內部免受來自外部的損壞的製程。舉例而言，圖4A示出與其中未安裝菊花鏈圖案120的情形對應的記憶體模組100a，圖4B示出與其中未安裝菊花鏈圖案120且出現損壞的情形對應的記憶體模組100b，且圖4C示出與其中安裝有菊花鏈圖案120且損壞來自外部的情形對應的記憶體模組100c。
參照圖4A，在其中損壞不是來自外部的情形中，由於配線以規則的間隔安裝於印刷電路板110a的外部區及內部區中，因此外部訊號圖案120a及內部訊號圖案111a是以規則的間隔輸入。
參照圖4B，在其中損壞來自外部的情形中，在印刷電路板110b中傳送（或傳播）的訊號可能受到損壞的影響。舉例而言，當印刷電路板110b的外部區中的配線與印刷電路板110b的內部區中的配線由於外部損壞而電性連接時，外部訊號圖案120b及內部訊號圖案111b可能被短路。當外部訊號圖案120b及內部訊號圖案111b被短路時，在多個訊號處可能出現雜訊。在此種情形中，安裝於印刷電路板110b中的電路或記憶體晶片可能受到損壞。
參照圖4C，在其中在印刷電路板110的外部區中安裝有菊花鏈圖案120的情形中，菊花鏈圖案120吸收來自外部的損壞。由於菊花鏈圖案120吸收損壞，鄰近外部區安裝的配線與安裝於內部區中的配線可能不電性連接，因此可保護配線免受損壞。因此，在其中在印刷電路板110的外部區中安裝有菊花鏈圖案120的情形中，即使損壞來自外部，外部訊號圖案120c及內部訊號圖案111c仍可以規則的間隔輸入而不會短路。此處，菊花鏈圖案120可與內部區間隔開如給定距離「d」那般多。此處，端視菊花鏈圖案120的特性而定，給定距離「d」可為足以防止來自外部的損壞被傳送至內部區的間隔。另外，主機元件10可判斷損壞是否來自記憶體模組100的外部。舉例而言，當確定損壞來自記憶體模組100的外部時，主機元件10可使外部區的訊號與內部區的訊號偏置開。
圖5示出根據本揭露實施例的與系統板20連接的多個記憶體模組200(a)、200(b)、200(c)及200(d)。
參照圖5，根據本揭露實施例的所述多個記憶體模組200(a)、200(b)、200(c)及200(d)可安裝於系統板20中。為了方便起見，在圖5中揭露了四個記憶體模組200(a)、200(b)、200(c)及200(d)，但本揭露並不限於此。舉例而言，N個記憶體模組200(n)可安裝於系統板20中。另外，為了方便起見，在其中連接所述多個記憶體模組200(a)、200(b)、200(c)及200(d)的情形中，分別包括於記憶體模組200(a)、200(b)、200(c)及200(d)中的印刷電路板210(a)、210(b)、210(c)及210(d)可被稱為「第一印刷電路板」、「第二印刷電路板」等。
另外，在其中在所述多個印刷電路板210(a)、210(b)、210(c)及210(d)的菊花鏈圖案220(a)、220(b)、220(c)及220(d)以菊花鏈方式連接的狀態下在對所述多個記憶體模組200(a)、200(b)、200(c)及200(d)實行測試操作的情形中，（主機的）處理器可確定印刷電路板210(a)、210(b)、210(c)及210(d)的連接狀態。舉例而言，記憶體模組200(a)、200(b)、200(c)及200(d)可安裝於系統板20中以並聯連接且可與一個主機元件10連接。分別包括於記憶體模組200(a)、200(b)、200(c)及200(d)中的第一插座211(a)、211(b)、211(c)及211(d)可與主機元件10連接且可被供應接地電壓，且分別包括於記憶體模組200(a)、200(b)、200(c)及200(d)中的第二插座212(a)、212(b)、212(c)及212(d)可與主機元件10的處理器連接。主機元件10可獨立地確定記憶體模組200(a)、200(b)、200(c)及200(d)的特性。
主機元件10可同時且獨立地判斷如此連接的所述多個印刷電路板210(a)、210(b)、210(c)及210(d)是否有故障。舉例而言，主機元件10可分別確定所述多個印刷電路板210(a)、210(b)、210(c)及210(d)的特性且可確定有故障的記憶體模組。舉例而言，基於印刷電路板210(a)的特性，主機元件10可確定記憶體模組200(a)有故障，且基於印刷電路板210(a)的特性，主機元件10可確定記憶體模組200(b)有故障。另外，主機元件10可確定與主機元件10連接的所述多個印刷電路板210(a)、210(b)、210(c)及210(d)的連接狀態。舉例而言，當偵測到異常電性訊號時，即使阻抗或傳播延遲特性與預先預測的阻抗或傳播延遲特性一致，主機元件10仍可確定所述多個印刷電路板210(a)、210(b)、210(c)及210(d)的連接狀態有故障或者可確定所述多個印刷電路板210(a)、210(b)、210(c)及210(d)中的至少一者的連接狀態有故障。
圖6示出印刷電路板110的其中安裝有根據本揭露實施例的菊花鏈圖案120的區段。
根據本揭露實施例的菊花鏈圖案120安裝於印刷電路板110的外部區中。參照圖6，印刷電路板110的外部區（對應於陰影部分）是其中禁止安裝組件的區，且印刷電路板110的內部區是印刷電路板110的其中安裝有組件的區。此處，安裝於印刷電路板110中的組件可包括但並不限於記憶體晶片。
如上所述，印刷電路板110可在內部區中包括記憶體晶片。當記憶體模組100與系統板20耦合時，為了防止插座113與記憶體模組100之間的干擾，記憶體晶片與印刷電路板110的邊緣間隔開如給定距離那般多。此處，用於確定其中禁止安裝組件的區的給定距離可為距印刷電路板110的縱向邊緣約3.0毫米至約3.6毫米且可為距印刷電路板110的橫向邊緣約0.5毫米至約1.5毫米。然而，本揭露並不限於此。舉例而言，可不同地改變或修改其中禁止安裝組件的範圍。
圖7示出根據本揭露實施例的記憶體模組保護系統如何判斷記憶體模組100是否有故障。
將印刷電路板110與系統板20連接，以判斷記憶體模組100是否有故障（S1001）。此處，可藉由將印刷電路板110的第一插座111及第二插座112與系統板20連接來將印刷電路板110與主機元件10連接。
在將印刷電路板110與主機元件10連接之後，主機元件10向印刷電路板110施加給定電流（S1002）。此處，給定電流是可在不分解印刷電路板110的條件下確定印刷電路板110的特性的電流。另外，菊花鏈圖案120可偵測施加至印刷電路板110的電流。
當菊花鏈圖案120偵測到施加至印刷電路板110的電流時，主機元件10判斷印刷電路板110是否有故障（S1003）。舉例而言，在其中印刷電路板110的阻抗不同於給定阻抗或者確定電路被短路的情形中，主機元件10確定印刷電路板110有故障。
當確定印刷電路板110有故障時，主機元件10打開菊花鏈圖案120且阻擋去往第一插座111、第二插座112及插座113的電流。當確定印刷電路板110沒有故障時，將記憶體模組100與主機元件10連接而不阻擋電流被提供至菊花鏈圖案120、第一插座111、第二插座112及插座113（S1004）。
圖8示出根據本揭露實施例的菊花鏈圖案120保護記憶體模組免受來自外部的損壞的製程。
安裝於印刷電路板110的外部區中的菊花鏈圖案120偵測來自外部的損壞（S2001）且吸收偵測到的損壞（S2002）。
在菊花鏈圖案120吸收偵測到的損壞之後，主機元件10判斷在印刷電路板110的訊號處是否出現短路（S2003）。舉例而言，參照圖4C，在其中損壞來自外部的情形中，印刷電路板110的外部訊號圖案120c及內部訊號圖案111c可能被短路。在此種情形中，主機元件10可自菊花鏈圖案120偵測印刷電路板110的訊號且判斷在印刷電路板110的訊號處是否出現短路。
當確定在印刷電路板110的訊號處出現短路時，主機元件10阻擋去往第一插座111、第二插座112及插座113的電流且打開菊花鏈圖案120（S2004）。然而，當確定在印刷電路板110的訊號處未出現短路時，主機元件10將記憶體模組100與系統連接而不阻擋菊花鏈圖案120、第一插座111、第二插座112、插座113及主機元件10的電流的條件下。
圖9示出當連接所述多個印刷電路板110時，在根據本揭露實施例的記憶體模組100處確定有故障的電路的製程。
分別安裝於印刷電路板110中的菊花鏈圖案120中的每一者偵測對應的印刷電路板110的特性（S3001）。舉例而言，在將記憶體模組100與主機元件10連接之前，主機元件10藉由第一插座111及第二插座112而與菊花鏈圖案120連接且確定印刷電路板110的特性。
在確定印刷電路板110的特性之後，主機元件10判斷印刷電路板110中的至少一者是否具有不滿足給定參考的阻抗特性（S3002）。此處，給定參考可為印刷電路板110的唯一阻抗或者其中安裝有記憶體晶片的印刷電路板110的阻抗。
當確定存在其阻抗特性不滿足給定參考的印刷電路板110時，主機元件10阻擋去往被確定為有故障的印刷電路板110的第一插座111、第二插座112及插座113的電流且打開菊花鏈圖案120（S3003）。然而，當印刷電路板110中的所有或一些印刷電路板110被確定為具有與給定參考一致的阻抗時，主機元件10將記憶體模組100與系統連接而不阻擋去往印刷電路板100中的所有或一些印刷電路板100的第一插座111、第二插座112及插座113的電流。
圖10示出在根據本揭露實施例向記憶體模組100供電之前，預先判斷印刷電路板110是否有故障的製程。
為了判斷印刷電路板110是否有故障，在將主機元件10與包括印刷電路板110的記憶體模組100連接之前，將主機元件10與針對故障確定的記憶體模組100連接（S4001）。
在將主機元件10與針對故障確定的記憶體模組100連接之後，藉由圖7及圖8的製程中的至少一者來判斷印刷電路板110是否有故障（S4002）。
當確定印刷電路板110是有故障的印刷電路板時，主機元件10阻擋去往有故障的印刷電路板的電流，使得主機元件10無法辨識包括有故障的印刷電路板的記憶體模組110（S4003）。相比之下，當確定印刷電路板110是普通印刷電路板時，將主機元件10與包括普通印刷電路板110的記憶體模組100連接且向與主機元件10連接的記憶體模組100施加電流，以便進行操作。
應理解，所揭露的實施例可被實施為儲存可由電腦執行的指令的記錄介質。指令可以程式代碼的形式儲存，且當由處理器執行時，可產生程式模組，使得可實行所揭露的實施例的操作。記錄介質可被實施成電腦可讀取記錄介質。
電腦可讀取記錄介質包括能夠被其中儲存有電腦所解釋的指令的所有類型的記錄介質。舉例而言，電腦可讀取記錄介質可包括唯讀記憶體（read only memory，ROM）、隨機存取記憶體（random access memory，RAM）、磁帶、磁盤、快閃記憶體、光學資料儲存元件等。
藉由包括上述配置，所揭露的電路保護電路及系統可基於藉由菊花鏈圖案偵測到的印刷電路板的特性來判斷印刷電路板是否有故障。
另外，所揭露的印刷電路板可包括安裝於其中禁止安裝組件的區中的菊花鏈圖案，以與外部主機連接，且因此可允許外部主機確定印刷電路板的特性。
儘管已參照本揭露的實施例闡述了本揭露，但對於熟習此項技術者而言將顯而易見的是，可在不背離以下申請專利範圍中提出的本揭露的精神及範圍的條件下對其進行各種改變及修改。
10:主機元件 20:系統板 100、100a、100b、100c、200(a)、200(b)、200(c)、200(d):記憶體模組 110:印刷電路板/電路板 110a、210(a):印刷電路板/第一印刷電路板 110b、210(b):印刷電路板/第二印刷電路板 111、211(a)、211(b)、211(c)、211(d):第一插座 111a、111b、111c:內部訊號圖案 112、212(a)、212(b)、212(c)、212(d):第二插座 113:插座 120、220(a)、220(b)、220(c)、220(d):菊花鏈圖案 120a、120b、120c:外部訊號圖案 210(c):印刷電路板/第三印刷電路板 210(d):印刷電路板/第四印刷電路板 d:給定距離 S1001、S1002、S1003、S1004、S2001、S2002、S2003、S2004、S3001、S3002、S3003、S4001、S4002、S4003:步驟
藉由參照附圖詳細闡述本揭露的實施例，本揭露的以上及其他特徵將變得顯而易見。 圖1是根據本揭露實施例的記憶體模組的方塊圖。 圖2示出根據本揭露實施例的安裝於印刷電路板上的菊花鏈圖案。 圖3示出根據本揭露實施例的其中主機元件對記憶體模組進行測試的操作。 圖4A、圖4B及圖4C示出根據本揭露實施例的菊花鏈圖案及以規則間隔安裝於印刷電路板中的內部組件，以及如何保護印刷電路板的內部免受來自外部的損壞。 圖5示出根據本揭露實施例的安裝於系統上的多個記憶體模組。 圖6示出印刷電路板的其中安裝有根據本揭露實施例的菊花鏈圖案的區段（zone）。 圖7示出根據本揭露實施例的記憶體模組保護系統如何判斷電路是否有故障。 圖8示出根據本揭露實施例的記憶體模組保護系統保護電路免受來自外部的損壞的製程。 圖9示出當連接多個印刷電路板時，在根據本揭露實施例的記憶體模組保護系統處確定故障電路的製程。 圖10示出在根據本揭露實施例的記憶體模組保護系統向電路供電之前預先判斷電路是否有故障的製程。
10:主機元件
100:記憶體模組
110:印刷電路板/電路板
111:第一插座
112:第二插座
120:菊花鏈圖案

Claims (10)

  1. 一種記憶體模組，包括： 第一印刷電路板； 第一插座及第二插座；以及 菊花鏈圖案，形成於所述第一印刷電路板的第一區中且連接至所述第一插座及所述第二插座， 其中當所述第一插座及所述第二插座連接至主機元件時，所述菊花鏈圖案上的電性訊號被傳送至所述主機元件。
  2. 如請求項1所述的記憶體模組，更包括第二印刷電路，所述第二印刷電路與所述第一印刷電路板一起設置於系統板上， 其中在所述第二印刷電路板的第一區中形成有菊花鏈圖案，且 其中所述第一印刷電路板的所述菊花鏈圖案及所述第二印刷電路板的所述菊花鏈圖案分別向所述主機元件傳送電性訊號。
  3. 如請求項2所述的記憶體模組，其中所述第一印刷電路板的所述菊花鏈圖案及所述第二印刷電路板的所述菊花鏈圖案獨立地將所述電性訊號傳送至所述主機元件。
  4. 如請求項3所述的記憶體模組，其中當所述第一印刷電路板被確定為有故障時，所述主機元件自所述第一印刷電路板斷開連接。
  5. 如請求項1所述的記憶體模組，其中在所述第一印刷電路板的第二區中安裝有組件，且 其中所述菊花鏈圖案與所述第二區間隔開第一距離。
  6. 如請求項5所述的記憶體模組，其中所述第一印刷電路板偏置所述第二區的訊號與所述第一區的訊號。
  7. 如請求項1所述的記憶體模組，其中所述菊花鏈圖案包括所述第一印刷電路板的虛設網。
  8. 一種記憶體模組保護電路，包括： 第一印刷電路板； 第一插座及第二插座，能夠與主機元件連接；以及 菊花鏈圖案，形成於所述第一印刷電路板的邊緣區中且與所述第一插座及所述第二插座連接， 其中所述主機元件基於關於所述菊花鏈圖案的電性訊號的資訊來確定所述第一印刷電路板的特性。
  9. 如請求項8所述的記憶體模組保護電路，其中所述主機元件基於所述第一印刷電路板的阻抗或所述第一印刷電路板的傳播延遲來確定所述第一印刷電路板的所述特性。
  10. 一種記憶體模組保護系統，包括： 第一印刷電路板； 第一插座及第二插座，能夠與設置於所述記憶體模組保護系統外部的主機元件連接；以及 菊花鏈圖案，設置於所述第一印刷電路板的邊緣區中且與所述第一插座及所述第二插座連接， 其中所述主機元件基於關於所述菊花鏈圖案的電性訊號的資訊來確定所述第一印刷電路板的特性。
TW110129712A 2020-09-03 2021-08-12 記憶體模組、記憶體模組保護電路及記憶體模組保護系統 TW202211762A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0112634 2020-09-03
KR1020200112634A KR20220031801A (ko) 2020-09-03 2020-09-03 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템
US17/356,940 2021-06-24
US17/356,940 US11812547B2 (en) 2020-09-03 2021-06-24 Memory module for protection of a circuit, a memory module protection device, and a memory module protection system

Publications (1)

Publication Number Publication Date
TW202211762A true TW202211762A (zh) 2022-03-16

Family

ID=80357835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129712A TW202211762A (zh) 2020-09-03 2021-08-12 記憶體模組、記憶體模組保護電路及記憶體模組保護系統

Country Status (4)

Country Link
US (1) US11812547B2 (zh)
KR (1) KR20220031801A (zh)
CN (1) CN114143954A (zh)
TW (1) TW202211762A (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172063A (en) * 1991-05-23 1992-12-15 Northern Telecom Limited Method and circuit for testing the conductive circuitry of a printed circuit board
US5392219A (en) * 1993-07-06 1995-02-21 Digital Equipment Corporation Determination of interconnect stress test current
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
KR100645645B1 (ko) 2003-12-09 2006-11-13 삼성전기주식회사 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
US7304500B2 (en) * 2003-12-29 2007-12-04 Faraday Technology Corp. Programmable logic module and upgrade method thereof
JP4632122B2 (ja) * 2004-12-16 2011-02-16 エルピーダメモリ株式会社 モジュール
US7948772B2 (en) 2006-07-04 2011-05-24 Orient Semiconductor Electronics Memory card with electrostatic discharge protection and manufacturing method thereof
US8041990B2 (en) 2007-06-28 2011-10-18 International Business Machines Corporation System and method for error correction and detection in a memory system
US20090132977A1 (en) 2007-11-21 2009-05-21 Inventec Corporation Method of establishing coupon bar
US7800385B2 (en) 2008-03-13 2010-09-21 Oracle America, Inc. Apparatus and method for testing electrical interconnects
KR101474770B1 (ko) 2008-05-20 2014-12-22 삼성전자 주식회사 검사패턴을 구비하는 인쇄회로기판
KR20100129600A (ko) 2009-06-01 2010-12-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 장치
KR101039775B1 (ko) 2009-09-01 2011-06-09 대덕전자 주식회사 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
KR101077399B1 (ko) 2010-07-09 2011-10-26 삼성전기주식회사 인쇄회로기판의 검사 방법
US9350155B2 (en) 2014-01-08 2016-05-24 Dell Products L.P. Memory short protection system
US9658280B2 (en) 2014-02-11 2017-05-23 Foresite, Inc. Test board and method for qualifying a printed circuit board assembly and/or repair process
KR101572089B1 (ko) 2014-06-09 2015-11-25 대덕지디에스 주식회사 인쇄회로기판 검사방법
KR101733076B1 (ko) * 2016-01-28 2017-05-08 해성디에스 주식회사 광학적 검사 시스템
JP6794856B2 (ja) 2017-02-06 2020-12-02 株式会社リコー 接地ショート箇所検出装置、接地ショート箇所検出方法及び接地ショート箇所検出プログラム
KR102567974B1 (ko) 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
US10379153B1 (en) 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US10334720B1 (en) 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same

Also Published As

Publication number Publication date
CN114143954A (zh) 2022-03-04
KR20220031801A (ko) 2022-03-14
US20220070999A1 (en) 2022-03-03
US11812547B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
KR100705634B1 (ko) 대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈
US7633147B2 (en) Semiconductor unit having two device terminals for every one input/output signal
TWI438451B (zh) 用於故障偵測與防護之電子設備
EP1159624B1 (en) High bandwidth passive integrated circuit tester probe card assembly
US6445242B2 (en) Fuse selectable pinout package
US5117331A (en) Bus control signal routing and termination
US8586873B2 (en) Test point design for a high speed bus
TWI690057B (zh) 半導體記憶裝置
US20050063166A1 (en) Method and apparatus for providing an integrated printed circuit board registration coupon
CN101232009A (zh) 用于集成电路模块的安装结构
US20070120425A1 (en) Multi-layer printed circuit board with through hole, electronic device, and method for manufacturing multi-layer printed circuit board with through hole
US6449170B1 (en) Integrated circuit package incorporating camouflaged programmable elements
TW202211762A (zh) 記憶體模組、記憶體模組保護電路及記憶體模組保護系統
US6614662B2 (en) Printed circuit board layout
CN115878390A (zh) 一种用于测试内存信号的测试板
JPH09232697A (ja) プリント配線板
US6891731B1 (en) Crosstalk cancellation for integrated circuit package configuration
US20020118031A1 (en) Connector test card
US6618787B2 (en) Computer printed circuit system board with LVD SCSI device direct connector
KR20070077614A (ko) 정전기방전 보호패턴을 구비한 인쇄회로기판 및 이를구비한 반도체 패키지
KR100850280B1 (ko) 초정밀 검사가 가능한 적층형 테스트 보드
EP3736811A1 (en) Semiconductor device with security features
CN113498248B (zh) 电路板组件及应用其的电子装置
CN115119401B (zh) 一种印刷电路板及电子设备
US20170086287A1 (en) Printed circuit board