KR100705634B1 - 대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈 - Google Patents

대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈 Download PDF

Info

Publication number
KR100705634B1
KR100705634B1 KR1020040111920A KR20040111920A KR100705634B1 KR 100705634 B1 KR100705634 B1 KR 100705634B1 KR 1020040111920 A KR1020040111920 A KR 1020040111920A KR 20040111920 A KR20040111920 A KR 20040111920A KR 100705634 B1 KR100705634 B1 KR 100705634B1
Authority
KR
South Korea
Prior art keywords
interposer
module
signal processing
lsi
monitoring
Prior art date
Application number
KR1020040111920A
Other languages
English (en)
Other versions
KR20050067059A (ko
Inventor
후루야마히데토
하마사키히로시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050067059A publication Critical patent/KR20050067059A/ko
Application granted granted Critical
Publication of KR100705634B1 publication Critical patent/KR100705634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]

Abstract

본 발명에 따른 LSI 패키지는, 인쇄배선기판 상에 탑재(mount)할 수 있는 LSI 패키지로서,
상기 인쇄배선기판과의 접속을 돕는 복수의 인쇄배선기판 접속접합부와, 그 일부가 인터포저-사이트 감시단자로서 할당되어 있는 모듈접속단자를 갖춘 인터포저와,
이 인터포저 상에 탑재된 신호처리 LSI 및,
상기 모듈접속단자의 배열에 대응하도록 배열된 복수의 인터포저 접속단자와, 신호처리 LSI로부터 송신되고 있는 신호의 외부 상호접속을 행하는 전송라인을 갖춘 I/F 모듈을 구비하되,
상기 인터포저 접속단자의 일부가 모듈-사이트 감시단자로서 할당되어 있고, 상기 인터포저-사이트 및 모듈-사이트 감시단자가 상기 신호처리 LSI와 상기 I/F 모듈 사이의 전기접촉을 확인하기 위해 감시전류를 흘리도록 구성되어 있다.

Description

대규모 집적회로 패키지, 인터포저, 인터페이스 모듈, 신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈 {LSI PACKAGE, INTERPOSER, INTERFACE MODULE, SIGNAL PROCESSING LSI MONITORING CIRCUIT AND INTERFACE MODULE}
도 1은 본 발명의 제1실시예에 따른 I/F 모듈을 갖춘 LSI 패키지의 구성을 나타낸 개략적인 조감도(鳥瞰圖),
도 2는 인터포저 및 인터포저 주위의 구성을 나타낸 확대 조감도,
도 3은 도 1의 LSI 패키지를 실시하는 I/F 모듈을 나타낸 확대 조감도,
도 4a는 도 3의 직사각형 윈도우 주위의 직사각형 형상 내에 배열되어 있는 인터포저 접속단자의 어레이를 따라 직사각형 링모양의 평면을 절단한 I/F 모듈의 부분적인 개략단면도,
도 4b는 도 2의 신호처리 LSI 주위의 직사각형 형상 내에 배열되어 있는 모듈 접속단자의 어레이를 따라 직사각형 링모양의 평면을 절단한 I/F 모듈의 부분적인 개략단면도,
도 5a 및 도 5b는 전체의 내용이 여기에 참고문헌으로서 짜 넣어져 있는 미국 특허출원 10/778,030호에 개시된 인터포저와 I/F 모듈을 갖춘 LSI 패키지의 I/F 모듈간의 전기적인 접속을 나타내는 개략단면도,
도 6은 본 발명의 제2실시예에 따른 인터포저 및 인터포저 주위의 구성을 나 타낸 확대 조감도,
도 7은 본 발명의 제2실시예에 따른 I/F 모듈을 나타낸 확대 조감도,
도 8a는 도 7의 직사각형 윈도우 주위의 직사각형 형상 내에 배열되어 있는 인터포저 접속단자의 어레이를 따라 직사각형 링모양의 평면을 절단한 I/F 모듈의 부분적인 개략단면도,
도 8b는 도 6의 신호처리 LSI 주위의 직사각형 형상 내에 배열되어 있는 모듈 접속단자의 어레이를 따라 직사각형 링모양의 평면을 절단한 인터포저의 부분적인 개략단면도,
도 9a는 본 발명의 제3실시예의 I/F 모듈을 갖춘 LSI 패키지의 인터포저의 확대 조감도의 일부를 나타낸 도면,
도 9b는 본 발명의 제3실시예의 LSI 패키지의 I/F 모듈의 확대 단면도의 일부를 나타낸 도면,
도 10a는 본 발명의 제3실시예의 변형례에 따른 I/F 모듈을 갖춘 LSI 패키지의 인터포저의 확대 조감도의 일부를 나타낸 도면,
도 10b는 본 발명의 제3실시예의 변형례에 따른 LSI 패키지의 I/F 모듈의 확대 단면도의 일부를 나타낸 도면,
도 11은 본 발명의 제4실시예의 I/F 모듈을 갖춘 LSI 패키지의 신호처리 LSI 내에 집적된 제1전도확인회로를 설명하는 회로도,
도 12는 본 발명의 제4실시예의 변형례에 따른 I/F 모듈을 갖춘 LSI 패키지의 신호처리 LSI 내에 집적된 제2전도확인회로를 설명하는 도면,
도 13은 본 발명의 제5실시예의 I/F 모듈을 갖춘 LSI 패키지의 신호처리 LSI 내에 집적된 제1 I/O 컨트롤러를 설명하는 도면,
도 14는 본 발명의 제5실시예의 변형례에 따른 I/F 모듈을 갖춘 LSI 패키지의 신호처리 LSI 내에 집적된 제2 I/O 컨트롤러를 설명하는 도면이다.
본 발명은 인터페이스(I/F) 모듈을 갖춘 LSI 패키지, 이 LSI 패키지에 사용되는 인터포저 및 I/F 모듈, LSI 패키지를 실현하기 위해 인터포저 상에 탑재(mount)되는 신호처리 LSI, 이 신호처리 LSI와 I/F 모듈 사이의 전기적인 접속을 감시하도록 구성된 LSI 패키지의 감시회로에 관한 것이다.
바이폴라 트랜지스터와 전계효과 트랜지스터 등의 반도체 능동소자의 성능의 향상과 더불어, 신호처리를 위한 대규모 집적회로(이후, "신호처리 LSI"라 기재함)에 있어서 동작속도의 현저한 개선이 시도되고 있다. 그렇지만, 신호처리 LSI에서의 동작속도는 본질적으로 높지만, 기판 레벨(board level) 또는 신호처리 LSI를 탑재하는 인쇄회로기판(printed circuit board) 상에서의 동작속도는 신호처리 LSI에서의 동작속도보다 아직 낮고, 더욱이 인쇄회로기판에 의해 실현되는 래크레벨 (rack level) 패키징 계층 중에 동작속도가 더 낮아진다. 상술한 동작속도 문제는 동작주파수가 높아짐에 따라 더욱 증가하는 전송손실, 노이즈 및 전기적인 상호접속(interconnection)과 관련된 전자기 간섭의 증가에 의해 발생된다. 즉, 배선길 이가 길어짐에 따라 동작주파수는 신호품질을 보증하기 위해 부득이 하게 감소하게 된다. 따라서, 패키징 기술이 신호처리 LSI의 동작속도라기보다 시스템의 동작속도를 제한하는 그러한 경향은 최근 전기적으로 상호접속되는 장치에 있어서 더욱 더 중요해진다.
전기적으로 상호접속되는 장치에서의 그와 같은 문제를 고려해서, 광학적인 상호접속에 의해 신호처리 LSI간의 통신을 행하도록 된 광학적으로 상호접속되는 장치가 제안되어 있다. 광학적인 상호접속에 있어서는, 손실의 주파수 의존으로 인하여 분배라인에서의 전자기 간섭과 접지전위 변동과 관련된 노이즈가 직류로부터 100GHz를 넘는 고주파수대역까지의 주파수범위에 있어서 무시될 수 있어 Gbps의 통신이 쉽게 실현될 수 있다. 광학적인 상호접속에 의해 신호처리 LSI간의 통신을 행하는 그러한 광학적으로 상호접속되는 장치가, 고속신호의 외부 접속에 적합한 I/F 모듈이 신호처리 LSI가 탑재되어 있는 인터포저 상에 직접 탑재되어 있는, 예컨대 「NIKKEI ELECTRONICS, No. 810, pp 121-122, December 3, 2001」에 개시되어 있다.
상술한 더 초기의 기술에서는, 기판 상으로의 인터포저의 탑재은 인터포저가 I/F 모듈과 혼합되어 있는 조건에서 수행되기 때문에, 현재의 인터포저 탑재기술로 인터포저를 기판 상에 탑재하는 것은 어렵다.
예컨대, I/F 모듈은 광파이버 등과 같은 광학적인 전송라인을 가지고 있기 때문에, 광파이버를 그대로 인터포저의 땜납리플로우로(solder reflow furnace) 안에 넣음으로써 열처리를 하는 것은 불가능하다. 작은 동축케이블과 같은 전기적인 전송라인을 전송라인으로 사용할 때에도 동일한 문제가 일어나기 때문에, 그 문제는 광학적인 전송라인이 적용되는 경우로 한정되지 않는다.
NIKKEI ELECTRONICS에 있어서는, 광학적인 전송라인은 분리할 수 있는 광컨넥터에 의해 I/F 모듈로부터 분리될 수 있도록 형성되어 있다. 그렇지만, 분리할 수 있는 광컨넥터 계통에서는, 기계적인 대미지 및 오염으로부터 반도체소자 및 광컨넥터를 보호하기 위한 보호장치가 필요하게 된다. 게다가, 광컨넥터의 접합부(joint)의 열적인 변형을 방지하기 위해 처리온도를 낮추고, 처리시간을 단축시키기 위한 아키텍처가 필요하게 된다. 이들 요구로 인해, 동일한 기판 상에 탑재되리라고 추측되는 다른 부품의 탑재조건이 I/F 모듈의 탑재조건과 맞지 않아 현존하는 기판 어셈블리장비를 그대로 적용할 수 없다는 문제가 있었다. 더욱이, 광컨넥터의 압력 매커니즘과 유지 매커니즘이 분리할 수 있는 광컨넥터 계통에 제공되지 않으면 안되기 때문에, 구성이 더욱 더 복잡해지고, 제조비용이 급격히 증가하게 된다.
이들 상황을 고려하여, 본 발명의 목적은 현존하는 생산라인을 통해 제조될 수 있으면서 극단적으로 복잡하게 되는 구성을 수반하지 않는 I/F 모듈을 갖춘 LSI 패키지를 제공하고, 이 LSI 패키지에 사용되는 인터포저 및 I/F 모듈, LSI 패키지를 실현하기 위해 인터포저 상에 탑재되는 신호처리 LSI, 이 신호처리 LSI와 I/F 모듈 사이의 전기접속을 감시하도록 구성된 LSI 패키지의 감시회로를 제공하는 것이다.
본 발명의 특징은, 인쇄배선기판 상에 탑재할 수 있는 LSI 패키지로서,
상기 인쇄배선기판과의 접속을 돕는 복수의 기판 접속접합부와, 그 일부가 제1감시단자로서 할당되어 있고 다른 부분이 제1전기접합부로서 할당되어 있는 복수의 모듈접속단자를 갖춘 인터포저와,
이 인터포저 상에 탑재된 신호처리 LSI 및,
상기 모듈접속단자의 배열에 대응하도록 배열된 복수의 인터포저 접속단자와, 신호처리 LSI로부터 송신되고 있는 신호의 외부 상호접속을 행하는 전송라인을 갖춘 인터페이스 모듈을 구비하되,
상기 인터포저 접속단자의 일부가 제2감시단자로서 할당되어 있고, 상기 인터포저 접속단자의 다른 부분이 제2전기접합부로서 할당되어 있으며, 상기 제1 및 제2감시단자가 상기 신호처리 LSI와 상기 인터페이스 모듈 사이의 전기접속을 확인하기 위한 감시전류를 흘리도록 구성된 점에 있다.
본 발명의 다른 특징은, LSI 패키지 내에 포함되는 인터포저로서,
LSI 패키지가, 인터포저 상에 탑재된 신호처리 LSI와,
인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 더 포함하고,
인터포저가, 인터페이스 모듈 상에 제공되는 복수의 인터포저 접속단자와 기계적 및 전기적으로 접속하도록 구성된 복수의 모듈접속단자를 구비하며,
모듈접속단자의 일부가 당해 모듈접속단자와 인터포저 접속단자 사이의 전기 접속을 확인하기 위한 감시전류를 흘리는 감시단자로서 할당되도록 된 점에 있다.
본 발명의 또 다른 특징은, LSI 패키지 내에 포함되는 인터페이스 모듈로서,
LSI 패키지가, 신호처리 LSI와, 이 신호처리 LSI를 탑재하는 인터포저 및, 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 더 포함하고,
인터페이스 모듈이 인터포저 상에 제공되는 복수의 모듈접속단자와 기계적 및 전기적으로 접속하도록 구성된 복수의 인터포저 접속단자를 구비하며,
인터포저 접속단자의 일부가 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 확인하기 위한 감시전류를 흘리는 감시단자로서 할당되도록 된 점에 있다.
본 발명의 또 다른 특징은, 신호처리 LSI와, 이 신호처리 LSI를 탑재하는 인터포저 및, 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 포함하고서, 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 감시하도록 구성된 LSI 패키지의 감시회로로서,
신호처리 LSI로부터 인터포저를 통해 인터페이스 모듈까지의 전류경로에서의 저항이 소정의 값보다 작을 때 제1상태신호를, 상기 저항이 소정의 값보다 클 때 제2상태신호를 공급함으로써 전기접속을 확인하도록 구성된 전도확인회로를 갖춘 점에 있다.
본 발명의 또 다른 특징은, 신호처리 LSI와, 이 신호처리 LSI를 탑재하는 인터포저 및, 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 포함하고서, 신호처리 LSI와 인터페이스 모 듈 사이의 전기접속을 감시하도록 구성된 LSI 패키지의 감시회로로서,
신호처리 LSI에 의해 공급되는 감시펄스가 신호처리 LSI로부터 인터포저를 매개로 한 인터페이스 모듈까지의 전류경로를 통해 리턴될 때 제1상태신호를, 상기 감시펄스가 전류경로로부터 리턴되지 않을 때 제2상태신호를 공급함으로써 전기접속을 확인하도록 구성된 전도확인회로를 갖춘 점에 있다.
본 발명의 또 다른 특징은, LSI 패키지 내에 포함되어야 할 신호처리 LSI로서,
LSI 패키지가, 신호처리 LSI를 탑재하는 인터포저와, 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈 및, 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 감시하도록 구성된 감시회로를 더 포함하고 있고,
신호처리 LSI로부터 인터포저를 통해 인터페이스 모듈까지의 전류경로에서의 전기접속이 정상일 때 제1상태신호를, 상기 전기접속이 비정상(이상)일 때 제2상태신호를 공급함으로써 전기접속을 확인하도록 구성된 전도확인회로를 갖춘 점에 있다.
(실시예)
이하, 참부도면을 참조하면서 본 발명의 각종 실시예에 대해 설명한다. 도면의 전체에 걸쳐서 동일하거나 유사한 부품 및 소자에는 동일하거나 유사한 참조번호를 붙이고, 동일하거나 유사한 부품 및 소자의 상세한 설명은 생략하거나 간단화하기로 한다. 반도체장치의 표현에서는 일반적으로 그리고 통상적으로, 각종 도 면이 주어진 도면 내부가 아니라 한 도면으로부터 다른 도면으로 비례하도록 도시되지 않고, 특히 층두께는 도면의 판독을 용이하게 하기 위해 임의로 도시된다는 점을 이해할 수 있을 것이다.
본 발명의 각종 실시예를 설명하기 전에, 도 5a 및 도 5b를 참조하면서 본 발명의 발명자들에 의해 2004년 2월 17일 출원된 미국 특허출원 10/778,030호에 제안되고, 전체 내용이 여기에 참고문헌으로서 짜 넣어진 I/F 모듈을 갖춘 LSI 패키지에 대해 설명하기로 한다. 미국 특허출원 10/778,030호는 고속 I/F 모듈의 외부 상호접속으로서 광학적인 상호접속을 이용하는 예를 나타내고 있다. 도 5a에 있어서, 참조부호 1은 신호처리 LSI이고, 참조부호 2는 인터포저(interposer)이며, 참조부호 3c 및 3o는 접속패드이고, 참조부호 10a, 10b, 10c, …, 10r은 솔더볼(solder ball: 땜납볼)이며, 참조부호 18a 및 18b는 회로기판이고, 참조부호 61a 및 61b는 구동/수신 IC이며, 참조부호 62a 및 62b는 전기/광(electrical to optical: E/O) 또는 광/전기(optical to electrical: O/E) 변환기이고, 참조부호 21은 히트싱크(heat sink)이며, 참조부호 22는 냉각팬이다. 신호처리 LSI로부터/로의 고속신호는 솔더볼(10a, 10b, 10c, …, 10r)을 매개로 해서 인쇄배선기판으로/으로부터 공급되지 않으나, 접속패드(3c, 3o)와 회로기판(18a, 18b)을 매개로 해서 구동/수신 IC(61a, 61b)로/로부터 공급된다. 그 후, EO 또는 OE 변환기(62a, 62b)에 의해 전기신호는 광신호로 변환되고, 광신호는 전기신호로 변환되어 광파이버 다발(bundle: 묶음)(64a, 64b)로 주어진다. 여기서, "인터포저(interposer)"는 반도체칩을 마더보드(motherboard) 등에 접속하는 IC 패키지 내의 소자이다. 인터 포저는 리드프레임, TAB 테이프, 수지기판 등에 의해 실현될 수 있다.
도 5b는 도 5a의 I/F 모듈을 갖춘 LSI 패키지의 완전한 구성을 개략적으로 나타내고 있다. 신호처리 LSI(1)를 탑재하는 인터포저(2) 상에는, 회로기판(18a, 18b), 구동/수신 IC(61a, 61b), EO 또는 OE 변환기(62a, 62b) 및 광파이버 다발(64a, 64b)의 조합을 포함하고 있는 I/F 모듈(4)이 탑재되어 있다. 더욱이, I/F 모듈(4)의 상부에는 히트싱크(21) 및 냉각팬(22)이 부착되어 있다. 도 5b에 나타낸 구성에 의해, 신호처리 LSI(1)의 열방사(heat radiation: 방열)가 행해진다. 상술한 구성의 I/F 모듈을 갖춘 LSI 패키지는 현존하는 패키징 장비(리플로우로 등)에 의해 수행되는 표준의 LSI 패키징 공정(process)과 완전히 동일한 수순 및 조건으로 현존하는 생산라인에 의해 제조된 인쇄배선기판 상에 조립될 수 있다. 인터포저(2)의 꼭대기로부터 인터포저(2)로 I/F 모듈을, 예컨대 스크류나 접착제에 의해 고정하기 위한 공정만이 도 5b에 나타낸 I/F 모듈을 갖춘 LSI 패키지를 조립하기 위한 특유의 작업공정으로 된다. 그렇지만, I/F 모듈을 인터포저(2)에 고정하기 위한 공정이 I/F 모듈을 인터포저(2)의 꼭대기에 얹는 것에 의한 것이기 때문에, 이것은 고정밀도의 위치제어기술(예컨대, ±10㎛)을 필요로 하지 않는다. 즉, I/F 모듈을 인터포저(2)에 고정하기 위한 공정에 대해 일반의 전기 컨넥터에 대한 그러한 위치제어 정밀도는 충분하고, 도 5b에 나타낸 I/F 모듈을 갖춘 LSI 패키지의 조립공정의 비용은 그다지 증가하지 않는다. 즉, 현존하는 저가의 인쇄배선기판(예컨대, 유리에폭시기판 등)을 이용하는 현존하는 패키징 방법에 의해서도, 통상의 기판 전기상호접속에 있어서 일반적으로 실현될 수 없는 고속(예컨대, 20Gbps)의 상호접속이 가능하게 된다.
이러한 LSI 패키지를 대량생산하기 위한 공정 시퀀스에서는, 약간의 생산품이 종종 실패를 동반하게 된다. 실제적으로, 배선기판의 기능불량(malfunction: 오동작)은 I/F 모듈과 인터포저 사이의 전기접합부(electric joint)의 빈약한 접촉에 의해 발생된다. 상기의 실패모드의 주요한 원인은, 예컨대 I/F 모듈 등의 불완전한 삽입과 전기접합부 등으로의 먼지의 오염과 같은 인터포저 상의 I/F 모듈의 빈약한 탑재에 기인한다. 이들 실패원인은 좀처럼 일어나지 않고 비교적 간단하며, 보통은 I/F 모듈을 인터포저 상에 재탑재하고 전기접합부의 공기총 취입 성형(吹入成形)에 의해 회복시키는 것이 가능하지만, 생산 확실성 및 품질제어의 관점에서 이들 실패원인에 대항하도록 알맞은 측정값을 재빨리 찾아내도록 하기 위해 전기접합부의 빈약한 접촉을 즉시 검출하도록 하는 것이 바람직하다.
따라서, 본 발명의 이하의 실시예는 I/F 모듈을 갖춘 LSI 패키지(이하, "LSI 패키지"라 함)를 제안한다. 이 LSI 패키지는, 당해 LSI 패키지에 전기접촉 감시매커니즘을 추가하고, 신호처리 LSI와 I/F 모듈 사이의 전기접촉을 감시하도록 구성된 감시매커니즘을 추가함으로써, 상술한 문제를 해결할 수 있다. 또, 본 발명의 실시예는, 신호처리 LSI와 인터페이스 모듈 사이의 전기접촉을 등가적으로 확인하여 신호처리 LSI와 인터페이스 모듈 사이의 전기접촉을 감시하도록 구성된 감시회로도 제안하고 있다. 본 발명의 실시예는, LSI 패키지 내에 제공되는 전류경로 내에서 빈약한 접촉이 검출될 때 신호를 차단함으로써 인터페이스 모듈로의 신호의 송신 및 인터페이스 모듈로부터의 신호의 수신을 제어하도록 구성된 입력/출력 (I/O) 컨트롤러를 더 제안하고 있다.
다음에는 첨부도면을 참조하면서 본 발명의 제1∼제5실시예에 대해 설명한다. 도면의 전체에 걸쳐서 동일하거나 유사한 부품 및 소자에는 동일하거나 유사한 참조번호를 붙이고, 동일하거나 유사한 부품 및 소자의 상세한 설명은 생략하거나 간단화하기로 한다. 반도체장치의 표현에서는 일반적으로 그리고 통상적으로, 각종 도면이 주어진 도면 내부가 아니라 한 도면으로부터 다른 도면으로 비례하도록 도시되지 않고, 특히 층두께는 도면의 판독을 용이하게 하기 위해 임의로 도시된다는 점을 이해할 수 있을 것이다.
이하의 설명에서는, 본 발명의 충분한 이해를 제공하기 위해 특정의 재료(material), 공정 및 장비 등의 특정의 상세(詳細)를 설명한다. 그렇지만, 이 기술분야에서 통상의 기술을 가진 자라면 이들 특정의 상세한 설명 없이 본 발명이 실시될 수도 있다는 것을 이해할 수 있을 것이다. 다른 경우에, 본 발명을 쓸데없이 불필요하게 하지 않도록 하기 위해 널리 알려진 제조 재료, 공정 및 장비에 대해서는 상세히 설명하지 않기로 한다. 예컨대, 제1∼제5실시예의 설명에 있어서는 광학적인 상호접속을 이용하는 예로서 고속 I/F 모듈의 외부 상호접속을 나타내고 있지만, 작은 동축케이블 어레이와 같은 전기 상호접속을 외부 상호접속에 적용할 수도 있다. 외부 상호접속이 전기 상호접속인 경우에는, 구동/수신 IC 및 광학장치 대신 라인 구동기 IC 및 라인 수신기 IC와 같은 고속 배선 인터페이스 IC를 탑재할 수도 있고, 필요하다면 프리앰파시스회로와 등화기 등을 포함하고 있어도 좋다. 인터포저가 실제로 유지되는 방향에 관계없이 "위(on)", "전면에 걸쳐(over)" 및 "아래(under)" 등의 전치사는 인터포저의 평면상의 표면에 대해 정의되는 것이다. 사이에 끼는 층이 있다고 하더라도 하나의 층은 다른 층 상에 있는 것이다.
(제1실시예)
도 1에 나타낸 바와 같이, 본 발명의 제1실시예에 따른 LSI 패키지는 인터포저(2), 이 인터포저(2) 상에 탑재되어 있는 신호처리 LSI(1) 및 인터포저(2)와 전기적으로 접속되어 있는 I/F 모듈(4)을 갖추고 있다. 인터포저(2)는 당해 인터포저(2)가 전기접합부에 의해 인쇄배선기판(8)에 접속될 수 있도록 신호처리 LSI(1)와 인쇄배선기판(8) 사이의 전기접속을 돕기 위해 사용된다. 신호처리 LSI(1)가 0차 패키징 계통 레벨로서 다루어질 때, "제1레벨 패키지"는 신호처리 LSI(1)와 인터포저에 의해 실현된다. 그리고, I/F 모듈(4)을 "제1레벨 패키지" 상에 탑재함으로써, "제2레벨 패키지"로서의 LSI 패키지가 완성된다. 게다가, "제3레벨 패키지"는 "제2레벨 패키지"와 인쇄배선기판(8)의 조합에 의해 실현된다. 솔더볼은 인터포저(2)를 인쇄배선기판과 전기적으로 접속하기 위해 "인쇄배선기판-접속접합부(10a, 10b, 10c, …, 10r)"로서 도 2에 도시되어 있다. 제1실시예에 따른 인터포저(2)로서 볼 그리드 어레이(ball grid array: BGA) 패키지가 나타내어져 있지만, BGA 패키지 대신 핀 그리드 어레이(pin grid array: PGA) 패키지 및 랜드 그리드 어레이(land grid array: LGA) 패키지 등을 사용하도록 적용할 수 있다. 게다가, 인터포저(2)가 IC 패키지의 구성에 있어서 반도체칩(신호처리 LSI; 1)을 마더보드(인쇄배선기판; 8)에 접속하도록 구성된 패키징 소자의 하나이기 때문에, 리드프레 임, TAB(tape automated bonding) 테이프 또는 수지기판 등이 인터포저(2)로서 사용될 수 있다. 따라서, 합성수지와 같은 각종 유기계 재료와 세라믹, 유리 등과 같은 무기계 재료를 인터포저(2)의 기판재료에 적용할 수 있다. 유기계 재료로서는, 페놀 수지, 폴리에스테르 수지, 에폭시 수지, 폴리이미드 수지, 탄화 플루오르 폴리머 등을 포함할 수 있다. 종이, 직물유리섬유 또는 유리를 기초로 한 재료 등은 적층된 슬랩(slab)구성에 있어서 코어로서 작용하는 보강재로 사용가능하다. 기판재료에 대한 대표적인 무기재료는 세라믹이다. 금속기판은 인터포저(2)의 열소비특성을 향상시킬 목적으로 사용된다. 그리고, 인터포저(2)에 투명기판이 필요할 때 유리가 사용된다. 알루미나(Al2O3), 멀라이트(3Al2O3·2SiO 2), 베릴리아(BeO), 질화알미늄(AlN), 탄화규소(SiC) 등은 인터포저(2)의 세라믹기판으로서 사용가능하다. 게다가, 철 및 동과 같은 금속 상에 폴리이미드를 기초로 한 재료의 내열수지막(heat-resistant resin film)을 적층한 멀티레벨 구조를 가진 금속을 기초로 한 기판(금속절연기판)이 인터포저(2)에 사용되어도 좋다.
복수의 모듈접속단자(마이크로 소켓; 3a∼3x, 11a∼11d)는 I/F 모듈(4)에 대한 접속을 돕기 위해 인터포저(2) 내에 설치되어 있다. 그리고, 모듈접속단자(마이크로 소켓; 3a∼3x, 11a∼11d)의 배열에 대응해서, 인터포저 접속단자(마이크로 핀; 5a∼5x, 12a∼12d)의 배열이 I/F 모듈(4) 내에 설치되어 있다. 본 발명의 제1실시예에 따른 LSI 패키지에 있어서는, 이들 모듈접속단자(마이크로 소켓; 3a∼3x, 11a∼11d) 및 인터포저 접속단자(마이크로 핀; 5a∼5x, 12a∼12d)가 신호처리 LSI(1)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인하도록 구성된 감시단자로서 각각 할당되어 있다. 즉, 인터포저(2) 내에 배치된 모듈접속단자(3a∼3x, 11a∼11d)의 어레이는 인터포저-사이트(interposer-site) 전기접합부(3a∼3x)와 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)를 포함하는 2개의 부분으로 분류되고, 반면에 인터포저 접속단자(5a∼5x, 12a∼12d)의 어레이는 모듈-사이트(module-site) 전기접합부(5a∼5x)와 모듈-사이트 감시단자(12a, 12b, 12c, 12d)를 포함하는 2개의 부분으로 분류되도록 되어 있다.
I/F 모듈(4)은 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x)를 매개로 해서 송신되고 있는 신호(고속신호)의 외부 상호접속을 행하기 위한 전송라인(6a, 6b, 6c, 6d)의 4개의 정렬된 다발(bundle: 묶음)을 가지고 있다. 도 1에 있어서는, 복수의 광파이버에 의해 실현되는 평행 파이버-리본 케이블이 전송라인(6a, 6b, 6c, 6d)의 정렬된 다발로서 도시되어 있다. 전송라인(평행 파이버-리본 케이블; 6a)의 정렬된 다발의 말단(end)에는, 전송라인(평행 파이버-리본 케이블)의 외부의 정렬된 다발과 접속하기 위한 광컨넥터(7)가 나타내어져 있다. 또, 전송라인(6b, 6c, 6d)의 다른 정렬된 다발은 유사한 광컨넥터에 의해 전송라인의 외부의 정렬된 다발에 접속할 수 있게 되어 있다. 전송라인(6a, 6b, 6c, 6d)의 정렬된 다발은 광파이버뿐만 아니라 UV 경화된 에폭시 수지, 폴리이미드 수지 또는 탄화 플루오르 폴리이미드 수지 등에 의해 실현되는 광도파관막에 의해서도 만들 수 있다. 광도파관막에서는, 멀티모드 광도파관막(32)에 대해 50㎛□ 근 방, 단일모드 광도파관막(32)에 대해 9㎛□ 근방의 단면치수를 갖는 리지구조(ridge structure)를 각각 가진 코어의 선형 어레이가 광도파관막의 내부에 있어서 정렬되어도 좋다. 도 1에서는 전송라인(6a, 6b, 6c, 6d)의 4개의 정렬된 다발이 I/F 모듈(4)의 4방향을 따라 연장되고 있는 구조를 나타냈지만, 전송라인의 3개의 정렬된 다발이 3방향 또는 그보다 적은 방향을 따라 취해진 구조도 가능하다. 그리고, I/F 모듈(4)이 5각형 이상의 다각형 형상인 경우는, 전송라인의 복수의 정렬된 다발이 5방향 이상의 복수의 방향을 따라 취해진 구조도 가능하다. 게다가, 인터포저(2)와 마찬가지로, 합성수지를 포함한 유기계 재료와 세라믹, 유리와 같은 무기계 재료의 각종 재료가 I/F 모듈(4)의 재료로서 사용가능하다.
기판배선군(9a, 9b)은 인쇄배선기판(8)과 인터포저(2) 사이의 전기접속을 돕기 위해 채택된 인쇄배선기판 접속접합부(솔더볼; 10a, 10b, 10c, …, 10r)에 접속되어 있는 인쇄배선기판(8) 상에 묘사되어 있다. 기판배선군(9a, 9b)은 전력선, 제어선 등을 포함해도 좋다. 인쇄배선기판(8) 상에는, 복수의 회로소자(circuit component) Xij(i=1∼4, j=1∼3)가 탑재되어 있다. 도 1은 전형적으로 12개의 동일한 칩캐패시터가 배열되어 있는 것처럼 나타내고 있으나, 회로소자 Xij(i=1∼4, j=1∼3)는 저항 및 캐패시터 등과 같은 여러 종류의 수동소자를 포함할 수 있다. 그리고, 회로소자(Xij)로서 트랜지스터, 다이리스터, 다이오드와 같은 반도체 능동소자를 사용상 적용할 수 있고, LSI 칩 등은 회로소자(Xij) 내에 포함되어도 좋다. 게다가, 회로소자(Xij)의 수는 12개로 제한되지 않고, 회로소자(Xij)의 레이아웃은 랜덤하게 배열되어도 좋다.
회로소자(Xij)에 의해 실현되는 하이브리드 집적회로(hybrid integrated circuit: 혼성 집적회로)에 의해, 제1실시예에 따른 LSI 패키지에 있어서 신호처리 LSI(1)와 인터페이스 모듈(4) 사이의 전기접촉을 등가적으로 감시하도록 구성된 감시회로가 인쇄배선기판(8) 상에 실현될 수 있다. 더욱이, 감시회로에 전압 및/또는 전류를 공급하도록 구성된 전원회로가 하이브리드 집적회로를 이루는 회로소자(Xij)에 의해 인쇄배선기판(8) 상에 실현될 수 있다. 그리고, 전기접촉에 있어서 이상이 발견된 때 이상접속을 표시하도록 구성된 디스플레이장치가 인쇄배선기판(8) 상에 추가적으로 탑재되어도 좋다. 디스플레이장치로서, 예컨대 빈약한 전기접촉이 검출된 때는 적색 LED(light emitting diode: 발광다이오드)를 턴온하고, 이상 전기접촉이 검출된 때는 녹색 LED를 턴온하도록 구성된 회로를 사용하도록 해도 좋다. 따라서, LED 등은 도 1에 나타낸 인쇄배선기판(8) 상에 탑재되어 있는 회로소자(Xij) 내에 포함될 수도 있다.
도 2는 인터포저(2) 및 인터포저(2) 주위의 구성을 나타낸 확대 조감도를 나타내고 있다. 인터포저는 인쇄배선기판을 인터포저(2)에 접속하기 위한 인쇄배선기판 접속접합부(솔더볼; 10a, 10b, 10c, …, 10r)에 의해 인쇄배선기판(8) 상에서 배선군(9a)을 실현하는 기판배선(14l, 14m)과 배선군(9b)을 실현하는 기판배선(14n, …, 14r)에 접속되어 있다. 게다가, 인쇄배선기판(8) 상에 배치된 감시배선 (13a, 13c)과 접지배선(13b, 13d) 등도 도시되어 있다. 그리고, 도 2는 신호처리 LSI(1)가 탑재되어 있을 때 인터포저-사이트 전기접합부(3a∼3x)의 어레이가 인터포저(2)의 주변영역 주위의 신호처리 LSI(1)를 둘러싸도록 인터포저-사이트 전기접합부(마이크로 소켓; 3a∼3x)가 배열되어 있는 구성을 각각 나타내고 있다. 또, 도 2는 4개의 인터포저-사이트 감시단자(마이크로 소켓; 11a, 11b, 11c, 11d)가 인터포저-사이트 전기접합부(3a∼3x)의 직사각형 배열의 두 코너에 할당되어 있는 구성도 나타내고 있다. 도 2에 나타낸 형상(topology)은 인터포저-사이트 전기접합부(3a∼3x)의 링모양 구성의 일부를 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)가 사용하고 있는(대체하고 있는) 구조에 대응한다.
도 3은 도 1의 I/F 모듈(4)을 나타낸 확대 조감도이다. I/F 모듈(4)의 중앙에는, I/F 모듈(4)이 인터포저(2) 상에 탑재되어 있을 때, 직사각형의 신호처리 LSI(1)를 수용할 수 있는 크기를 가진 직사각형 윈도우가 설치되어 있다. 도 3에 나타낸 I/F 모듈(4)에서는, 인터포저-사이트 전기접합부(마이크로 소켓; 3a∼3x)의 어레이에 대응하는 모듈-사이트 전기접합부(마이크로 핀; 5a∼5x)의 어레이가 직사각형 윈도우 주위에 직사각형 배열로서 설치되어 있다. 이때, 인터포저(2)와 I/F 모듈(4)은 인터포저-사이트 전기접합부(3a∼3x)의 대응하는 모듈-사이트 전기접합부(5a∼5x)와의 기계적인 접촉을 통해 전기적으로 접속되어 있다. 더욱이, 도 2에 나타낸 인터포저-사이트 감시단자(마이크로 소켓; 11a, 11b, 11c, 11d)에 대응하는 모듈-사이트 감시단자(마이크로 핀; 12a, 12b, 12c, 12d)가 모듈-사이트 전기접합부(마이크로 핀; 5a∼5x)의 직사각형 배열의 코너에 설치되어 있다. 도 3에 나타 낸 I/F 모듈(4)의 우측 코너에는, 제1모듈-사이트 감시단자(12a)와 제2모듈-사이트 감시단자(12b) 사이를 저임피던스에서 전기적으로 접속하는 전도경로(단락회로 경로; 15a)가 도시되어 있다. 그리고, 도 3에 나타낸 I/F 모듈(4)의 좌측 코너에는, 제3모듈-사이트 감시단자(12c)와 제4모듈-사이트 감시단자(12d) 사이를 전기적으로 접속하는 전도경로(단락회로 경로; 15b)가 도시되어 있다. 도 3에 나타낸 형상은 모듈-사이트 전기접합부(5a∼5x)의 링모양 구성의 일부를 모듈-사이트 감시단자(12a, 12b, 12c, 12d)가 사용하고 있는(대체하고 있는) 구조에 대응한다.
본 발명의 제1실시예에 따른 LSI 패키지에서는, 감시회로의 동작을 수행하기 위해 인터포저(2) 상의 모듈접속단자(마이크로 소켓; 3a∼3x, 11a∼11d) 사이에서 서로 전기적으로 단락회로화된 적어도 한쌍의 모듈접속단자(마이크로 소켓), 또는 I/F 모듈(4) 상의 인터포저 접속단자(마이크로 핀; 5a∼5x, 12a∼12d) 사이에서 서로 전기적으로 단락회로화된 적어도 한쌍의 인터포저 접속단자(마이크로 핀)을 둘러싸는 것이 LSI 패키지에 대하여 충분하다. 감시단자의 쌍은 신호처리 LSI(1)와 I/F 모듈(4) 사이의 전기접촉조건을 등가적으로 확인하기 위한 감시회로의 일부로서 전기적으로 접속되어 있다. 따라서, 도 3은 I/F 모듈(4) 상의 제1모듈-사이트 감시단자(12a)와 제2모듈-사이트 감시단자(12b) 사이의 포트가 전도경로(단락회로 경로; 15a)에 의해 전기적으로 단락회로화되고, I/F 모듈(4) 상의 제3모듈-사이트 감시단자(12c)와 제4모듈-사이트 감시단자(12d) 사이의 포트가 전도경로(단락회로 경로; 15b)에 의해 전기적으로 단락회로화되어 있는 것을 나타내고 있다. 또한, 서로 전기적으로 단락회로화된 적어도 한쌍의 인터포저-사이트 감시단자가 본 발명 의 제1실시예에 따른 LSI 패키지에 있어서의 감시회로의 동작을 수행하기 위해 인터포저(2)의 측면에 제공될 수 있다.
도 2에 나타낸 인터포저-사이트 감시단자(마이크로 소켓; 11a, 11b, 11c, 11d)의 각각과 도 3에 나타낸 모듈-사이트 감시단자(마이크로 핀; 12a, 12b, 12c, 12d)의 각각은 인터포저-사이트 전기접합부(마이크로 소켓; 3a∼3x)의 각각의 대응하는 모듈-사이트 전기접합부(5a∼5x)와의 기계적인 접촉을 통해 전기접속을 등가적으로 확인하기 위한 접촉감시자로서 작용한다. 인터포저-사이트 전기접합부(마이크로 소켓; 3a∼3x), 모듈-사이트 전기접합부(5a∼5x), 인터포저-사이트 감시단자(마이크로 소켓; 11a, 11b, 11c, 11d) 및 모듈-사이트 감시단자(마이크로 핀; 12a, 12b, 12c, 12d)는 알루미늄(Al), 동(Cu), Cu-Fe, Cu-Cr, Cu-Ni-Si, Cu-Sn 등과 같은 동합금, Ni-Fe, Fe-Ni-Co와 같은 철을 함유한 니켈합금 및 동과 스테인레스강 등의 혼합물질을 포함한 금속판으로 만들어질 수 있다. 게다가, 이들 전기접합부와 감시단자는 이들 금속재료 상에 니켈(Ni)도금 및/또는 금(Au)도금 등을 설치해도 좋다. 실제적으로, 니켈도금으로 코팅되고 각각이 0.5㎜Φ 직경에서 1㎜ 길이를 갖는 복수의 황동핀(brass pin)의 1.27㎜ 피치의 배열은 모듈-사이트 전기접합부(5a∼5x)와 모듈-사이트 감시단자(12a, 12b, 12c, 12d)를 실현하는 마이크로 핀에 적용할 수 있다. 그리고, 인터포저-사이트 전기접합부(3a∼3x)와 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)로서 사용되는 마이크로 소켓은 캔틸레버 스프링(마이크로 핀 유지 매커니즘)을 형성하기 위해 황동 파이프이 일부를 절단하고 서 절단된 부분을 파이프의 내부로 밀어넣음으로써 Ni도금으로 코팅되고 각각이 0.8㎜Φ 소켓구멍직경에서 1.5㎜ 깊이를 갖는 복수의 황동파이프(brass pipe)의 1.27㎜ 피치의 배열을 채택한다.
미국 특허출원 10/778,030호에 개시된 발명의 일부를 기재하고 있는 도 5a 및 도 5b와 동일한 구성에서는, 본 발명의 제1실시예에 따른 LSI 패키지에 있어서, 광파이버 다발(6d; 전송라인의 정렬된 다발)이 I/F 모듈(4)의 좌측 바깥쪽으로부터 I/F 모듈(4)의 내부로 향하여 삽입되고, 광파이버 다발(6b; 전송라인의 정렬된 다발)이 I/F 모듈(4)의 우측 바깥쪽으로부터 I/F 모듈(4)의 내부로 향하여 삽입되어 있다. 좌측의 광파이버 다발(6d; 전송라인의 정렬된 다발)에서의 광파이버의 각 코어는 정밀하게 정렬되어, I/F 모듈(4)의 내부의 좌측에 배치된 EO 또는 OE 변환기 어레이(62b; 도 5a 및 도 5b 참조)의 능동영역의 각각과 광학적으로 결합되어 있다. 마찬가지로, 우측의 광파이버 다발(6b; 전송라인의 정렬된 다발)에서의 광파이버의 각 코어는 정밀하게 정렬되어, I/F 모듈(4)의 내부의 우측에 배치된 EO 또는 OE 변환기 어레이(62a; 도 5a 및 도 5b 참조)의 능동영역의 각각과 광학적으로 결합되어 있다. 또한, 다른 광파이버 다발(6a, 6c; 전송라인의 정렬된 다발)에서의 광파이버의 각 코어는 정밀하게 정렬되어, I/F 모듈(4)의 내부의 우측에 배치된 EO 또는 OE 변환기 어레이(도 5a 및 도 5b 참조)의 능동영역의 각각과 광학적으로 결합되어 있다.
도 5a 및 도 5b에 나타낸 구성과 마찬가지로, EO 또는 OE 변환기 어레이 (62a, 62b)는 I/F 모듈(4)의 내부에서 금속배선에 의해 구동/수신 IC(61a, 61b)에 접속되어 있고, 이들 구동/수신 IC(61a, 61b)는 금속배선에 의해 모듈-사이트 전기접합부(5a, 5b, 5d, …, 5n, 5p, 5q, …, 5x)의 각각에 접속되어 있다. 반도체칩 내에 복수의 반도체 레이저와 포토디텍터가 집적되어 있는 구조를 각각 가진 EO 또는 OE 변환기 어레이(62a, 62b)는 I/F 모듈(4)의 내부에 설치되어 있고, 이로써 EO 또는 OE 변환기 어레이(62a, 62b)는 도 5a 및 도 5b에 나타낸 것과 유사한 아키텍처에 의해 광파이버 다발(6a, 6b, 6c, 6d; 전송라인의 정렬된 다발)에서의 광파이버의 각 코어와 광학적으로 결합할 수 있다. 상세한 표면 배선과 같은 도시는 생략되어 있지만, EO 또는 OE 변환기 어레이(62a, 62b)와 구동/수신 IC(61a, 61b) 사이의 전기접속을 돕기 위해 전극배선의 패턴이 EO 또는 OE 변환기 어레이(62a, 62b)로부터 인출된다. 그렇지 않으면, 구동/수신 IC(61a, 61b)는 EO 또는 OE 변환기 어레이(62a, 62b)의 동일한 칩 내에 빌트인되거나 또는 모놀리딕하게 집적된다.
신호처리 LSI(1)의 표면 상에는, 그 도시가 생략되어 있지만, 복수의 신호 입력/출력(I/O)단자(본딩패드)가 배열되어 있다. 마찬가지로, 인터포저(2)의 표면 상에는, 복수의 랜드(land)가 배열되어 있다. 이때, 이들 랜드의 각각은 솔더범프 등에 의해 신호처리 LSI(1)의 표면 상에 배열된 대응하는 신호 I/O단자(본딩패드)에 상호 접속되어 있다. 게다가, 솔더범프 접합부는 언더필 수지(underfill resin)에 의해 둘러싸여도 좋다. 언더필 수지는 금(Au), 은(Ag), 니켈(Ni) 또는 탄탈륨-니켈 합금(Ti-Ni) 등과 같은 금속파우더가 우레탄수지 및 에폭시수지 등과 같은 절연수지에 분산되어 있는 이방성 전도물질로 이루어져도 좋다.
도시는 생략했지만, 인터포저(2)는 멀티레벨 구조를 설치하고, 인터포저(2)의 멀티레벨 구조 내부에는 고속신호 전송라인으로서 작용하는 매립된 상호접속이 형성되어 있다. 또, 전원선, 접지선 및 저속에서의 제어신호선도 인터포저(2)의 멀티레벨 구조에 있어서 매립된 상호접속으로서 선택적으로 묘사되어 있다. 매립된 상호접속의 각각의 일단은 인터포저(2)의 멀티레벨 구조에 있어서 대응하는 절연층을 관통하는 비아플러그(via-plug) 등을 통해 인터포저(2)의 표면 상에 배열된 랜드에 접속되어 있다. 매립된 상호접속의 각각의 다른 단은 인터포저-사이트 전기접합부(3a, 3b, 3d, …, 3n, 3p, 3q, …, 3x)의 각각에 접속되어 있다. 이와 같이 해서, 인터포저-사이트 전기접합부(3a, 3b, 3d, …, 3n, 3p, 3q, …, 3x)의 각각이 기계적인 접촉에 의해 대응하는 모듈-사이트 전기접합부(5a, 5b, 5d, …, 5n, 5p, 5q, …, 5x)의 각각에 전기적으로 접속되어 있다. 게다가, 도 2에 나타낸 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)도 도 3에 나타낸 모듈-사이트 감시단자(12a, 12b, 12c, 12d)에 전기적으로 접속됨으로써, 상호 기계적인 접촉을 행한다.
도 5a 및 도 5b의 단면과 마찬가지로, 신호처리 LSI(1)로부터의 고속신호는 인쇄배선기판-접속접합부(솔더볼; 10a, 10b, 10c, …, 10r)를 통해 인쇄배선기판(8)에 공급되지 않지만, 제1실시예의 LSI 패키지에 있어서 인터포저-사이트 전기접합부(3a∼3x) 및 대응하는 모듈-사이트 전기접합부(5a∼5x)를 통해 구동/수신 IC(61a, 61b)로 공급된다. 그리고, 전기신호는 EO 또는 OE 변환기 어레이(62a, 62b)에 의해 광신호로 변환되어 광파이버 다발(전송라인의 정렬된 다발; 6a, 6b, 6c, 6d)에 의해 실현된 평행 파이버-리본 케이블로 주어진다. 본 발명의 제1실시예의 LSI 패키지에 의하면, 도 1에는 도시하고 있지 않지만 도 5a 및 도 5b에 나타낸 것과 동일한 구성에 의해, 히트싱크(21) 및 냉각팬(22)이 I/F 모듈(4)의 상부 위에 부착되어 있을 때 신호처리 LSI(1)의 열방사를 행하는 것이 가능하게 된다.
도 1 내지 도 3에 나타낸 본 발명의 제1실시예에 따른 LSI 패키지는, 현존하는 생산라인에 의해 제조된 인쇄배선기판 상에, 현존하는 패키징 장비(리플로우로 등)에 의해 수행되고 있는 LSI 패키징과 완전히 동일한 수순 및 조건으로 조립될 수 있다. 인터포저(2)의 꼭대기로부터 예컨대 스크류나 접착제에 의해 I/F 모듈을 인터포저(2)에 고정하기 위한 공정만이 제1실시예에 따른 LSI 패키지를 조립하기 위한 독특한 작업으로 된다. I/F 모듈을 인터포저(2)에 고정하기 위한 공정이 I/F 모듈을 인터포저(2)의 꼭대기 위에 얹는 것에 의한 것이기 때문에, 고정밀도의 위치제어기술(예컨대, ±10㎛)을 필요로 하지 않게 된다. 즉, I/F 모듈을 인터포저(2)에 고정하기 위한 공정에 대해 일반적인 전기 컨넥터에 대한 그러한 위치제어 정밀도는 충분하다. 따라서, LSI 패키지의 조립공정의 비용을 그다지 증가시키지 않는다. 즉, 현존하는 저가의 인쇄배선기판(예컨대, 유리 에폭시기판 등)을 이용하는 현존하는 패키징 방법의 경우에도, 고속 상호접속을 가지고 있는 고속 기판은 통상의 기판 전기 상호접속에서는 일반적으로 실현될 수 없는 예컨대 20Gbps의 속도가 가능하게 된다.
도 1 내지 도 3에 나타낸 인터포저-사이트 감시단자(11a, 11b, 11c, 11d) 및 모듈-사이트 감시단자(12a, 12b, 12c, 12d)의 구성 및 기능을 도 4a 및 도 4b를 참 조하면서 설명한다. 도 4a는 직사각형 윈도우 주위의 직사각형 형상 내에 배열되어 있는 모듈-사이트 전기접합부(5a∼5x)와 이 전기접합부(5a∼5x)의 직사각형 배열의 두 코너에 할당되어 있는 모듈-사이트 감시단자(12a, 12b, 12c, 12d)의 링모양의 어레이를 따라 달리는 I/F 모듈(4)의 표면에 수직한 링모양의 평면을 따라 절단한 I/F 모듈의 개략단면도이다. 마찬가지로, 도 4b는 신호처리 LSI(1) 주위의 직사각형 형상 내에 배열되어 있는 인터포저-사이트 전기접합부(3a∼3x)와 이 전기접합부(3a∼3x)의 직사각형 배열의 두 코너에 할당되어 있는 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)의 어레이를 따라 링모양의 평면을 절단한 I/F 모듈의 개략단면도이다.
도 4a에 나타낸 바와 같이, 모듈-사이트 감시단자(12a)와 모듈-사이트 감시단자(12b) 사이의 포트는, 단락회로 비아플러그(151a, 151b)와 매립된 상호접속(152a)에 의해 실현되고 있는 도 3에 나타낸 전도경로(단락회로 경로; 15a)에 의해 전기적으로 단락회로화되어 있다. 마찬가지로, 모듈-사이트 감시단자(12c)와 모듈-사이트 감시단자(12d) 사이의 포트는, 단락회로 비아플러그(151c, 151d)와 매립된 상호접속(152b)에 의해 실현되고 있는 도 3에 나타낸 전도경로(단락회로 경로; 15b)에 의해 전기적으로 단락회로화되어 있다. 한편, 도 4b의 좌측의 인터포저-사이트 감시단자(11a)는 감시 비아플러그(131a) 및 감시랜드(132a)를 통해 감시배선(13a)에 접속되어 있다. 인터포저-사이트 감시단자(11b)는 접지 비아플러그(131b) 및 접지랜드(132b)를 통해 접지배선(13b)에 접속되어 있다. 도 4b의 우측의 인터포저-사이트 감시단자(11c)는 감시 비아플러그(131c) 및 감시랜드(132c)를 통해 감 시배선(13c)에 접속되어 있다. 그리고 인터포저-사이트 감시단자(11d)는 접지 비아플러그(131d) 및 접지랜드(132d)를 통해 접지배선(13d)에 접속되어 있다.
도 4a 및 도 4b의 구성에서는, 전압공급선 또는 전류공급선을 도 4b의 좌측의 감시배선(13a)에 접속하고, 신호처리 LSI(1)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인함으로써, 감시회로가 감시배선(13a)으로부터 인터포저-사이트 감시단자(11a), 모듈-사이트 감시단자(12a), 전도경로(단락회로 경로; 15a), 모듈-사이트 감시단자(12b) 및 인터포저-사이트 감시단자(11b)를 통해 접지(GND)배선(13b)으로의 루트에 의해 형성될 수 있다. 즉, 한쌍의 인터포저-사이트 감시단자(11a)와 모듈-사이트 감시단자(12a)가 전기적으로 접속되고, 또 다른 쌍의 모듈-사이트 감시단자(12b)와 인터포저-사이트 감시단자(11b)도 전기적으로 접속되어 있는 상술한 구성에서는, 전류가 감시회로로 공급되고 있다. 그리고 상술한 전류조건의 감시를 통해, 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이의 전기접속을 등가적으로 확인(감시)하여 전기접촉 조건을 감시하는 것이 가능하게 된다.
이와 같이, 본 발명의 제1실시예에 따른 LSI 패키지에서는, 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이의 전기접촉 조건을 확인(감시)하는 것이 가능하게 된다.
본 발명의 제1실시예에 따른 LSI 패키지에서는, 모듈-사이트 전기접합부(5a∼5x)를 실현하는 마이크로 핀의 길이가 1㎜이다. 따라서, 예컨대 인터포저(2)의 크기가 40㎜×40㎜인 경우에는, 인터포저(2)에 대한 I/F 모듈(4)간의 탑재기울기 (mounting inclination)의 각도가 1도 이상이면 빈약한 접촉이 발생되지 않는다. 그렇지만, 전기접합부 등으로의 먼지의 오염으로 인해 인터포저(2)와 I/F 모듈(4) 사이에 기울어짐이 생길 때, 전 사이트(site)에 걸쳐 전기접촉이 잘 성취되지 않는 상황이 발생하게 된다.
상술한 경우에는, 한 위치 뿐만 아니라 두 위치에 걸쳐 전기접촉 감시단자를 설치하는 것이 유리하다. 즉, 도 4a 및 도 4b의 구성에서는, 전압공급선 또는 전류공급선 등을 도 4b의 좌측의 인터포저-사이트 감시단자(11a, 11b)의 반대측(우측)의 감시배선(13c)에 접속하고, 인터포저(2)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인함으로써, 감시회로가 감시배선(13c)으로부터 인터포저-사이트 감시단자(11c), 모듈-사이트 감시단자(12c), 전도경로(단락회로 경로; 15b), 모듈-사이트 감시단자(12d) 및 인터포저-사이트 감시단자(11d)를 통해 접지(GND)배선(13d)으로의 루트에 의해 형성될 수 있다. 즉, 도 4a 및 도 4b의 우측의 한쌍의 인터포저-사이트 감시단자(11c)와 모듈-사이트 감시단자(12c)가 전기적으로 접속되고, 또 도 4a 및 도 4b의 우측의 다른 쌍의 모듈-사이트 감시단자(12d)와 인터포저-사이트 감시단자(11d)도 전기적으로 접속되어 있는 조건에서는, 전류가 도 4a 및 도 4b의 우측의 감시회로로 공급될 수 있다. 그리고 우측의 감시회로에서의 전기접촉의 감시를 통해, 동시에 좌측의 감시회로에서의 전기접촉의 감시와 함께, 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이의 전기접촉의 감시를 확실히 실현할 수 있게 된다.
이와 같이, 도 4a 및 도 4b에 나타낸 구성의 양측에 배치된 상술한 감시회로 로 전류가 공급될 수 있는 경우에는, 도 4a 및 도 4b의 양측의 감시회로 사이의 전기접속 접합부에 있어서 빈약한 접촉이 드물게 발생한다. 양단에서 감시회로 사이에 배치된 전기접속 접합부에서 빈약한 접촉이 발생하면, 양단에서 감시회로로 전류가 공급되지만, 이러한 빈약한 접촉은 인터포저(2) 및/또는 (전기접속 접합부를 포함하는) I/F 모듈(4) 자체의 기능불량에 의해 거의 발생되고, 빈약한 접촉의 주 원인은 감시회로가 동작하고 있지 않은 것과 같은 기능적인 문제와 다른 분리된 문제에 기인하고 있다. 제1실시예에 따른 LSI 패키지에서는, 좌측의 감시회로가 반대측(우측)의 감시회로와 독립해서 전기접촉 조건을 감시할 수 있지만, 접지배선(13b, 13d)이 GND에 의해 상호 접속되어 있기 때문에, 좌측의 감시배선(13a)과 우측의 감시배선(13c) 사이의 전기전도를 확인함으로써 전 연합회로를 1회에 감시하는 것이 가능하게 된다. 이 연합된 전기접촉 감시시스템은, 전 전기접촉 조건을 단일의 연합된 감시회로에 의해 확인함으로써 감시매커니즘을 간단화하도록 작용할 수 있다. 이에 대해, 빈약한 접촉이 검출된 때에는, 양측의 감시회로를 분리해서 시험함으로써 어느 회로에서 빈약한 접촉이 발생되었는지를 분석하는 것이 가능하게 된다. 동작의 이들 다른 모드는 좌측의 감시배선(13a), 우측의 감시배선(13c) 및 GND의 3개의 전극배선의 조합 중에서 2개의 전극배선을 선택함으로써 선택될 수 있다.
도 1 내지 도 4b에 나타낸 제1실시예에 따른 LSI 패키지의 경우에는, 감시회로의 각각이 전기접합부의 직사각형 배열의 두 코너에 할당되어 있고, 감시회로의 구성 및 형상의 할당은 도 1 내지 도 4b에 나타낸 것에 한정되지 않는다. 예컨대, 감시회로는 전기접합부의 직사각형 배열의 네 코너 전부에 할당될 수 있고, I/F 모듈(4)과 인터포저(2) 사이의 빈약한 탑재은 전기접합부의 직사각형 배열의 네 측의 중간에 각각 위치되어 있는 네 점에서 감시회로를 할당하는 것에 의해 방지될 수 있다.
도 5a 및 도 5b의 경우와 마찬가지로, I/F 모듈(4)의 인터포저(2) 상으로의 탑재은 스크류 또는 접착제에 의해 I/F 모듈(4)의 상부 위에 부착된 히트싱크(21)를 따라 I/F 모듈(4)을 고정시킴으로써 행해질 수 있다. 그렇지만, 시간의 경과에 따른 변화 또는 에이징효과(aging effect: 노화효과)에 의해 전기접합부의 빈약한 접촉이 발생할 수도 있다. 그러나, 본 발명의 제1실시예에 따른 LSI 패키지는, 전기접합부의 빈약한 접촉이 발생되는지 여부를 쉽게 확인할 수 있기 때문에, 시스템 유지보수도 간단화된다는 이점을 가진다.
상술한 바와 같이, 본 발명의 제1실시예에 따른 LSI 패키지는 I/F 모듈(4)과 인터포저(2) 사이의 전기접합부의 빈약한 접촉이 발생되는지 여부와, I/F 모듈(4)과 인터포저(2) 사이의 전기접합부의 빈약한 접촉에 의해 배선기판의 기능불량이 발생되는지의 여부를 쉽게 진단할 수 있다. 바꾸어 말하면, 제1실시예의 LSI 패키지에 의하면, I/F 모듈(4)의 불완전한 삽입과 전기접합부로의 먼지의 오염과 같은 I/F 모듈(4)의 인터포저(2) 상으로의 빈약한 탑재을 포함하는 실패원인을 신속하고 확실하면서도 쉽게 분석하는 것이 가능하게 된다. 이들 실패원인은 I/F 모듈(4)의 재탑재 및 생산 신뢰성의 향상을 얻는 전기접합부의 공기총 취입 성형에 의해 쉽게 복구될 수 있다. 그리고, 품질제어의 관점으로부터, 전기접합부의 빈약한 접촉은 상술한 실패원인을 무효화하도록 즉시 검출될 수 있다.
제1실시예의 LSI 패키지에 의하면, 통상의 제조라인에서 인터포저(2)로부터 I/F 모듈(4)을 제거한 후에 리플로우공정을 수행하는 것이 가능하다. 게다가, 인터포저(2)와 I/F 모듈(4) 사이의 전기접속을 비교적 간단한 유지매커니즘을 설치하는 기계적인 접촉을 통해 행함으로써, 극히 높은 정밀도를 갖는 위치제어 정밀도를 필요로 하지 않게 된다.
상술한 바와 같이, 제1실시예의 LSI 패키지에 의하면, 인터포저(2)와 I/F 모듈(4) 사이의 전기접촉 조건을 쉽게 감시하는 것이 가능하기 때문에, 리플로우공정이 특정의 조건 하에서만 가능하도록 설계된 새로운 제조라인에서의 투자가 필요치 않게 된다. 게다가, 고도로 정밀한 위치제어기술이기 때문에, 전기적인 컨넥터의 구성을 위해 압력 매커니즘과 유지 매커니즘 등이 불필요하여 비용삭감을 이룰 수 있는 것이다. 그리고 또, 전기접합부에서의 빈약한 조립을 감시하여 시간의 경과와 관련된 성능의 저하를 경보로 알리기 위한 장비가 부착될 수 있기 때문에, 저비용 및 고신뢰성을 가진 LSI 패키지를 얻을 수 있게 된다. 따라서, 제1실시예의 LSI 패키지에 의하면, 신호처리 LSI의 고속 칩 사이의 상호접속을 저비용으로 실현할 수 있어, 정보통신장비 등의 업그레이드를 증진시키는 것이 가능하게 된다.
(제2실시예)
본 발명의 제1실시예에 따른 LSI 패키지에서는, 도 6 및 도 7에 나타낸 바와 같이 모듈-사이트 전기접합부(5a∼5x)와 모듈-사이트 감시단자(12a, 12b, 12c, 12d)가 마이크로 핀에 의해 실현되고, 인터포저-사이트 전기접합부(3a∼3x)와 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)가 마이크로 소켓에 의해 실현되는데, 제2실시예에서의 감시회로의 전기접합부와 감시단자로서는 대향하는 상부와 하부의 금속막 패턴(랜드)이 서로 결합하는 등과 같은 더 간단한 구성을 가진 접합부를 채택해도 좋다.
도 6은 본 발명의 제2실시예에 따른 인터포저(2) 및 인터포저(2) 주위의 구성의 확대 조감도를 나타내고 있다. 인터포저(2)는 인쇄배선기판을 인터포저(2)에 접속하기 위한 인쇄배선기판 접속접합부(솔더볼; 10a, 10b, 10c, …, 10r)에 의해 인쇄배선기판(도시하지 않음) 상의 기판배선(14l, 14m, 14n, …, 14r)에 접속되어 있다. 도 6에는, 인쇄배선기판의 도시는 생략하고 있지만, 인쇄배선기판 상에 묘사되어 기판배선군(9a)을 실현하는 기판배선(14n, 14o, …, 14r) 및 인쇄배선기판 상에 묘사되어 기판배선군(9b)을 실현하는 기판배선(14m, 14l)이 도시되어 있다. 게다가, 인쇄배선기판 상에 배치된 감시배선(13a, 13c)과 접지배선(13b, 13d) 등도 도시되어 있다.
제2실시예에 따른 인터포저(2) 상에는, 모듈접속단자(3a∼3x; 11a∼11d)가 단순한 직사각형 패턴의 금속막(랜드)으로 실현되어 있다. 그리고, 모듈접속단자(3a∼3x; 11a∼11d)에 대응해서, 인터포저 접속단자(5a∼5x; 12a∼12d)도 단순한 직사각형 패턴의 금속막(랜드)으로 실현되어 있다. 본 발명의 제2실시예에 따른 LSI 패키지에서는, 단순한 직사각형 패턴의 금속막(랜드)으로 실현되어 있는 모듈접속단자(3a∼3x; 11a∼11d) 및 인터포저 접속단자(5a∼5x; 12a∼12d)의 일부가 신 호처리 LSI(1)와 I/F 모듈 사이의 전기접촉 조건을 등가적으로 확인하도록 구성된 감시회로로서 사용되고 있다. 즉, 인터포저(2) 상에 배치되어 있는 모듈접속단자 3a∼3x 및 11a∼11d의 어레이가 인터포저-사이트 전기접합부(3a∼3x)와 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)를 포함하는 두 부분으로 분류되어 있고, 반면에 I/F 모듈(4) 상에 배치되어 있는 인터포저 접속단자 5a∼5x 및 12a∼12d의 어레이가 모듈-사이트 전기접합부(5a∼5x)와 모듈-사이트 감시단자(12a, 12b, 12c, 12d)를 포함하는 두 부분으로 분류되어 있다.
상술한 바와 같이 금속막 패턴(랜드)을 정의하고 식별함에 있어, 도 6은 인터포저-사이트 전기접합부(3a∼3x)가 신호처리 LSI(1)가 탑재되어 있는 인터포저(2)의 주변영역 근방의 신호처리 LSI(1)를 둘러싸도록 100㎛□∼0.8㎜□ 근방의 인터포저-사이트 전기접합부(랜드; 3a∼3x)가 배열되어 있는 투시 구성을 나타내고 있다. 도 6은 또한 4개의 인터포저-사이트 감시단자(랜드; 11a, 11b, 11c, 11d)가 인터포저-사이트 전기접합부(3a∼3x)의 직사각형 배열의 두 코너에 할당되어 있는 구성도 나타내고 있다. 100㎛□∼0.8㎜□ 근방의 직사각형 패턴에 더하여, 8㎜Φ 근방의 원형 외형의 금속막 전극을 접속단자로 사용해도 좋다. 이들 인터포저-사이트 전기접합부(3a∼3x) 및 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)는 인터포저-사이트 표면배선이 인터포저(2)상에 묘사되어 있을 때 표면전극으로서 동시에 형성되어도 좋다.
도 7은 본 발명의 제2실시예에 따른 I/F 모듈(4)을 나타낸 확대 단면도이다. I/F 모듈(4)의 중심에는 직사각형 윈도우가 형성되어 있다. 이 직사각형 윈도우는, I/F 모듈(4)이 인터포저(2) 상에 탑재되어 있을 때, 직사각형의 신호처리 LSI(1)를 수용할 수 있는 크기를 가진다. 도 7에 나타낸 I/F 모듈(4)에서는, 100㎛□∼0.8㎜□ 근방의 인터포저-사이트 전기접합부(랜드; 3a∼3x)의 어레이에 대응하는 100㎛□∼0.8㎜□ 근방의 모듈-사이트 전기접합부(랜드; 5a∼5x)의 어레이가 직사각형 윈도우 주위에 직사각형 형상으로 배열되어 있다. 더욱이, 100㎛□∼0.8㎜□ 근방의 직사각형 패턴으로 실현되어 있는 모듈-사이트 감시단자(랜드; 12a, 12b, 12c, 12d)가 도 6에 나타낸 인터포저-사이트 감시단자(랜드; 11a, 11b, 11c, 11d)에 대응해서 모듈-사이트 전기접합부(랜드; 5a∼5x)의 직사각형 배열의 코너에 배치되어 있다. 도 7에 나타낸 I/F 모듈(4)의 우측 코너에는, 제1모듈-사이트 감시단자(12a)와 제2모듈-사이트 감시단자(12b) 사이를 저임피던스에서 전기적으로 접속하는 전도경로(단락회로 경로; 15a)가 도시되어 있다. 그리고, 도 7에 나타낸 I/F 모듈(4)의 좌측 코너에는, 제3모듈-사이트 감시단자(12c)와 제4모듈-사이트 감시단자(12d) 사이를 전기적으로 접속하는 전도경로(단락회로 경로; 15b)가 도시되어 있다. 도 7에 나타낸 100㎛□∼0.8㎜□ 근방의 직사각형 패턴에 더하여, 8㎜ φ 주위의 원형 전극이 감시단자로 사용되어도 좋다. 모듈-사이트 전기접합부(5a∼5x) 및 모듈-사이트 감시단자(12a, 12b, 12c, 12d)는, 표면배선이 I/F 모듈(4) 상에 묘사되어 있을 때, 표면전극으로서 묘시되어도 좋다. 일반적으로, 인터포저(2) 와 I/F 모듈(4)의 상호접속에서는, 전기접속을 위해 표면에 오는 것을 필요로 하지 않는 금속패턴의 일부가 솔더 레지스트막 등으로 피복되어 있다. 이 때문에, 인터포저-사이트 전기접합부(3a∼3x), 인터포저-사이트 감시단자(11a, 11b, 11c, 11d), 모듈-사이트 전기접합부(5a∼5x) 및 모듈-사이트 감시단자(12a, 12b, 12c, 12d)는 20∼50㎛ 부근의 솔더 레지스트막의 표면 레벨로부터 종종 움푹 패인다. 이때, 이들 접합부와 단자가 그대로 결합되는 경우에, 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이, 또는 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)와 모듈-사이트 감시단자(12a, 12b, 12c, 12d) 사이에 갭이 설치된다. 따라서, 이 갭을 메우기 위해 움푹 패인 전극(랜드) 부분에 금속막을 도금하거나 범프를 형성하는 것이 바람직하다. 또는, 이 갭을 메우기 위해 움푹 패인 전극(랜드) 부분에 이방성 도전 페이스트나 이방성 도전 시트의 패턴을 형성하는 것이 바람직하다. 범프 또는 접속부재로서는, 솔더볼, 금(Au)범프, 은(Ag)범프, 동(Cu)범프, 니켈-금(Ni-Au)합금 범프 또는 니켈-금-인듐(Ni-Au-In)합금 범프 등을 적용할 수 있다. 100㎛∼250㎛의 직경, 50㎛∼100㎛의 높이를 갖는 주석(Sn) : 납(Pb) = 6 : 4와 같은 조성비를 가진 공융 솔더(eutectic solder: 공융 땜납)가 솔더볼로 사용될 수 있다. 또는, Sn : Pb = 5 : 95의 조성비를 가진 공융 솔더(공융 땜납)가 솔더볼로 사용되어도 좋다.
인터포저-사이트 전기접합부(랜드; 3a∼3x), 모듈-사이트 전기접합부(랜드; 5a∼5x), 인터포저-사이트 감시단자(랜드; 11a, 11b, 11c, 11d) 및 모듈-사이트 감시단자(랜드; 12a, 12b, 12c, 12d)는 금속막 또는 알루미늄(Al), 동(Cu), Cu-Fe, Cu-Cr, Cu-Ni-Si, Cu-Sn 등과 같은 동합금, Ni-Fe, Fe-Ni-Co와 같은 철을 함유한 니켈합금 및 동과 스테인레스강 등의 혼합물질을 포함한 금속 박판으로 만들어질 수 있다. 게다가, 이들 전기접합부와 감시단자는 이들 금속재료의 표면 상에 니켈(Ni)도금막 및/또는 금(Au)도금막 등으로 피복해도 좋다.
인터포저-사이트 전기접합부(랜드; 3a∼3x)의 각각은 범프와 같은 접속부재에 의해 대응하는 모듈-사이트 전기접합부(랜드; 5a∼5x)에 상호 전기적으로 접속되어 있다. 마찬가지로, 도 6에 나타낸 인터포저-사이트 감시단자(랜드; 11a, 11b, 11c, 11d)의 각각은 접속부재에 의해 도 7에 나타낸 대응하는 모듈-사이트 감시단자(랜드; 12a, 12b, 12c, 12d)에 상호 전기적으로 접속되어 있다.
도 6에 나타낸 인터포저-사이트 감시단자(랜드; 11a, 11b, 11c, 11d)와 도 7에 나타낸 모듈-사이트 감시단자(랜드; 12a, 12b, 12c, 12d)의 각각은 인터포저-사이트 전기접합부(랜드; 3a∼3x)와 대응하는 모듈-사이트 전기접합부(5a∼5x)의 각각의 기계적인 접촉에 의해 전기접속을 등가적으로 확인하기 위한 접촉감시기로서 작용한다.
도 8a 및 도 8b는 본 발명의 제2실시예에 따른 LSI 패키지의 접속단자를 나타낸 단면도이다. 도 8a는 도 7의 직사각형 윈도우 주위에 직사각형 형상으로 배열되어 있는 모듈-사이트 전기접합부(5a∼5x)와, 이 전기접합부(5a∼5x)의 직사각형 배열의 두 코너에 할당되어 있는 모듈-사이트 감시단자(12a, 12b, 12c, 12d)의 링모양의 어레이를 따라 달리는 링모양의 평면을, I/F 모듈(4)의 표면과 수직한 평면을 따라 절단한 I/F 모듈(4)의 개략단면도이다. 마찬가지로, 도 8b는 도 6의 신 호처리 LSI(1) 근방에 직사각형 형상으로 배열되어 있는 인터포저-사이트 전기접합부(3a∼3x)의 어레이와, 이 전기접합부(3a∼3x)의 직사각형 배열의 두 코너에 할당되어 있는 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)의 어레이를 따라 링모양의 평면을 절단한 인터포저(2)의 개략단면도이다. 여기서, 제1실시예에 따른 LSI 패키지에서의 도 4의 것과 동일하거나 유사한 참조부호는 동일하거나 유사한 기능에 적용된다. 도 8a 및 도 8b에서는, 전압공급선 또는 전류공급선을 도 8b의 좌측의 감시배선(13a)에 접속하고, 신호처리 LSI(1)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인함으로써, 감시회로가 감시배선(13a)으로부터 인터포저-사이트 감시단자(11a), 모듈-사이트 감시단자(12a), 전도경로(단락회로 경로; 15a), 모듈-사이트 감시단자(12b) 및 인터포저-사이트 감시단자(11b)를 통해 접지(GND)배선(13b)으로의 루트에 의해 형성될 수 있다. 즉, 한쌍의 인터포저-사이트 감시단자(11a)와 모듈-사이트 감시단자(12a)가 전기적으로 접속되고, 또 다른 쌍의 모듈-사이트 감시단자(12b)와 인터포저-사이트 감시단자(11b)도 전기적으로 접속되어 있는 상술한 구성에서는, 전류가 감시회로로 공급될 수 있다. 그리고 상술한 전류조건의 감시를 통해, 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이의 전기접속을 등가적으로 확인(감시)하여 전기접촉 조건을 감시하는 것이 가능하게 된다.
그리고, 전압공급선 또는 전류공급선 등을 인터포저-사이트 감시단자(11a, 11b)의 반대측(우측)의 감시배선(13c)에 접속하고, 인터포저(2)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인함으로써, 감시회로가 감시배선(13c)으로부 터 인터포저-사이트 감시단자(11c), 모듈-사이트 감시단자(12c), 전도경로(단락회로 경로; 15b), 모듈-사이트 감시단자(12d) 및 인터포저-사이트 감시단자(11d)를 통해 접지(GND)배선(13d)으로의 루트에 의해 형성될 수 있다. 즉, 도 8a 및 도 8b의 우측의 한쌍의 인터포저-사이트 감시단자(11c)와 모듈-사이트 감시단자(12c)가 전기적으로 접속되고, 또 도 8a 및 도 8b의 우측의 다른 쌍의 모듈-사이트 감시단자(12d)와 인터포저-사이트 감시단자(11d)도 전기적으로 접속되어 있는 구성에서는, 전류가 도 8a 및 도 8b의 우측의 감시회로로 공급될 수 있다. 그리고, 제1실시예에 따른 LSI 패키지와 마찬가지로, 우측의 감시회로에서의 전기접촉의 감시를 통해, 동시에 좌측의 감시회로에서의 전기접촉의 감시와 함께, 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이의 전기접촉 조건의 감시를 확실히 실현할 수 있게 된다.
즉, 본 발명의 제2실시예에 따른 LSI 패키지에서는, 감시회로의 동작을 수행하기 위해, LSI 패키지에 대해 인터포저(2) 상의 모듈접속단자(랜드; 3a∼3x, 11a∼11d) 중에서 상호 전기적으로 단락회로화된 적어도 한쌍의 모듈접속단자, 또는 I/F 모듈(4) 상의 인터포저 접속단자(랜드; 5a∼5x, 12a∼12d) 중에서 상호 전기적으로 단락회로화된 적어도 한쌍의 인터포저 접속단자를 둘러싸도록 하는 것이 충분하다. 감시단자의 쌍들은 신호처리 LSI(1)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인하기 위한 감시회로의 일부로서 전기적으로 접속되어 있다. 따라서, 도 7은 I/F 모듈(4) 상에 단순한 금속막 패턴(랜드)에 의해 형성된 제1모듈-사이트 감시단자(12a)와 제2모듈-사이트 감시단자(12b) 사이의 포트가 전도경로(단락 회로 경로; 15a)에 의해 전기적으로 단락회로화되고, I/F 모듈(4)의 단순한 금속막 패턴(랜드)에 의해 형성된 제3모듈-사이트 감시단자(12c)와 제4모듈-사이트 감시단자(12d) 사이의 포트가 전도경로(단락회로 경로; 15b)에 의해 전기적으로 단락회로화되어 있는 것을 나타내고 있다.
상술한 바와 같이, 제2실시예에 따른 LSI 패키지의 구성은, 접속단자의 형상(구성)이 다르다는 특징을 제외하고는 제1실시예와 동일하므로, 중복되는 다른 부분의 설명은 생략하기로 한다.
제2실시예에 따른 LSI 패키지의 특징은, 마이크로 핀과 마이크로 소켓이 필요치 않기 때문에 소자재료비용이 최소로 유지될 수 있고, 또 마이크로 핀의 불완전한 삽입에 의해 발생되는 마이크로 핀의 파괴가 없기 때문에 제조수율이 높다는 것이다.
이에 대해, 평면 전극의 형상적인 특징 때문에, 접속단자 사이의 먼지 등의 오염으로 인해 빈약한 접촉이 발생할 수 있다.
어느 경우에도, 전기접속의 실패를 실시간으로 확인할 수 있기 때문에, 실패원인이 발생하면, 제2실시예에 따른 LSI 패키지는 I/F 모듈이 인터포저(2) 상에 탑재되어 있을 때 즉시 수리할 수 있게 된다.
제2실시예에 따른 LSI 패키지에 의하면, 제1실시예와 마찬가지로, 통상의 제조라인에서 인터포저(2)로부터 I/F 모듈(4)을 제거한 후에 리플로우공정을 수행하는 것이 가능하다. 게다가, 인터포저(2)와 I/F 모듈(4) 사이의 전기접속을 간단한 금속막 패턴(랜드)의 결합을 통해 행함으로써, 비교적 간단한 유지매커니즘을 설치 하는 극히 높은 정밀도를 갖는 위치제어 정밀도를 필요로 하지 않게 된다. 금속막 패턴의 단순한 구성에 의해 인터포저(2)와 I/F 모듈(4) 사이의 전기접촉 조건을 감시하는 것이 가능하기 때문에, 리플로우공정이 특정의 조건 하에서만 가능하도록 설계된 새로운 제조라인에서의 투자가 필요치 않게 된다. 게다가, 고도로 정밀한 위치제어기술이기 때문에, 전기적인 컨넥터의 구성을 위해 압력 매커니즘과 유지 매커니즘 등이 불필요하여 충분한 비용삭감을 이룰 수 있다. 그리고 또, 전기접합부에서의 빈약한 조립을 감시하여 시간의 경과와 관련된 성능의 저하를 경보로 알리기 위한 장비가 부착될 수 있기 때문에, 저비용 및 고신뢰성을 가진 LSI 패키지를 얻을 수 있게 된다. 따라서, 제2실시예의 LSI 패키지에 의하면, 신호처리 LSI(1)의 고속 칩 사이의 상호접속을 저비용으로 실현할 수 있어, 정보통신장비 등의 업그레이드를 증진시키는 것이 가능하게 된다.
(제3실시예)
도 9a 및 도 9b에 나타낸 바와 같이, 제3실시예의 LSI 패키지는 인터포저-사이트 전기접합부(마이크로 소켓)(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)가 인터포저(2)의 꼭대기면 및 인터포저(2) 내에 2개의 어레이로 배열되어 있고, 모듈-사이트 전기접합부(마이크로 핀)(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)가 I/F 모듈(4) 상에 2개의 어레이로 배열되어 있는 구성을 가진다.
도 9a는 제3실시예의 LSI 패키지에서의 인터포저(2)의 확대 조감도의 일부를 나타내고 있다. 도시는 생략하고 있지만, 도 1 및 도 2와 마찬가지로, 신호처리 LSI(1)는 도 9a의 인터포저(2) 상에 탑재되어 있다. 이때, 인터포저-사이트 전기접합부(마이크로 소켓)(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)는 인터포저-사이트 전기접합부(마이크로 소켓)의 2중 어레이가 신호처리 LSI(1)가 탑재되어 있는 인터포저(2)의 주변영역 주위의 신호처리 LSI(1)를 둘러싸도록 2중으로 집중된 직사각형 링(double concentric rectangular ring: 2중 집중 직사각형 링)모양으로 배열되어 있다. 도 9a는 또한 4개의 인터포저-사이트 감시단자(마이크로 소켓; 11a, 11b, 11c, 11d)가 인터포저-사이트 전기접합부(마이크로 소켓)(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)의 2중 어레이에 의해 실현되어 있는 2중으로 집중된 직사각형 링의 코너에 2×2(2행×2열)의 매트릭스구성으로 할당되어 있는 구성을 나타내고 있다.
도 9b는 제3실시예의 LSI 패키지의 I/F 모듈(4)의 확대 조감도의 일부를 나타내고 있다. 도 3의 구성과 마찬가지로, I/F 모듈(4)의 중심에는 I/F 모듈(4)이 인터포저(2) 상에 탑재되어 있을 때, 직사각형의 신호처리 LSI(1)를 수용할 수 있는 크기를 가진 직사각형 윈도우가 형성되어 있다. 도 9b에 나타낸 I/F 모듈(4)에서는, 모듈-사이트 전기접합부(마이크로 핀)(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)의 2중 어레이는 직사각형 윈도우 주위에 2중으로 집중된 직사각형 링으로서 배열된 인터포저-사이트 전기접합부(마이크로 소켓)(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)의 2중 어레이에 대응한다. 인터포저-사이트 전기접합부(마이크로 소켓)(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)의 2중 어레이와 모듈-사이트 전기접합부(마이크로 핀)(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)의 대응하는 2중 어레이의 각각이 기계적인 접촉에 의해, 인터포저(2)와 I/F 모듈(4)이 상호 전기적으로 접속되어 있다. 도 9b는 또한 도 9a의 인터포저-사이트 감시단자(마이크로 소켓; 11a, 11b, 11c, 11d)에 대응하는 4개의 모듈-사이트 감시단자(마이크로 핀; 12a, 12b, 12c, 12d)가 모듈-사이트 전기접합부(마이크로 핀)(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)의 대응하는 2중 어레이에 의해 실현되어 있는 2중으로 집중된 직사각형 링의 코너에 2×2의 매트릭스구성으로 할당되어 있는 구성을 나타내고 있다.
도 9b에 나타낸 I/F 모듈(4)의 코너에는, 모듈-사이트 감시단자 12a와 12b 사이를 저임피던스에서 전기적으로 접속하는 제1전도경로(단락회로 경로; 15a)가 도시되어 있다. 그리고 또, 도 9b에는 인터포저-사이트 감시단자 12c와 12d 사이를 전기적으로 접속하는 제2전도경로(단락회로 경로; 15b)가 도시되어 있다. 그 사이에, 도 9a에 나타낸 인터포저(2)의 코너에는 인터포저-사이트 감시단자(마이크로 소켓) 11a와 11b 사이를 전기적으로 접속하는 제3단락회로 경로(16)가 도시되어 있다. 이와 같이, 제3실시예의 LSI 패키지는 감시회로의 동작을 수행하기 위해, 인터포저(2) 상의 4개의 인터포저-사이트 감시단자(11a, 11b, 11c, 11d) 중에서 적어도 한쌍의 인터포저-사이트 감시단자(마이크로 소켓)가 상호 전기적으로 단락회로화되어 있고, I/F 모듈(4) 상의 4개의 모듈-사이트 감시단자(12a, 12b, 12c, 12d) 중에서 적어도 한쌍의 모듈-사이트 감시단자(마이크로 핀)가 상호 전기적으로 단락회로화되어 있는 형상을 사용한다. 도 9b는 제1열에서의 감시단자(12b, 12c)와 제2열에서의 감시단자(12a, 12d)의 2쌍의 감시단자가 2×2(2행×2열)의 매트릭 스를 실현하는 4개의 모듈-사이트 감시단자(12a∼12d) 중에서 전기적으로 단락회로화되어 있는 형상을 나타내고 있다. 상술한 바와 같이, 감시회로의 동작을 달성하기 위해, LSI 패키지에 대해 인터포저(2) 상의 모듈접속단자(마이크로 소켓)(3a∼3x; 11a∼11d) 중에서 적어도 한쌍의 모듈접속단자(마이크로 소켓)가 상호 전기적으로 단락회로화되거나, 또는 I/F 모듈(4) 상의 인터포저 접속단자(마이크로 소켓)(5a∼5x; 12a∼12d) 중에서 적어도 한쌍의 인터포저 접속단자(마이크로 소켓)가 상호 전기적으로 단락회로화되도록 해서, 감시단자의 쌍이 신호처리 LSI(1)와 I/F 모듈(4) 사이의 전기접촉 조건을 등가적으로 확인하기 위한 감시회로의 일부로서 전기적으로 접속되도록 하는 것이 충분하다.
인터포저(2) 상에 2×2의 매트릭스 구성으로 배열되어 있는 도 9a의 인터포저-사이트 감시단자(11a, 11b, 11c, 11d)의 각각과, I/F 모듈(4) 상에 2×2의 매트릭스 구성으로 배열되어 있는 도 9b의 대응하는 모듈-사이트 감시단자(마이크로 핀; 12a, 12b, 12c, 12d)의 각각은, 인터포저-사이트 전기접합부(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)의 2중 어레이와 모듈-사이트 전기접합부(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)의 대응하는 2중 어레이의 각각 사이의 기계적인 접촉에 의해 전기접촉 조건을 등가적으로 확인하기 위한 감시단자이다.
도 9a 및 도 9b에 나타낸 바와 같이, 인터포저-사이트 전기접합부(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)의 2중 어레이와 모듈-사이트 전기접합부(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)의 대응하는 2중 어레이가 있기 때문에, 도 1∼도 4에 나타낸 구성을 사용하는 방법에 의하면, 2중 어레이가 적절 히 결합되어 있는지 여부가 종종 발생하여 대향하는 단자의 상대적인 시프트에 의해 야기되고 있다. 즉, 대향하는 단자의 상대적인 시프트에 의해 인접한 열에서 등가의 단락 전도경로가 형성될 때, 전류가 감시회로에 의해 공급되고 있는지, 인접한 열에 의한 전도경로의 우연한 단락회로 실패인지를 식별할 수 없게 된다.
따라서, 2중 어레이에서의 대향하는 단자의 상대적인 시프트에 의한 잘못된 판정을 방지하기 위해, 도 9b에 나타낸 바와 같이, 제1전도경로(단락회로 경로; 15a)와 제2전도경로(단락회로 경로; 15b)가 모듈-사이트 전기접합부(5ao, 5bo, …, 5wo, 5xo; 5ai, 5bi, …, 5wi, 5xi)의 2중으로 집중된 직사각형 링 배열에서 2열을 커버하도록 확장되어 I/F 모듈(4)의 코너에 할당되어 있다. 그리고 동시에, 잘못된 판정을 방지하기 위해, 도 9a에 나타낸 바와 같이, 제3전도경로(단락회로 경로; 16)가 인터포저-사이트 전기접합부(3ao, 3bo, …, 3wo, 3xo; 3ai, 3bi, …, 3wi, 3xi)의 2중으로 집중된 직사각형 링 배열의 2열을 커버하도록 확장되어 인터포저(2)의 코너에 할당되어 있다.
도 9a 및 도 9b에서는, 감시회로가 감시배선(13c)으로부터 인터포저-사이트 감시단자(11c), 모듈-사이트 감시단자(12c), 제2전도경로(단락회로 경로; 15b), 모듈-사이트 감시단자(12b) 및 인터포저-사이트 감시단자(11b), 제3전도경로(단락회로 경로; 16), 인터포저-사이트 감시단자(11a), 모듈-사이트 감시단자(12a), 제1전도경로(단락회로 경로; 15a), 모듈-사이트 감시단자(12d) 및 인터포저-사이트 감시단자(11d)를 통해 접지(GND)배선(13d)으로의 루트에 의해 형성된다. 상술한 회로 루트에 의하면, 감시회로가 대향하는 어레이의 상대적인 시프트에 의해 개방회로로 되기 때문에, 대향하는 어레이가 비교적 시프트되는 상황으로 인해 이상을 검출하는 것이 가능하게 된다.
<제3실시예의 변형례>
유사한 감시회로가 도 10a 및 도 10b에 나타낸 바와 같이 2중으로 집중된 직사각형 링에서 전기접합부의 3개의 열을 커버하도록 확장된 구성에 의해 형성될 수 있다. 도 10a에서는, 제3열에서의 인터포저-사이트 전기접합부(3xo, 3xi)가 추가적인 감시단자로 사용되고 있다. 제3열에서의 인터포저-사이트 전기접합부(3xi)와 제2열에서의 인터포저-사이트 감시단자(11d) 사이에 추가적인 전도경로(단락회로 경로; 17)가 형성되어 있다. 추가적인 전도경로(단락회로 경로; 17)는 제1 및 제2열 사이의 제3전도경로(단락회로 경로; 16)가 당해 전도경로(단락회로 경로; 16)와 함께 지그재그 구성을 실현하도록 형성되어 있는 행을 향하고 있다. 감시배선(13a)이 제1열의 인터포저-사이트 감시단자(11c)에 접속되어 있다는 특징은 도 9a에 나타낸 구성과 유사하지만, 도 10a에 나타낸 제3실시예의 변형례에서는 인터포저-사이트 전기접합부(3xo)와 GND 사이에 접지배선(13d)이 접속되어 있다.
도 10b에서는, 제3열에서의 모듈-사이트 전기접합부(5xo, 5xi)가 감시단자로 사용되고, 추가적인 전도경로(단락회로 경로; 15c)는 당해 전도경로(단락회로 경로; 15a)와 함께 지그재그 루트를 형성하기 위해 감시회로가 당해 전도경로(단락회로 경로; 15a)의 전단에 1개의 열을 확장할 수 있도록 모듈-사이트 전기접합부 5xo와 5xi 사이에 할당되어 있다.
도 10a 및 도 10b에 나타낸 제3실시예의 변형례에 의하면, 감시회로는 감시배선(13c)으로부터 인터포저-사이트 감시단자(11c), 모듈-사이트 감시단자(12c), 제2전도경로(단락회로 경로; 15b), 모듈-사이트 감시단자(12b) 및 인터포저-사이트 감시단자(11b), 제3전도경로(단락회로 경로; 16), 인터포저-사이트 감시단자(11a), 모듈-사이트 감시단자(12a), 제1전도경로(단락회로 경로; 15a), 모듈-사이트 감시단자(12d), 인터포저-사이트 감시단자(11d), 추가적인 전도경로(단락회로 경로; 17), 인터포저-사이트 전기접합부(3xi), 모듈-사이트 감시단자(5xi), 추가적인 전도경로(단락회로 경로; 15c), 모듈-사이트 감시단자(5xo) 및 인터포저-사이트 전기접합부(3xo)를 통해 접지(GND)배선(13d)으로의 루트에 의해 형성된다. 도 10a 및 도 10b에 나타낸 3열 구성에 의해, 도 9a 및 도 9b에 나타낸 2열에 의해 실현되는 회로와 유사한 효과를 얻을 수 있는 감시회로를 설치할 수 있게 된다.
도 10a 및 도 10b에 나타낸 구성을 전개하면, 신호처리 LSI(1)를 둘러싸는 3중으로 집중된 직사각형 링을 실현하기 위해 인터포저-사이트 전기접합부와 모듈-사이트 전기접합부를 3개의 어레이에 배열할 수 있다. 이 3중으로 집중된 직사각형 링 구성에서는, 행 및 열을 도 10a 및 도 10b에 나타낸 형상으로부터 직각으로 교환할 수 있다.
더욱이, 동일한 방식을 이용함으로써, 3개의 열로 확장하는 구성뿐만 아니라 4개의 열에 걸쳐 확장하는 구성, 및 감시회로를 얻을 수 있다.
제3실시예 및 이 제3실시예의 변형례에 의하면, 제1 및 제2실시예와 마찬가지로, 통상의 제조라인에서 인터포저(2)로부터 I/F 모듈(4)을 제거한 후에 리플로 우공정을 수행하는 것이 가능하다. 게다가, 인터포저(2)와 I/F 모듈(4) 사이의 전기접속을, 2중으로 집중된 직사각형 링을 뛰어 넘는 다중으로 집중된 직사각형 링 형상을 형성하도록 복수의 전기접합부 어레이를 갖는 구성을 사용한 기계적인 접촉을 통해 행함으로써, 극히 높은 정밀도를 갖는 위치제어 정밀도가 필요치 않기 때문에, 다중으로 집중된 직사각형 링 형상은 비교적 단순한 유지매커니즘을 도울 수 있게 된다. 다중으로 집중된 직사각형 링에서 전기접합부의 2개의 열에 걸쳐 단순한 매트릭스 구성으로 인터포저(2)와 I/F 모듈(4) 사이의 전기접촉 조건을 감시하는 것이 가능하기 때문에, 리플로우공정이 특정의 조건 하에서만 가능하도록 설계된 새로운 제조라인에서의 투자가 필요치 않게 된다. 게다가, 전기적인 컨넥터의 다중으로 집중된 직사각형 링 구성을 위해 고정밀도의 삽입 매커니즘, 압력 매커니즘 및 유지 매커니즘 등과 같은 기계적인 매커니즘이 불필요하기 때문에, 충분한 비용삭감을 얻을 수 있다. 그리고 또, 전기접합부에서의 빈약한 조립을 감시하도록 구성된 감시장치와, 시간의 경과와 관련된 성능의 저하를 경보로 알리도록 구성된 경보장치와 같은 각종의 장치가 부착될 수 있기 때문에, 저비용 및 고신뢰성을 가진 LSI 패키지를 얻을 수 있게 된다.
따라서, 제3실시예 및 이 제3실시예의 변형례의 LSI 패키지에 의하면, 신호처리 LSI(1)의 고속 칩 사이의 상호접속을 저비용으로 실현할 수 있어, 정보통신장비 등의 업그레이드를 증진시키는 것이 가능하게 된다.
(제4실시예)
제1 내지 제3실시예에 따른 LSI 패키지에서는, 감시회로에 대한 전원공급회로 및 검지회로(detection circuit)가 특정되고 있지 않았다. 검지회로는, 예컨대 인터포저(2) 내에 형성된 관통구멍(through-hole)을 통해 감시배선(13a, 13c)에 접속되고, 인쇄배선기판(8) 상에 배열되어 외부 검지회로를 접속하도록 구성되어 있는 검지단자에 접속될 수도 있는 인쇄배선기판(8) 상에 묘사된 표면 상호접속에 의해 쉽게 형성할 수 있다. 또한, 전원공급회로 및 검지회로는, 인터포저(2) 내에 형성된 관통구멍과 인쇄배선기판(8) 상에 묘사된 표면 상호접속을 통해 감시배선(13a, 13c)에 접속되어 있는 인쇄배선기판(8) 상에 형성될 수 있다.
도 11에 나타낸 바와 같이, 제4실시예에 따른 LSI 패키지에서는, 전기전도를 확인하는 기능을 가진 전도확인회로(202)가 신호처리 LSI(1) 내에 집적되어 있다. 도 11에 나타낸 DC전도형의 전도확인회로(202)는, 한쪽 입력단자에서 직렬로 접속된 2개의 저항(Rs)으로 이루어진 전압분할기에 의해 분할된 공급전압 Vcc의 분할전압(=Vcc/2)을 수신하고, 다른쪽 입력단자에서 기준전압(Vref)을 수신하도록 구성된 비교기에 의해 실현되는 상태신호 발생기(203)를 포함하고 있다.
도 11에서는, 인터포저-사이트 감시단자(제1인터포저-사이트 감시단자; 11a)와 모듈-사이트 감시단자(제1모듈-사이트 감시단자; 12a) 사이 및 모듈-사이트 감시단자(제2모듈-사이트 감시단자; 12b)와 인터포저-사이트 감시단자(제2인터포저-사이트 감시단자; 11b) 사이의 갭이 동시에 전기적으로 접속되어 있다는 조건 하에, 전류가 전도확인회로(202)의 I/O단자(211)를 통해 흐를 수 있다. 도 11에 나타낸 바와 같이, 제2모듈-사이트 감시단자(11b)가 접지배선에 접속되어 있기 때문 에, I/O단자(211)의 전위는 전류의 전도에 의해 "L"레벨로 된다. "L"레벨과 기준전압(Vref)을 비교해서, 전류가 정상으로 흐를 때, 상태신호 발생기(비교기; 203)는 상태신호 출력단자(204)로부터 제1상태신호 "L"(혹은 "H")을 공급하게 된다.
이에 대해, 도 11에서는 전류가 전도확인회로(202)의 I/O단자(211)를 통해 흐르지 않기 때문에, 제1인터포저-사이트 감시단자(11a) 및/또는 제1모듈-사이트 감시단자(12a) 사이 및 제2모듈-사이트 감시단자(12b)와 제2인터포저-사이트 감시단자(11b) 사이의 전기접속이 약하면, I/O단자(211)의 전위는 "L"레벨로 되지 않고, 공급전압값 Vcc를 2로 나누기 위해 직렬로 접속된 상부 및 하부저항(Rs)으로 이루어진 전압분할기의 회로망에 있어서 하부저항(Rs)을 가로질러 얻어지는 대략 Vcc/2의 값을 유지한다. Vcc/2와 거의 동일한 값이 레벨을 기준전압(Vref)과 비교해서, 전기접속이 정상일 때, 상태신호 발생기(비교기; 203)는 상태신호 출력단자(204)로부터 제2상태신호 "H"(혹은 "L")을 공급하게 된다.
전도 루트, 또는 감시배선(13a)으로부터 제1인터포저-사이트 감시단자(11a), 제1모듈-사이트 감시단자(12a), 전도경로(단락회로 경로; 15a), 제2모듈-사이트 감시단자(12b) 및 제2인터포저-사이트 감시단자(11b)를 통해 접지(GND)배선(13b)까지의 전류경로의 총 저항이 "감시경로 저항 Rc"인 경우, 상태신호 발생기(비교기; 203a)의 입력단자 중 하나로 공급되고 있는 전압 Vc는,
Vc = Vcc / (2 + Rs / Rc) … … (1)
로 주어진다.
관계식 Vc < Vref, Vc > Vref의 검지는, 식 (1)의 감시경로 저항(Rc)의 변동 의 감시와 등가이다. Rc = ∞(비전도)인 경우에는 Vc = Vcc/2(Vc > Vref)로 되고, Rc = 0.01Ω(전도)인 경우에는 Vc ∼ Vcc/100000(Vc < Vref)로 된다. 이 경우, Rs의 값은 1㏀으로 가정하고 있다.
이와 같이, 상태신호 출력단자(204)로부터의 전기접촉의 정상조건에 대해 제1상태신호 "L"(혹은 "H")를 공급하고 전기접촉의 빈약한 조건에 대해 제2상태신호 "H"(혹은 "L")를 공급하도록 하기 위해 I/O단자(211)에서의 전위를 관측함으로써, 전도확인회로(202)는 인터포저-사이트 전기접합부(3a∼3x)와 모듈-사이트 전기접합부(5a∼5x) 사이의 전기접촉이 양호한지 여부를 등가적으로 확인(감시)할 수 있다.
도 11에 나타낸 바와 같이, 전기접속 감시기능을 가진 전도확인회로(202)를 신호처리 LSI(1) 내에 집적함으로써, 제4실시예의 LSI 패키지에서는 회로소자(Xij)의 수의 증가를 억제할 수 있다. 바꾸어 말하면, 제4실시예의 LSI 패키지에 의하면, 인쇄배선기판(8)의 제조비용을 증가시키지 않도록 관리하면서, 신호처리 LSI(1) 내의 빈약한 접촉을 검지한 후에 LSI 패키지의 시스템에 경보를 알리도록 하는 것이 가능하다.
신호처리 LSI(1) 내에 집적되어야 할 추가적인 회로는 매우 작은 규모의 회로로 실현할 수 있고, 일반적으로 그러한 소규모 회로의 신호처리 LSI(1)로의 추가는 신호처리 LSI(1)에 비용증가 요소로서 작용하지 않는다.
도 11에 나타낸 회로와 같은 DC전도형 회로를 신호처리 LSI(1)의 감시회로에 적용할 수 있지만, 이 DC전도형 회로는 노이즈 중첩에 의한 기능불량(오동작) 및 대기전력의 증가라고 하는 문제를 가진다.
노이즈 중첩에 의한 기능불량(오동작) 및 대기전력의 증가라고 하는 문제를 극복하기 위해, 도 12에 나타낸 루프백형(loop-back type)의 전도확인회로(202)를 신호처리 LSI(1) 내에 집적해도 좋다. 도 12에 나타낸 루프백형의 전도확인회로(202)는, 감시펄스를 증폭하도록 구성된 버퍼증폭기(205)와, 제1입력단자에서 버퍼증폭기(205)로부터의 출력을 받아들이고 제2입력단자에서 인터포저(2)로부터 감시배선(13c)을 통해 복귀신호(루프백 펄스)를 받아들이도록 구성된 AND 회로(203b)를 포함하고 있다.
도 11에서는, 버퍼증폭기(205)의 출력은 출력단자(212)를 통해 제1인터포저-사이트 감시단자(11a)로 송신되고, 동시에 AND 회로(203b)의 제1입력단자에도 공급된다.
제1인터포저-사이트 감시단자(11a)와 제1모듈-사이트 감시단자(12a) 사이 및 제2모듈-사이트 감시단자(12b)와 제2인터포저-사이트 감시단자(11b) 사이의 갭이 전기적으로 접속되어 있으면, 출력단자(212)를 통해 송신된 감시펄스가 입력단자(213)를 통해 전도확인회로(202) 내의 AND 회로(203b)의 제2입력단자로 복귀한다. 제2입력단자에서 인터포저(2)로부터 감시배선(13c)을 통해 복귀하는 신호(루프백 펄스)와 AND 회로(203b)의 제1입력단자에서 수신된 감시펄스의 부울곱연산(AND)을 취함으로써, 루프백형의 전도확인회로(202)는 상태신호 출력단자(204)로부터 전기접촉의 정상조건에 대해 제1상태신호 "L"(혹은 "H")를 공급한다.
이에 대해, 도 12에서는 입력단자(213)를 매개로 해서 인터포저(2)로부터 감시배선(13c)을 통해 복귀하는 신호(루프백 펄스)가 존재하지 않기 때문에, 제1인터 포저-사이트 감시단자(11a)와 제1모듈-사이트 감시단자(12a) 사이 또는 제2모듈-사이트 감시단자(12b)와 제2인터포저-사이트 감시단자(11b) 사이의 전기접속이 빈약하면, 루프백형의 전도확인회로(202)는 상태신호 출력단자(204)로부터 전기접촉의 이상조건에 대해 제2상태신호 "H"(혹은 "L")를 공급한다.
이와 같이, AND 회로(203b)는 상태신호 출력단자(204)로부터 전기접촉의 정상조건에 대해 제1상태신호 "L"(혹은 "H")를 공급하고, 상태신호 출력단자(204)로부터 전기접촉의 이상조건에 대해 제2상태신호 "H"(혹은 "L")를 공급하는 상태신호 발생기(비교기)로서 작용하게 된다.
또한, 감시 펄스의 시퀀스(sequence)를 주기적으로 송신하고서 감시 펄스와 관련된 전류를 검지하는 방법을 감시회로에 적용하도록 해도 좋다.
(제5실시예)
본 발명의 제5실시예에 따른 LSI 패키지의 신호처리 LSI(1)는, 제4실시예의 LSI 패키지의 신호처리 LSI(1) 내에 합체된 전도확인회로(202)에 더하여, 빈약한 접촉이 검출된 때에 I/F 모듈(4)로의 신호의 송신 및 I/F 모듈(4)로부터의 신호의 수신을 차단하도록 구성된 I/O 컨트롤러(301)를 집적하고 있다. 즉, 전기접속이 빈약할 때는, I/F 모듈(4)로 송신된 신호를 감지할 수 없을 뿐만 아니라, I/F 모듈(4)로 송신된 신호에 기인한 I/F 모듈(4)의 기능불량에 의해 전체 시스템에 대한 손상이 야기될 수도 있다.
따라서, 제5실시예의 LSI 패키지의 신호처리 LSI(1)에서는, 전도확인회로 (202)와 동일 칩 내에 모놀리딕하게 집적될 수 있는 I/O 컨트롤러(301)에 대해 설명하기로 한다. 이 I/O 컨트롤러(301)는, 빈약한 접촉이 검출된 때에 I/F 모듈(4)로의 신호의 송신 및 I/F 모듈(4)로부터의 신호의 수신을 신속히 차단하고, LSI 패키지의 시스템에 빈약한 접촉의 발생을 경보로 알리며, 제4실시예에서 이미 설명한 신호처리 LSI(1) 내에 집적된 전도확인회로(202)의 상태신호 출력단자(204)로부터 공급되는 출력신호를 이용해서 손상 등을 보호하기 위해 시스템 데이터를 소정의 메모리에 일시적으로 기억하는 안전보장 기능을 수행할 수 있다.
도 13에 나타낸 바와 같이, 예컨대 출력버퍼회로의 공급전압을 그 출력버퍼회로의 동작에 필요한 값 이하로 낮춤으로써, I/F 모듈(4)로의 신호의 송신 및 I/F 모듈(4)로부터의 신호의 수신을 차단하는 기능을 가진 회로가 I/O 컨트롤러(301)에 채택되어도 좋다. 도 13에 나타낸 I/O 컨트롤러(301)는 각각이 대응하는 I/O단자(208a, 208b, 208c, …)에 접속되어 있는 복수의 입력/출력(I/O)버퍼(207a, 207b, 207c, …)를 가진다. 이 I/O 버퍼(207a, 207b, 207c, …)는 전원스위치(SW)와 접지 사이에 병렬로 각각 접속되어 있다. 도 13에 나타낸 전원스위치(SW)는 심벌로 표시되는 등가회로로서, 실제로는 반도체 능동소자와 같은 각종의 스위칭소자가 전원스위치(SW)에 적용될 수 있는 것이다.
I/O 컨트롤러(301)의 전원스위치(SW)는 I/O 버퍼(207a, 207b, 207c, …)의 전원단자를 신호 I/O 버퍼링 동작을 위해 공급전압(Vcc)의 단자에 접속하거나, 또는 제4실시예에서 이미 설명한 전도확인회로(202)의 상태신호 출력단자(204)로부터 의 상태신호(SST)에 대응해서 I/O 버퍼(207a, 207b, 207c, …)의 동작을 금지하기 위해 접지의 단자에 접속한다.
또한, 도 14에 나타낸 바와 같이, 출력버퍼회로를 실현하는 게이트회로(조합 논리소자)에 의해 신호의 송수신을 차단하도록 구성된 I/O 컨트롤러(301)를 스위치에 적용하도록 해도 좋다. 도 14에 나타낸 I/O 컨트롤러(301)는 각각이 대응하는 I/O단자(208a, 208b, 208c, …)에 접속되어 있는 2개의 입력단자와 출력단자를 갖춘 복수의 AND 회로(206a, 206b, 206c, …)를 가진다. AND 회로(206a, 206b, 206c, …)의 각각의 제1입력단자는 전원스위치(SW)에 각각 접속되어 있다. 도 13과 마찬가지로, 도 14에 나타낸 전원스위치(SW)는 심벌로 표시되는 등가회로로서, 실제로는 반도체 능동소자와 같은 각종의 스위칭소자가 전원스위치(SW)에 적용될 수 있다. 각 AND 회로(206a, 206b, 206c, …)의 제2입력단자는 신호처리 LSI(1)의 내부회로에 접속되어 있다. I/O 컨트롤러(301)의 전원스위치(SW)는 AND 회로(206a, 206b, 206c, …)의 입력단자 중 하나를 신호 I/O 버퍼링의 동작을 가능하게 하기 위해 "H"를 공급하기 위한 공급전압(Vcc)의 단자에 접속하거나, 또는 전도확인회로(202)의 상태신호 출력단자(204)로부터의 상태신호(SST)에 대응해서 I/O 버퍼(207a, 207b, 207c, …)의 동작을 불가능하게 하기 위해 "L"을 공급하기 위한 접지의 단자에 접속한다.
(다른 실시예)
각종의 변형이 본 발명의 범위를 이탈하지 않고 본 발명의 기술을 이해한 후에 이 기술분야에서 통상의 지식을 가진 자에게는 가능하게 될 것이다. 예컨대, 인터포저(2) 상에 탑재되는 신호처리 LSI(1)는 제1 내지 제5실시예에 설명되어 있는 신호처리 LSI(1)에 한정되지 않는다. 신호처리 LSI(1)가 I/F 모듈(4)의 동작을 도울 수 있고, 또 I/F 모듈(4)이 신호처리 LSI(1)의 동작을 도울 수 있는 한, 인터포저(2) 상에 탑재되는 신호처리 LSI(1)에는 제한이 없다. 도 1, 도 2 및 도 6 등에서는 신호처리 LSI(1)가 인터포저(2) 상에 탑재되어 있는 구성이지만, 동일한 인터포저(2) 상에 복수의 신호처리 LSI(1)가 탑재되어 있는 다른 구성을 LSI 패키지에 적용하는 것도 가능하다.
복수의 신호처리 LSI(1)가 인터포저(2) 상에 탑재되어 있을 때, 복수의 I/F 모듈(4)을 갖춘 구성에서는 신호처리 LSI의 수에 대응해서 I/F 모듈(4)의 수가 신호처리 LSI의 각각에 채택되고 있다. 또한, 복수의 신호처리 LSI(1)가 복수의 요부(凹部) 또는 개구부가 형성되어 있는 단일의 I/F 모듈(4)에 수용될 수 있는데, 이때 요부 또는 개구부의 수는 신호처리 LSI의 수에 대응한다. 그리고, 복수의 신호처리 LSI(1)가 인터포저(2) 상에 탑재되어 있을 때, 제4실시예에서 설명된 전도확인회로(202) 및 제5실시예에서 설명된 I/O 컨트롤러(301)는 다른 LSI칩에 집적될 수 있다.
게다가, 제4실시예에서는 도 11에 나타낸 DC전도형의 전도확인회로(202)와 루프백형의 전도확인회로(202)가 신호처리 LSI(1) 내에 모놀리딕하게 집적되는 것을 상정했다. 그렇지만, DC전도형 및 루프백형의 전도확인회로(202)는 도 1에 나 타낸 바와 같이 인쇄배선기판(8) 상에 배열된 복수의 회로소자(Xij; 여기서, "i" 와 "j"는 각각 정수이고, 각각 매트릭스 내의 위치를 나타낸다)를 이용하는 하이브리드 집적회로로 실현될 수 있다. 더욱이, 빈약한 전기접촉을 경보로 알리기 위해, 인쇄배선기판(8) 위에 부착되어 도 11 또는 도 12에 나타낸 전도확인회로(202)의 상태신호 출력단자(204)로부터 공급되는 출력신호를 이용하는 적색 LED를 이용할 수 있다.
또, 빈약한 전기접촉을 위해, 제5실시예에서 언급된 신호처리 LSI(1)로의 신호 및 신호처리 LSI(1)로부터의 신호를 차단하는 기능과 유사한, 제1 내지 제5실시예에서의 I/F 모듈(4)로의 신호 및 I/F 모듈(4)로부터의 신호를 차단하는 기능을 추가하는 것이 효과적이다. 즉, 이러한 차단기능의 추가는 전송라인 전단에 접속되어 있는 다른 I/F 모듈의 기능불량(오동작)과 이상 데이터에 의해 발생되는 다른 I/F 모듈의 예기치 못한 동작을 방지하는데 효과가 있다. I/F 모듈(4)로의 신호 및 I/F 모듈(4)로부터의 신호를 차단하는 기능을 설치하기 위해, 제5실시예에서 설명된 I/O 컨트롤러(301)가 I/F 모듈(4)에 탑재 또는 집적될 수 있다.
그 외에, 전기접합부, 감시단자의 구성, 재료 및 배열의 방법과 같은 기술적인 특징은, 제1 내지 제5실시예에 기재된 LSI 패키지가 단순한 예에 지나지 않기 때문에, 기본적으로는 제1 내지 제5실시예에 기재된 내용으로는 한정되지 않는다. 따라서, 본 발명은 상기에 설명되지 않은 각종 실시예 및 변형례 등을 포함하는 것은 물론이다. 그러므로, 본 발명의 범위는 다음의 특허청구범위에 의해 한정될 것이다.
이상 설명한 바와 같이 본 발명에 의하면, 현존하는 생산라인을 통해 제조될 수 있으면서 극단적으로 복잡하게 되는 구성을 수반하지 않는 I/F 모듈을 갖춘 LSI 패키지를 제공하고, 이 LSI 패키지에 사용되는 인터포저 및 I/F 모듈, LSI 패키지를 실현하기 위해 인터포저 상에 탑재되는 신호처리 LSI, 이 신호처리 LSI와 I/F 모듈 사이의 전기접속을 감시하도록 구성된 LSI 패키지의 감시회로를 제공하는 것이 가능하게 된다.

Claims (21)

  1. 인쇄배선기판 상에 탑재할 수 있는 LSI 패키지로서,
    상기 인쇄배선기판과의 접속을 돕는 복수의 기판접속 접합부와, 그 일부가 제1감시단자로서 할당되어 있고 다른 부분이 제1전기접합부로서 할당되어 있는 복수의 모듈접속단자를 갖춘 인터포저와,
    이 인터포저 상에 탑재된 신호처리 LSI 및,
    상기 모듈접속단자의 배열에 대응하도록 배열된 복수의 인터포저 접속단자와, 신호처리 LSI로부터 송신되고 있는 신호의 외부 상호접속을 행하는 전송라인을 갖춘 인터페이스 모듈을 구비하되,
    상기 인터포저 접속단자의 일부가 제2감시단자로서 할당되어 있고, 상기 인터포저 접속단자의 다른 부분이 제2전기접합부로서 할당되어 있으며, 상기 제1 및 제2감시단자가 상기 신호처리 LSI와 상기 인터페이스 모듈 사이의 전기접속을 확인하기 위해 감시전류를 흘리도록 구성되어 있는 것을 특징으로 하는 LSI 패키지.
  2. 제1항에 있어서, 적어도 한쌍의 제1감시단자가 상기 신호처리 LSI와 상기 인터페이스 모듈 사이의 전기접속을 감시하는 감시회로의 소자로서 작용하도록 상호 단락회로화되어 있는 것을 특징으로 하는 LSI 패키지.
  3. 제1항에 있어서, 적어도 한쌍의 제2감시단자가 상기 신호처리 LSI와 상기 인 터페이스 모듈 사이의 전기접속을 감시하는 감시회로의 소자로서 작용하도록 상호 단락회로화되어 있는 것을 특징으로 하는 LSI 패키지.
  4. 제2항에 있어서, 상기 인터포저가 복수의 감시회로를 제공하기 위해 제1감시단자가 각각 배치되어 있는 복수의 분리된 영역을 제공하는 것을 특징으로 하는 LSI 패키지.
  5. 제3항에 있어서, 상기 인터페이스 모듈이 복수의 감시회로를 제공하기 위해 제1감시단자가 각각 배치되어 있는 복수의 분리된 영역을 제공하는 것을 특징으로 하는 LSI 패키지.
  6. 제1항에 있어서, 상기 제1감시단자가 상기 제1전기접합부의 어레이를 샌드위치하도록 상기 인터포저 상의 복수의 영역 내에 배열되어 있고, 상기 제2감시단자가 상기 제2전기접합부의 어레이를 샌드위치하도록 상기 인터페이스 모듈 상의 복수의 영역 내에 배열되어 있으며, 상기 제1전기접합부 및 상기 제2전기접합부가 상기 신호처리 LSI와 상기 인터페이스 모듈 사이에서 신호를 송신하도록 구성되어 있는 것을 특징으로 하는 LSI 패키지.
  7. 제1항에 있어서, 상기 모듈접속단자가 상기 신호처리 LSI를 상기 어레이로 둘러싸도록 복수의 어레이 내에 배치되어 있고, 상기 인터포저 접속단자가 상기 모 듈접속단자의 어레이에 대응하는 복수의 어레이 내에 배열되어 있는 것을 특징으로 하는 LSI 패키지.
  8. 제7항에 있어서, 상기 모듈접속단자의 일부가 제1감시단자로서 매트릭스모양으로 할당되어 있고, 상기 인터포저 접속단자의 일부가 제2감시단자로서 매트릭스모양으로 할당되어 있으며, 상기 제2감시단자가 상기 제1감시단자의 배열에 대응하도록 배열되어 있는 것을 특징으로 하는 LSI 패키지.
  9. 제8항에 있어서, 매트릭스로 정의된 특정의 방향을 따라 정렬된 적어도 한쌍의 제2감시단자가 상호 단락회로화되어 있고, 매트릭스로 정의된 특정의 방향과 수직으로 정렬된 적어도 한쌍의 제1감시단자가 상호 단락회로화되어 있는 것을 특징으로 하는 LSI 패키지.
  10. LSI 패키지 내에 포함되는 인터포저로서,
    상기 LSI 패키지가, 인터포저 상에 탑재된 신호처리 LSI와,
    상기 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 더 포함하고,
    상기 인터포저가, 인터페이스 모듈 상에 제공되는 복수의 인터포저 접속단자와 기계적 및 전기적으로 접속하도록 구성된 복수의 모듈접속단자를 구비하며,
    상기 모듈접속단자의 일부가 당해 모듈접속단자와 인터포저 접속단자 사이의 전기접속을 확인하기 위한 감시전류를 흘리는 감시단자로서 할당되도록 되어 있는 것을 특징으로 하는 인터포저.
  11. 제10항에 있어서, 적어도 한쌍의 제1감시단자가 상기 신호처리 LSI와 상기 인터페이스 모듈 사이의 전기접속을 감시하는 감시회로의 소자로서 작용하도록 상호 단락회로화되어 있는 것을 특징으로 하는 인터포저.
  12. 제10항에 있어서, 복수의 분리된 영역이 제공되고, 복수의 감시회로를 제공하기 위해 제1감시단자가 상기 분리된 영역의 각각에 배치되어 있는 것을 특징으로 하는 인터포저.
  13. LSI 패키지 내에 포함되는 인터페이스 모듈로서,
    상기 LSI 패키지가, 신호처리 LSI와, 이 신호처리 LSI를 탑재하는 인터포저 및, 이 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 더 포함하고,
    상기 인터페이스 모듈이 인터포저 상에 제공되는 복수의 모듈접속단자와 기계적 및 전기적으로 접속하도록 구성된 복수의 인터포저 접속단자를 구비하며,
    상기 인터포저 접속단자의 일부가 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 확인하기 위한 감시전류를 흘리는 감시단자로서 할당되도록 되어 있는 것을 특징으로 하는 인터페이스 모듈.
  14. 제13항에 있어서, 상기 인터포저 접속단자와 상기 모듈접속단자 사이에서 빈약한 접속이 검출된 때에 외부 상호접속으로의 신호의 전송 및 외부 상호접속으로부터의 신호의 수신을 차단하도록 구성된 회로를 더 구비한 것을 특징으로 하는 인터페이스 모듈.
  15. 제13항에 있어서, 적어도 한쌍의 인터포저 접속단자가 상기 신호처리 LSI와 상기 인터페이스 모듈 사이의 전기접속을 감시하는 감시회로의 소자로서 작용하는 제2감시단자로서 상호 단락회로화되어 있는 것을 특징으로 하는 인터페이스 모듈.
  16. 제14항에 있어서, 복수의 분리된 영역이 인터페이스 모듈 상에 할당되어 있고, 복수의 감시회로를 제공하기 위해 감시단자가 상기 분리된 영역에 각각 배치되어 있는 것을 특징으로 하는 인터페이스 모듈.
  17. 신호처리 LSI와, 이 신호처리 LSI를 탑재하는 인터포저 및, 이 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 포함하고서, 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 감시하도록 구성된 LSI 패키지의 감시회로로서,
    신호처리 LSI로부터 인터포저를 통해 인터페이스 모듈까지의 전류경로에서의 저항이 소정의 값보다 작을 때 제1상태신호를, 상기 저항이 소정의 값보다 클 때 제2상태신호를 공급함으로써 전기접속을 확인하도록 구성된 전도확인회로를 갖춘 것을 특징으로 하는 감시회로.
  18. 제17항에 있어서, 상기 저항이, 제1인터포저-사이트 감시단자, 이 제1인터포저-사이트 감시단자와 접속되도록 구성된 제1모듈-사이트 감시단자, 인터페이스 모듈의 제1모듈-사이트 감시단자와 접속된 단락회로경로, 인터페이스 모듈의 단락회로경로와 접속된 제2모듈-사이트 감시단자 및 이 제2모듈-사이트 감시단자와 접속되도록 구성된 제2인터포저-사이트 감시단자로부터의 전류경로의 저항을 포함하도록 되어 있는 것을 특징으로 하는 감시회로.
  19. 신호처리 LSI와, 이 신호처리 LSI를 탑재하는 인터포저 및, 이 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈을 포함하고서, 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 감시하도록 구성된 LSI 패키지의 감시회로로서,
    상기 신호처리 LSI에 의해 공급되는 감시펄스가 신호처리 LSI로부터 인터포저를 매개로 한 인터페이스 모듈까지의 전류경로를 통해 리턴될 때 제1상태신호를, 상기 감시펄스가 전류경로로부터 리턴되지 않을 때 제2상태신호를 공급함으로써 전기접속을 확인하도록 구성된 전도확인회로를 갖춘 것을 특징으로 하는 감시회로.
  20. LSI 패키지 내에 포함되어야 할 신호처리 LSI로서,
    상기 LSI 패키지가, 신호처리 LSI를 탑재하는 인터포저와, 이 인터포저를 통해 송신되고 있는 신호의 외부 상호접속을 행하도록 구성된 전송라인을 갖춘 인터페이스 모듈 및, 신호처리 LSI와 인터페이스 모듈 사이의 전기접속을 감시하도록 구성된 감시회로를 더 포함하고 있고,
    상기 신호처리 LSI로부터 인터포저를 매개로 한 인터페이스 모듈까지의 전류경로에서의 전기접속이 정상일 때 제1상태신호를, 상기 전기접속이 비정상(이상)일 때 제2상태신호를 공급함으로써 전기접속을 확인하도록 구성된 전도확인회로를 갖춘 것을 특징으로 하는 신호처리 LSI.
  21. 제20항에 있어서, 상기 전류경로에서 빈약한 접속이 검출된 때에 신호를 차단함으로써 인터페이스 모듈로의 신호의 전송 및 인터페이스 모듈로부터의 신호의 수신을 제어하도록 구성된 입/출력 컨트롤러를 더 구비한 것을 특징으로 하는 신호처리 LSI.
KR1020040111920A 2003-12-26 2004-12-24 대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈 KR100705634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003435836A JP3917133B2 (ja) 2003-12-26 2003-12-26 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JPJP-P-2003-00435836 2003-12-26

Publications (2)

Publication Number Publication Date
KR20050067059A KR20050067059A (ko) 2005-06-30
KR100705634B1 true KR100705634B1 (ko) 2007-04-11

Family

ID=34746915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111920A KR100705634B1 (ko) 2003-12-26 2004-12-24 대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈

Country Status (5)

Country Link
US (2) US7535090B2 (ko)
JP (1) JP3917133B2 (ko)
KR (1) KR100705634B1 (ko)
CN (1) CN100382334C (ko)
TW (1) TWI253183B (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834023B2 (ja) * 2003-08-19 2006-10-18 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006053266A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US7352935B2 (en) 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP4468210B2 (ja) * 2005-02-28 2010-05-26 株式会社東芝 Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
KR100825732B1 (ko) * 2006-09-29 2008-04-29 한국전자통신연구원 광전배선 커넥터 모듈 및 그 모듈을 포함한 광전 통신 모듈
KR100708605B1 (ko) * 2007-01-18 2007-04-18 박영진 복합 소자 및 그 제조 방법
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
KR20100060492A (ko) * 2008-11-27 2010-06-07 삼성엘이디 주식회사 발광 다이오드 패키지
WO2010131578A1 (ja) * 2009-05-12 2010-11-18 日本電気株式会社 光信号入出力器内蔵半導体装置及びそれを搭載した電子機器
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
WO2011034544A1 (en) 2009-09-18 2011-03-24 Intel Corporation Combined optical and eletrical interface
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
JP2011129708A (ja) * 2009-12-17 2011-06-30 Panasonic Electric Works Co Ltd プリント配線板の接続構造
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8565562B2 (en) 2010-09-21 2013-10-22 Intel Corporation Connector optical lens with alignment features
US8878560B2 (en) * 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9011022B2 (en) 2012-05-29 2015-04-21 Intel Corporation Combined optical and electrical interface
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP2014038910A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
TWI710183B (zh) 2015-01-11 2020-11-11 美商莫仕有限公司 電路板旁路組件及其構件
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI648613B (zh) 2016-01-11 2019-01-21 莫仕有限公司 Routing component and system using routing component
CN110839182B (zh) 2016-01-19 2021-11-05 莫列斯有限公司 集成路由组件以及采用集成路由组件的系统
US10461062B2 (en) * 2016-02-03 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
MY189415A (en) * 2018-02-27 2022-02-10 Jf Microtechnology Sdn Bhd Horizontal clamp electrical contact assembly
US11022657B2 (en) 2018-06-27 2021-06-01 Intel Corporation Processor and chipset continuity testing of package interconnect for functional safety applications
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system
JP2023131869A (ja) * 2022-03-10 2023-09-22 株式会社東芝 並列受信モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6521530B2 (en) * 1998-11-13 2003-02-18 Fujitsu Limited Composite interposer and method for producing a composite interposer
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US637403A (en) * 1899-07-08 1899-11-21 Laurence R Mcafoos Steel-car construction.
JPH0652515A (ja) 1992-07-29 1994-02-25 Fujitsu Ltd 薄膜磁気ヘッドの製造方法
JPH08250657A (ja) 1994-11-29 1996-09-27 Sgs Thomson Microelectron Inc 着脱自在モジュールを有するボールグリッドアレイパッケージ
JP3592180B2 (ja) 2000-02-25 2004-11-24 シャープ株式会社 電子部品実装体
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP2003004795A (ja) 2001-06-20 2003-01-08 Canon Inc 集積回路の基板接続検査方式
JP3621059B2 (ja) 2001-08-28 2005-02-16 三井金属鉱業株式会社 多条電子部品実装用フィルムキャリアテープの製造方法およびそのための露光処理装置
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
JP2003258154A (ja) * 2002-03-05 2003-09-12 Fujitsu Ltd 半導体素子の実装構造
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6521530B2 (en) * 1998-11-13 2003-02-18 Fujitsu Limited Composite interposer and method for producing a composite interposer

Also Published As

Publication number Publication date
JP2005197316A (ja) 2005-07-21
TWI253183B (en) 2006-04-11
US7759781B2 (en) 2010-07-20
KR20050067059A (ko) 2005-06-30
TW200528787A (en) 2005-09-01
JP3917133B2 (ja) 2007-05-23
CN1638152A (zh) 2005-07-13
US7535090B2 (en) 2009-05-19
US20050156304A1 (en) 2005-07-21
US20070045868A1 (en) 2007-03-01
CN100382334C (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
KR100705634B1 (ko) 대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈
US7652381B2 (en) Interconnect system without through-holes
US6320397B1 (en) Molded plastic carrier for testing semiconductor dice
US6721187B2 (en) Multi-layered high density connections
US5383787A (en) Integrated circuit package with direct access to internal signals
US7180170B2 (en) Lead-free integrated circuit package structure
US5763947A (en) Integrated circuit chip package having configurable contacts and a removable connector
US6822469B1 (en) Method for testing multiple semiconductor wafers
KR20000052705A (ko) 집적회로를 실장하기 위한 시스템 및 방법
US7759961B2 (en) Ball grid array connection monitoring system and method
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US4706165A (en) Multilayer circuit board
US20160172773A1 (en) Socket with routed contacts
WO2010126511A1 (en) Die connection monitoring system and method
US6288346B1 (en) System and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
US20140111239A1 (en) Localized printed circuit board layer extender apparatus for relieving layer congestion near high pin-count devices
US8729918B2 (en) Test apparatus, circuit module and manufacturing method
JP2000294720A (ja) 半導体集積回路パッケージ
US6256207B1 (en) Chip-sized semiconductor device and process for making same
US6483042B2 (en) Substrate for mounting semiconductor integrated circuit device
US6400575B1 (en) Integrated circuits packaging system and method
EP0171783A2 (en) Module board and module using the same and method of treating them
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
US20070230147A1 (en) Circuit board and electronic apparatus having the same
KR19980022346A (ko) Bga 반도체패키지의 전기테스트장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee