CN100382334C - Lsi封装、内插器、接口模块和信号处理lsi监测电路 - Google Patents

Lsi封装、内插器、接口模块和信号处理lsi监测电路 Download PDF

Info

Publication number
CN100382334C
CN100382334C CNB2004100114969A CN200410011496A CN100382334C CN 100382334 C CN100382334 C CN 100382334C CN B2004100114969 A CNB2004100114969 A CN B2004100114969A CN 200410011496 A CN200410011496 A CN 200410011496A CN 100382334 C CN100382334 C CN 100382334C
Authority
CN
China
Prior art keywords
interpolater
module
signal processing
interface module
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100114969A
Other languages
English (en)
Other versions
CN1638152A (zh
Inventor
古山英人
滨崎浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1638152A publication Critical patent/CN1638152A/zh
Application granted granted Critical
Publication of CN100382334C publication Critical patent/CN100382334C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种LSI封装，包括：内插器，该内插器具有有利于与印刷接线板的连接的印刷接线板-连接接头和模块-连接端子，一部分模块-连接端子被分配作为内插器-点监测端子；安装在内插器上的信号处理LSI；和具有设置成对应于模块-连接端子的设置的多个内插器-连接端子和建立从信号处理LSI发送的信号的外部互连的传输线的I/F模块，一部分内插器-连接端子被分配作为模块-点监测端子。内插器-点和模块-点监测端子被构造成使监测电流流过以确认在信号处理LSI和接口模块之间的电触点。

Description

LSI封装、内插器、接口模块和信号处理LSI监测电路
技术领域
本发明涉及本发明涉及一种具有接口(I/F)模块的LSI封装、在LSI封装中使用的内插器和I/F模块、在内插器上安装以实施LSI封装的信号处理LSI、被构造成监测在信号处理LSI和I/F模块之间的电连接的LSI封装的监测电路。
背景技术
随着半导体有源元件比如双极型晶体管和场效应晶体管的性能的提高，用于信号处理的大规模集成电路(在下文描述为“信号处理LSI”)的操作速度显著地提高。然而，电路板级或者安装信号处理LSI的印刷电路板的操作速度仍然低于在信号处理LSI中的操作速度，在信号处理LSI中的操作速度固有地较高，此外，在通过印刷电路板实施的机架级封装体系上，操作速度进一步降低。上述的操作速度问题由与电互连关联的传输损失、噪声和电磁干扰的增加而引起，随着操作频率越高这种增加越大。即，不可避免的是，随着接线长度变长，操作频率降低以便确保信号质量。因此，这种封装技术限制系统的操作速度而不是信号处理LSI的操作速度的趋势近来在电互连器件中变得越来越严重。
考虑在电互连器件中的这种问题，提出了被构造成通过光学互连在信号处理LSI之间建立通信的光学互连器件。在这种光学互连中，由于在从直流到高达100GHz的高频带的频率范围中可以忽略频率依赖性损失、在分布线中的电磁干扰和与地电位波动关联的噪声，因此容易实现Gbps的通信。这种通过光学互连在信号处理LSI之间建立通信的光学互连器件例如公开在NIKKEI ELECTRONICS(No.810，pp121-122，2001年12月3日)中，其中提出了适合于高速信号的外部连接的I/F模块直接安装在内插器中，在该内插器上安装了信号处理LSI。
在上述的早期的技术中，在实际的内插器安装过程中难以将内插器安装在电路板上，因为在内插器与I/F模块混合的情况下实施内插器在电路板上的安装。
例如，由于I/F模块具有光学传输线比如光纤等，因此不可能通过将光纤原样地置于内插器的回流炉中进行热处理。该问题并不限于运用光学传输线的情况，因为在电传输线比如小同轴电缆用于传输线时也会出现相同的问题。
然后，在NIKKEI ELECTRONICS中，形成光传输线以使通过可分离的光学连接器它可以与I/F模块分离。然而，在可分离的光学连接方法中，要求保护光学半导体元件和连接器不受机械损坏和污染的保护器。此外，要求用于降低处理温度以防止光学连接器的接头的热变形和用于缩短处理时间的各种结构。由于这些要求，因此存在的问题是安装在相同的电路板上的其它部件的安装条件不满足I/F模块的安装条件，并且已有的电路板组件设备不能用于它们。此外，构造变得越来越复杂，因为光学连接器的压力机构和保持机构提供在可分离的光学连接方法中，并且制造成本急剧增加。
发明内容
考虑到这些情况，本发明的一个目的是提供一种带有I/F模块的LSI封装，该这种LSI封装可以通过已有的生产线制造，并且没有非常复杂的结构，以及本发明提供一种在LSI封装中使用的内插器和I/F模块、安装到该内插器中以实施LSI封装的信号处理LSI、被构造成监测在信号处理LSI和I/F模块之间的电连接的LSI封装的监测电路。
本发明的一个方面在于一种可安装在印刷接线板上的LSI封装，包括：内插器，该内插器具有有利于与印刷接线板的连接的多个板-连接接头和多个模块-连接端子，一部分所述模块-连接端子被分配作为第一监测端子，而另一部分所述模块-连接端子被分配作为第一电接头；安装在内插器上的信号处理LSI；接口模块，该接口模块具有设置成对应于所述模块-连接端子的设置的多个内插器-连接端子和用于建立从信号处理LSI发送的信号的外部互连的传输线，一部分所述内插器-连接端子被分配作为第二监测端子，而另一部分所述内插器-连接端子被分配作为第二电接头；和I/O控制器；其中第一和第二监测端子被构造成使监测电流流过以确认在信号处理LSI和接口模块之间的电连接，并且当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，所述I/O控制器阻塞向外部互连发送信号和从外部互连接收信号。
本发明的另一方面在于一种包括在LSI封装中的内插器，该LSI封装进一步包括安装在内插器上的信号处理LSI和接口模块，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该内插器包括：被构造成与在接口模块上提供的多个内插器-连接端子机械和电连接的多个模块-连接端子，一部分所述模块-连接端子被分配作为监测端子，确认在所述模块-连接端子和所述内插器-连接端子之间的电连接的监测电流流过该监测端子；和I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
本发明的另一方面在于一种包括在LSI封装中的接口模块，该LSI封装进一步包括信号处理LSI和安装信号处理LSI的内插器，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该接口模块包括：被构造成与在内插器上提供的多个模块-连接端子机械和电连接的多个内插器-连接端子，一部分内插器-连接端子被分配作为监测端子，确认在信号处理LSI和接口模块之间的电连接的监测电流流过该监测端子；和I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
本发明的另一方面在于一种LSI封装的监测电路，该LSI封装包括信号处理LSI、安装信号处理LSI的内插器和接口模块，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该监测电路被构造成监测在信号处理LSI和接口模块之间的电连接，该监测电路包括：导电确认电路，该导电确认电路被构造成，通过在从信号处理LSI经过内插器到接口模块的电流路径中的电阻小于预定的值时提供第一状态信号而在该电阻大于预定值时提供第二状态信号，确认该电连接；和I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
本发明的另一方面在于一种LSI封装的监测电路，该LSI封装包括信号处理LSI、安装信号处理LSI的内插器、和接口模块，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该监测电路被构造成确认在信号处理LSI和接口模块之间的电连接，该监测电路包括：导电确认电路，该导电确认电路被构造成，通过在由信号处理LSI提供的监测脉冲通过从信号处理LSI经由内插器到接口模块的电流路径返回时提供第一状态信号而在监测脉冲没有从电流路径返回时提供第二状态信号，确认该电连接；和I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
本发明的另一方面在于一种在LSI封装中包括的信号处理LSI，该LSI封装进一步包括安装信号处理LSI的内插器、接口模块和监测电路，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该监测电路被构造成监测在信号处理LSI和接口模块之间的电连接，该信号处理LSI包括：导电确认电路，该导电确认电路被构造成，通过在从信号处理LSI经由内插器到接口模块的电流路径中的电连接是正常时提供第一状态信号和在该电连接是异常时提供第二状态信号，确认该电连接；和I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
附图说明
附图1所示为根据本发明的第一实施例具有I/F模块的LSI封装的构造的示意性俯视图；
附图2所示为内插器和在内插器周围的构造的放大的俯视图；
附图3所示为实施附图1的LSI封装的I/F模块的放大的俯视图；
附图4A所示为在沿附图3的矩形窗周围的矩形拓扑中设置的内插器-连接端子的阵列的矩形环状平面上截取的I/F模块的部分示意性横截面图；
附图4B所示为在沿附图2的信号处理LSI的矩形拓扑中设置的模块-连接端子的阵列的矩形环状平面上截取的内插器的部分示意性横截面图；
附图5A和5B所示为在带有I/F模块的LSI封装中在内插器和I/F模块之间的电连接的示意性横截面图(描述在美国专利申请No.10/778,030中，在此通过引用参考的方式将其全部内容结合在本申请中)；
附图6所示为根据本发明的第二实施例的内插器和内插器周围的结构的放大的俯视图；
附图7所示为根据本发明的第二实施例的I/F模块的放大的俯视图；
附图8A所示为在沿附图7的矩形窗周围的矩形拓扑中设置的内插器-连接端子的阵列的矩形环状平面上截取的I/F模块的部分示意性横截面图；
附图8B所示为在沿附图6的信号处理LSI的矩形拓扑中设置的模块-连接端子的阵列的矩形环状平面上截取的内插器的部分示意性横截面图；
附图9A所示为具有本发明的第三实施例的I/F模块的LSI封装的内插器的放大的俯视图的一部分；
附图9B所示为本发明的第三实施例的LSI封装的I/F模块的放大的俯视图的一部分；
附图10A所示为根据本发明的第三实施例的改进具有I/F模块的LSI封装的内插器的放大的俯视图的一部分；
附图10B所示为根据本发明的第三实施例的改进LSI封装的I/F模块的放大的俯视图的一部分；
附图11所示为解释在具有本发明的第四实施例的I/F模块的LSI封装的信号处理LSI中集成的第一导电确认电路的电路图；
附图12所示为解释在具有本发明的第四实施例的I/F模块的LSI封装的信号处理LSI中集成的第二导电确认电路的电路图；
附图13所示为解释在具有本发明的第五实施例的I/F模块的LSI封装的信号处理LSI中集成的第一I/O控制器的附图；
附图14所示为解释在具有根据第五实施例的I/F模块的LSI封装的信号处理LSI中集成的第二I/O控制器的附图。
具体实施方式
参考附图描述本发明的各种实施例。注意，在整个附图中相同或类似的参考标号应用到相同或类似的部件和元件中，并且省去或简化对相同或类似的部件和元件的描述。一般地并且作为表示半导体器件的传统，应该理解在各种附图中从一个附图到另一附图或者在给定的附图内部都没有按照比例绘制，尤其是层的厚度任意绘制以便于附图的阅读。
在解释本发明的各种实施例之前，参考附图5A和5B解释在2004年2月17日申请的美国专利申请No.10/778,030中本发明人提出的具有I/F模块的LSI封装，在此通过引用参考的方式将其全部内容结合在本申请中。美国专利申请No.10/778,030说明了一种使用光学互连作为高速I/F模块的的外部互连的实例。在附图5A中，参考标号1表示信号处理LSI，参考标号2表示内插器，参考标号3c和3o表示连接垫片，参考标号10a，10b，10c，...10r表示焊球，参考标号18a和18b表示电路板，参考标号61a和16b表示驱动/接收IC驱动/接收IC，参考标号62a和62b表示电光(EO)或光电(OE)转换器，参考标号21表示散热器，以及参考标号22表示冷却风扇。来自信号处理LSI或输送给信号处理LSI的高速信号不通过焊球10a，10b，10c，...10r输送给印刷接线板或从印刷接线板输送，但通过连接垫片3c，3o和电路板18a，18b输送到驱动/接收IC61a，61b/从驱动/接收IC61a，61b输出。然后，通过EO或OE转换器62a，62b将电信号转换为光信号或将光信号转换为电信号并输送给光纤束64a，64b。在此，内插器”是在IC封装中的元件，它将半导体芯片连接到母板等。内插器可以通过引线框、TAB带、树脂衬底等实施。
附图5B示意性地示出了具有附图5A的I/F模块的LSI封装的完整的结构。在安装信号处理LSI1的内插器2上，安装了I/F模块4，它包括电路板18a，18b、驱动/接收IC61a，61b、EO或OE转换器62a，62b和光纤束64a，64b的组合。此外，散热器21和冷却风扇22连接在I/F模块4的上部。通过附图5B的构造，建立了信号处理LSI1的热辐射。具有上述构造的I/F模块的LSI封装可以以与标准的LSI封装过程中的程序和条件完全相同的程序和条件在通过已有的生产线制造的印刷接线板上组装，这种标准的LSI封装过程可以通过已有的封装设备(回流炉等)实施。只有将I/F模块从内插器2的顶部例如通过螺钉或粘合剂固定到内插器2的过程成为组装具有附图5B中所示的I/F模块的LSI封装的特征工作过程。然而，由于将I/F模块固定内插器2的过程通过将I/F模块置于内插器2的顶部实施，因此这个过程不需要高度精确的位置控制技术(例如，±10微米)。即，对于将I/F模块固定内插器2的过程，一般电连接器的位置控制精度就足够，并且具有在附图5B中所示的I/F模块的LSI封装的组装过程的成本增加不大。即，即使应用已有的封装方法，使用较低成本的印刷接线板(例如玻璃环氧树脂板等)，在常规的电路板中通常不能实现的电互连的高速互连(例如20Gbps)成为可能。
在批量生产这种LSI封装的过程序列中，某些产品经常失效。具体地，在I/F模块和内插器之间的电接头的较差的触点引起了印刷接线板的故障。上述失效模式的主要原因例如是因为在内插器上的I/F模块的较差的安装，比如I/F模块的不完全插入等和污染物对电接头的污染等。虽然这些失效原因很少发生并且相对简单，并且通常可以通过在内插器上重新安装I/F模块并通过气枪吹电接头可以恢复，但是，从产品可靠性和质量控制的角度看，理想的是可以立即检测到电接头的这种较差的触点以便快速地找到适当的措施以消除这些失效原因。
因此，本发明的下述实施例提出了能够解决上述问题的具有I/F模块的LSI封装(下文称为“LSI封装”)，其中将电触点监测机构增加到LSI封装中，该监测机构被构造成监测在信号处理LSI和I/F模块之间的电触点。本发明的实施例也提出了一种监测电路，该监测电路被构造成监测在信号处理LSI和接口模块之间的电触点，等效地确认在信号处理LSI和接口模块之间的电触点。本发明的实施例进一步提出了一种输入/输出(I/O)控制器，该输入/输出控制器被构造成通过在LSI封装中提供的电流路径中检测到较差的触点时阻塞信号来控制信号到接口模块的传输和信号从接口模块的接收。
接着，参考附图描述本发明的第一至第五实施例。注意，在全部附图中相同或类似的参考标号应用到相同或类似的部件和元件，并且省去或简化对相同或类似部件和元件的描述。一般地并且作为表示半导体封装的传统技术，应该理解在各种附图中从一个附图到另一附图或者在给定的附图内部都没有按照比例绘制，尤其是层的厚度任意绘制以便于附图的阅读。
在下文的描述中，阐述了特定的细节，比如特定的材料、过程和设备以便提供对本发明的完整的理解。但是，显然本领域的普通技术人员在不使用这些特定的细节可以实施本发明。在其它的情况下，十分公知的制造材料、过程和设备没有详细阐述以便不必要地淡化本发明。例如，尽管在第一至第五实施例的描述中，将使用光学互连的实例作为高速I/F模块的外部互连，但是电互连比如小的同轴电缆阵列也可用于外部互连。在外部互连是电互连的情况下，可以安装高速接线接口IC比如线驱动器IC和线接收器IC替代驱动/接收IC和光学器件，如果需要的话，可以包含预修正电路和均衡器等。前置词比如“在...之上”、“在...上方”和“在...之下”都是相对于内插器的平面表面，而与内插器实际保持的方位无关。即使存在插入层，一个层仍然是另一个层之上。
(第一实施例)
如附图1所示，根据本发明第一实施例的LSI封装包括内插器2、安装在内插器2上的信号处理LSI 1和与内插器2电连接的I/F模块4。内插器2用于帮助在信号处理LSI 1和印刷接线板8之间的电连接以使内插器2通过电接头可以连接到印刷接线板8。在信号处理LSI 1作为第零级封装层级时，通过信号处理LSI 1和内插器实施“第一级封装”。通过将I/F模块4安装在“第一级封装”上，完成作为“第二级封装”的LSI封装。此外，通过“第二级封装”和印刷接线板8的组合实施“第三级封装”。在附图2中所示的焊球作为“印刷接线板-连接接头10a，10b，10c，....10r”以用于将内插器2与印刷接线板电连接。虽然，根据第一实施例，示出了球栅阵列(BGA)封装，作为内插器2，但是可接受的是使用针栅阵列(PGA)封装和脊栅阵列(LGA)封装等替代BGA封装。此外，因为内插器2是被构造成在IC封装的结构中连接半导体芯片(信号处理LSI)1到母板(印刷接线板)8的封装元件中的一个，但是引线框、带自动连接(TAB)带或树脂衬底等可以用作内插器2。因此，基于各种有机的材料比如合成树脂和基于无机的材料比如陶瓷、玻璃等可用于内插器2的衬底材料。基于有机的材料可以包括酚树脂、聚酯树脂、环氧树脂、聚酰亚胺树脂、氟烃聚合物等。纸、织物玻璃纤维或玻璃基材料等可用于在层状平板结构中作为芯的加强基材料。用于衬底材料的有代表性的无机材料是陶瓷。金属衬底用于改善内插器2的热耗散特性的目的。在需要透明衬底用于内插器2时使用玻璃。氧化铝(Al2O3)、富铝红柱石(3Al2O3·2SiO2)、氧化铍(BeO)、氮化铝(AlN)、碳化硅(SiC)等可用作内插器2的陶瓷衬底。此外，具有多层结构的基于金属的衬底(金属绝缘衬底)、基于金属比如铁和铜等材料的聚酰亚胺的层状耐热树脂膜也可用于内插器2。
在内插器2中建立多个模块-连接端子(微型插孔)3a-3x和11a-11d以利于与I/F模块4的连接。此外，对应于模块-连接端子(微型插孔)3a-3x和11a-11d的结构，在I/F模块4中建立内插器-连接端子(微型插头)5a-5x和12a-12d。在根据本发明的第一实施例的LS I封装中，一部分模块-连接端子(微型插孔)3a-3x和11a-11d和内插器-连接端子(微型插头)5a-5x和12a-12d分别被指定为被构造成等效地确认在信号处理LSI 1和I/F模块4之间的电触点状态的监测端子。即，在内插器2中设置的模块-连接端子3a-3x和11a-11d的阵列分为包括内插器-点电接头3a-3x和内插器-点监测端子11a，11b，11c和11d的两部分，而在I/F模块4中放置的内插器-连接端子5a-5x和12a-12d的阵列分为包括模块-点电接头5a-5x和模块-点监测端子12监测端子12a，12b，12c和12d的两部分。
I/F模块4具有用于建立通过内插器-点电接头3a-3x和模块-点电接头5a-5x发送的信号(高速信号)的外部互连的四个对齐的传输线束6a，6b，6c和6d。在附图1中，通过多个光纤实施的平行光纤带状电缆作为对齐的传输线束6a，6b，6c和6d示出。在对齐的传输线束(平行光纤带状电缆)6a的端部上，示出了与外部对齐的传输线束(平行光纤带状电缆)连接的光学连接器7a。其它的对齐的传输线束6b，6c和6d也通过类似的光学连接器连接到外部对齐的传输线束。对齐的传输线束6a，6b，6c和6d不仅可以通过光学纤维形成，而且还可以通过以紫外线固化的环氧树脂、聚酰亚胺树脂或碳氟聚酰亚胺树脂等获得的光学波导膜形成。在光学波导膜中，线性芯阵列(对于多模光学波导膜每个具有大约50μm2的横截面尺寸的脊形结构，而对于单模光学波导膜每个具有大约9μm2的横截面尺寸的脊形结构)可以设置在光学波导膜的里面。在附图1中，虽然已经示出了四个对齐的传输线束6a，6b，6c和6d沿I/F模块4的四个方向延伸的结构，但是三个对齐的传输线束沿三个方向或更少方向伸出的结构也是可以的。如果I/F模块4是超过五边形的多边形，则多个对齐的传输线束沿超过五个方向的多个方向上伸出的结构也是可以的。此外，与内插器2类似，基于有机的材料包括合成树脂和基于无机的材料比如陶瓷、玻璃的各种材料都可用作I/F模块4的材料。
板接线组9a和9b形成在印刷接线板8上，连接到适合于促进在印刷接线板8和内插器2之间的电连接的印刷接线板连接接头(焊球)10a，10b，10c，...10r。板接线组9a和9b可以包括电源线、控制线等。在印刷接线板8上，安装了多个电路部件Xij(i＝1-4；j＝1-3)。附图1典型地示出似乎设置了12个相同的芯片电容器，但电路部件Xij(i＝1-4；j＝1-3)可以包括各种无源元件比如电阻器和电感器等。此外，作为电路部件Xij，半导体有源元件比如晶体管、闸流晶体管、二极管都可使用，LSI芯片等可以包括在电路部件Xij中。此外，电路部件Xij的数量不限于12，电路部件Xij的设计可以随机设置。
应用通过电路部件Xij实施的混合集成电路，在印刷接线板8上可以实施根据本发明的第一实施例被构造成等效地监测在信号处理LSI 1和接口模块4之间的电触点的监测电路。此外，通过电路部件Xij在印刷接线板8上可以实施给监测电路输送电压和/或电流的电源电路，实现混合的集成电路。此外，被构造成在电触点中发现异常时显示异常连接的显示单元可以附加地安装在印刷接线板8上。作为显示单元，可以使用这样的电路，例如被构造成在检测到较差的电触点时接通红光发射二极管(LED)和在检测到正常的电触点时接通绿光LED的电路。因此，LED等也可以包括在安装在附图1的印刷接线板8上的电路部件Xij中。
附图2所示为内插器2和内插器2周围的结构的放大的俯视图。通过用于将印刷接线板连接到内插器2的印刷接线板-连接接头(焊球)10a，10b，10c，...10r，内插器被连接到在印刷接线板8上实施接线组9a的板接线141、14m和实施接线组9b的板接线14n...14r。此外，也示出了在印刷接线板8上设置的监视接线13a，13c和接地接线13b，13d等。附图2透视性地示出了其中内插器-点电接头3a-3x(微型插孔)被设置成使内插器-点电接头3a-3x的阵列包围在内插器2的周边区域周围的信号处理LSI 1的构造，在该内插器2的周边区域上安装了信号处理LSI 1。附图2也示出了其中四个内插器-点监测端子(微型插孔)11a，11b，11c和11d分配在内插器-点电接头3a-3x的矩形结构的两个角落上的结构。在附图2中所示的拓扑结构对应于其中内插器-点电接头3a-3x的环状结构的一部分被内插器-点监测端子11a，11b，11c和11d利用(替代)的结构。
附图3是附图1的I/F模块4的放大的俯视图。在I/F模块4的中心，已经建立了在I/F模块4安装在内插器2上时具有其中可以容纳矩形信号处理LSI 1的尺寸的矩形窗。在附图3所示的I/F模块4中，作为矩形窗周围的矩形结构，建立了与内插器-点电接头(微型插孔)3a-3x的阵列对应的模块-点电接头5a-5x(微型插头)的阵列。然后，内插器2和I/F模块4通过内插器-点电接头3a-3x与模块-点电接头5a-5x的机械接触电连接。此外，在模块-点电接头(微型插头)5a-5x的矩形结构的中心建立了与在附图2中示出的内插器-点监测端子(微型插孔)11a，11b，11c和11d对应的模块-点监测端子(微型插头)12a，12b，12c和12d。在附图3中所示的I/F模块4的右侧角上，示出了以较低的阻抗在第一模块-点监测端子12a和第二模块-点监测端子12b之间电连接的导电路径(短路路径)15a。在附图3中所示的I/F模块4的左侧角上示出了在第三模块-点监测端子12c和第四模块-点监测端子12d之间电连接的导电路径(短路路径)15b。在附图3中所示的拓扑结构对应于其中模块-点电接头5a-5x的环状结构的一部分被模块-点监测端子12a，12b，12c和12d利用(替代)的结构。
在根据本发明的第一实施例的LSI封装中，为执行监测电路的操作，LSI封装具有在内插器2上的模块-连接端子(微型插座)3a-3x；11a-11d中互相电短路的至少一对模块-连接端子(微型插孔)即可，或LSI封装具有在I/F模块4上的内插器-连接端子(微型插头)5a-5x；12a-12d中互相电短路的至少一对内插器-连接端子(微型插头)即可。该对监测端子作为监测电路的一部分电连接以等效地确认在信号处理LSI 1和I/F模块4之间的电触点状态。因此，附图3所示为在I/F模块4上在第一模块-点监测端子12a和第二模块-点监测端子12b之间的端口通过导电路径(短路路径)15a电短路，以及在I/F模块4上在第三模块-点监测端子12c和第四模块-点监测端子12d之间的端口通过导电路径(短路路径)15b电短路。此外，根据本发明的第一实施例，至少一对互相电短路的内插器-点监测端子可以提供在内插器2的侧面以在LSI封装中以执行监测电路的操作。
在附图2中所示的内插器-点监测端子(微型插孔)11a，11b，11c和11d中的每个和在附图3中所示的对应的模块-点监测端子(微型插头)12a，12b，12c和12d中的每个用作通过每个内插器-点电接头(微型插孔)3a-3x与对应的模块-点电接头5a-5x的机械接触等效地确认该电连接的触点监测器。内插器-点电接头(微型插孔)3a-3x、模块-点电接头5a-5x、内插器-点监测端子(微型插孔)11a，11b，11c和11d和模块-点监测端子(微型插头)12a，12b，12c和12d都可以由金属板制成，包括铝(Al)、铜(Cu)、铜合金比如Cu-Fe、Cu-Cr、Cu-Ni-Si、Cu-Sn等、镍铁合金比如Ni-Fe、Fe-Ni-Co以及铜和不锈钢的复合材料等。此外，在这些金属材料上这些电接头和监测端子可以具有镍(Ni)电镀和/或金(Au)电镀等。具体地，以Ni电镀涂敷的铜插头的1.27毫米间距的结构(在0.5mm直径下每个插头具有1毫米长)对于实施模块-点电接头5a-5x和模块-点监测端子12a，12b，12c和12d的微型插头是可接受的。此外，通过切割一部分铜管并将所切割的部分推入该管子的内部部分以形成悬臂弹簧(微型插头保持机构)，用作内插器-点电接头3a-3x和内插器-点监测端子11a，11b，11c和11d的微型插孔可采用以Ni电镀涂敷的铜管的1.27毫米间距的结构，在0.8mm插孔直径下每个管子具有1.5毫米深度。
在与附图5A和5B相同的结构中，该附图公开了在美国专利申请10/778,030中描述的部分发明，在根据本发明的第一实施例的LSI封装中，光纤束6d(对齐的传输线束)在I/F模块4的左边由外部朝I/F模块4的里面插，以及光纤束6b(对齐的传输线束)在I/F模块4的右边由外部朝I/F模块4的里面插。在左侧上的光纤束6d(对齐的传输线束)中的每个光纤芯与在I/F模块4内部的左侧中设置的EO或OE转换器阵列62b(参见附图5A和5B)的每个有源区精确地对齐并光学地耦合。类似地，在右侧上的光纤束6b(对齐的传输线束)中的每个光纤芯与在I/F模块4内部的右侧中设置的EO或OE转换器阵列62a(参见附图5A和5B)的每个有源区精确地对齐并光学地耦合。在其它的光纤束6a和6c(对齐的传输线束)中的每个光纤芯与在I/F模块4内部的右侧中设置的EO或OE转换器(参见附图5A和5B)的每个有源区精确地对齐并光学地耦合。
也是在附图5A和5B中所示的结构，EO或OE转换器阵列62a和62b通过在I/F模块4内部中的金属接线连接到驱动/接收IC 61a和61b，并且驱动/接收IC 61a和61b通过金属接线连接到模块-点电接头5a，5b，5d，...5n，5p，5q，...5x中的每个。EO或OE转换器阵列62a和62b(每个具有这样的结构：多个半导体激光器和光电检测器等集成在半导体芯片中)安装在I/F模块4的里面以使EO或OE转换器阵列62a和62b以与在附图5A和5B中所示的结构类似的结构可以与在光纤束(对齐的传输线束)6a，6b，6c和6d中的每个光纤芯光学地耦合。虽然省去了对例如详细的表面接线的说明，但是电极接线构图从EO或OE转换器阵列62a和62b中绘制以有利于在EO或OE转换器阵列62a和62b和驱动/接收IC61a和61b之间的电连接。同样地，驱动/接收IC61a和61b可以内置或单片集成在EO或OE转换器阵列62a和62b的相同芯片中。
在信号处理LSI 1的表面上，设置多个信号输入/输出(I/O)端子(焊接区)，但省去了对它们的说明。类似地，在内插器2的表面上，设置了多个焊盘。然后，这些焊盘中的每个通过焊接凸块等互相地连接到在信号处理LSI 1的表面上设置的对应的信号I/O端子(焊接区)。此外，焊接凸块接头可以通过未填满的树脂封装。未填充的树脂可以由各向异性导电材料制成，在这种导电材料中金(Au)、银(Ag)、镍(Ni)或金属粉末比如钛镍合金(Ti-Ni)等分散在绝缘树脂比如尿树脂和环氧树脂等中。
虽然省去了说明，但是内插器2建立了多级结构，并且在内插器2的多级结构的里面形成了用作高速信号传输线的嵌入式互连。低速的电源、地线和控制信号线也有选择性地绘制在内插器2的多级结构中作为嵌入式互连。每个嵌入式互连的一端通过穿过在内插器2的多级结构中的对应的绝缘层的通孔插件等连接到在内插器2的表面上设置的焊盘。每个嵌入式互连的另一端连接到内插器-点电接头3a，3b，3d，...3n，3p，3q，...3x中的每个。这样，内插器-点电接头3a，3b，3d，...3n，3p，3q，...3x中的每个通过机械接触电连接到对应的模块-点电接头5a，5b，5d，...5n，5p，5q，...5x中的每个。此外，在附图2中所示的内插器-点监测端子11a，11b，11c和11d也电连接到在附图3中所示的模块-点监测端子12a，12b，12c和12d，由此互相建立了机械接触。
与附图5A和5B的横截面视图类似，来自信号处理LSI 1的高速信号不通过印刷接线板-连接接头(焊球)10a，10b，...10r输送给印刷接线板8，但是在第一实施例的LSI封装中通过内插器-点电接头3a-3x和对应的模块-点电接头5a-5x输送给驱动/接收IC 61a和61b。此外，电信号通过EO或OE转换器阵列62a和62b转换为光学信号并提供给通过光纤束(对齐的传输线束)6a，6b，6c和6d实施的平行的带状光纤电缆。根据本发明的第一实施例的LSI封装，通过在附图5A和5B中所示的相同结构，尽管在附图1中没有示出，但是在散热器21和冷却风扇22连接到I/F模块4的上部时可以建立信号处理LSI 1的热辐射。
在通过已有的生产线制造的印刷接线板上，通过以与已有的封装设备(回流炉等)实施的完全相同的过程和条件可以组装根据在附图1至3中所示的本发明的第一实施例的LSI封装。仅仅通过例如螺钉或粘合剂将I/F模块从内插器2的预部固定到内插器2的过程成为组装根据第一实施例的LSI封装的特殊的工作。由于将I/F模块固定到内插器2的过程是将I/F模块置于内插器2的顶部，因此不需要高度精确的控制技术(例如±10微米)。即，对于将I/F模块固定内插器2的过程，用于一般电连接器的那种位置控制精度就足够。因此，LSI封装的组装过程的成本增加不大。这就是说，即使使用已有的低成本的印刷接线板(例如玻璃环氧树脂板等)的已有的封装方法，处理高速互连的高速板成为可能，例如20Gbps，而在通常的板电互连中这一般是不可能实现的。
下文参考附图4A和4B解释在附图1至3中示出的内插器-点监测端子11a，11b，11c和11d和模块-点监测端子12a，12b，12c和12d的结构和功能。附图4A所示为在垂直于I/F模块4的表面上的环状面上截取的I/F模块4的示意性横截面图，该环状面沿在矩形窗周围的矩形拓扑设置的模块-点电接头5a-5x和分配在电接头5a-5x的矩形结构的两个角落上的模块-点监测端子12a，12b，12c和12d的环状阵列伸展。类似地，附图4B所示为在沿信号处理LSI 1的周围的矩形拓扑中设置的内插器-点电接头3a-3x和在电接头3a-3x的矩形结构的两个角落上分配的内插器-点监测端子11a，11b，11c和11d的阵列的环状面上截取的内插器2的示意性横截面图。
如附图4A所示，在模块-点监测端子12a和模块-点监测端子12b之间的端口通过在附图3中所示的导电路径(短路路径)15a电短路，该导电路径(短路路径)15a通过短路通孔插件151a，151b和埋置的互连152a实施。类似地，在模块-点监测端子12c和模块-点监测端子12d之间的端口通过在附图3中所示的导电路径(短路路径)15b电短路，该导电路径(短路路径)15b通过短路通孔插件151c，151d和埋置的互连152b实施。在另一方面，在附图4B的左侧上的内插器-点监测端子11a通过监测通孔插件131a和监测焊盘132a连接到监测器接线13a。内插器-点监测端子11b通过接地通孔插件131b和接地焊盘132b连接到地接线13b。此外，在附图4B的右侧上的内插器-点监测端子11c通过监测通孔插件131c和监测焊盘132c连接到监测器接线13c。内插器-点监测端子11d通过接地通孔插件131d和接地焊盘132d连接到地接线13d。
在附图4A和4B的结构中，通过连接电压源或电流源到在附图4B的左侧上的监测器接线13a，并通过等效地确认在信号处理LSI 1和I/F模块4之间的电触点状态，经由内插器-点监测端子11a、模块-点监测端子12a、导电路径(短路路径)15a、模块-点监测端子12b和内插器-点监测端子11b从监测器接线13a到地GND(接线)13b布线，可以建立监测电路。这就是说，电流输送到在上述结构中的监测电路，其中一对内插器-点监测端子11a和模块-点监测端子12a电连接并且另一对模块-点监测端子12b和内插器-点监测端子11b也电连接。此外通过监测上述的电流状态，可以等效地确认(监测)在内插器-点电接头3a-3x和模块-点电接头5a-5x之间的电连接并且监测电触点状态。
这样，在根据本发明的第一实施例的LSI封装中，可以确认(监测)在内插器-点电接头3a-3x和模块-点电接头5a-5x之间的电触点状态。
在根据本发明第一实施例的LSI封装中，实施模块-点电接头5a-5x的微型插头的长度是1毫米。因此，例如，在内插器2的尺寸是40×40毫米的情况下，如果在I/F模块4与内插器2之间的安装倾斜的角度大于1度则不会产生较差的触点。然而，在由于污染物对电接头的污染等引起在内插器2和I/F模块4之间发生倾斜时，其中不能很好地实现电触点的情况可能会发生。
在上述的情况下，有利的是不仅在一个位置上而且在多于两个位置上建立电触点监测端子。即，在附图4A和4B的结构中，通过将电压源或电流源等连接到在附图14B的左边上的内插器-点监测端子11a和11b的相对侧(右侧)上的监测器接线13c并等效地确认在内插器2和I/F模块4之间的电触点状态，则经由内插器-点监测端子11c、模块-点监测端子12c、导电路径(短路路径)15b、模块-点监测端子12d和内插器-点监测端子11d从监测器端子13c到地(GND)接线13d布线，可以建立监测电路。这就是说，在附图4A和4B的右侧上的一对内插器-点监测端子11c和模块-点监测端子12c电连接并且在附图4A和4B的右侧上的另一对模块-点监测端子12c和内插器-点监测端子11d也电连接的情况下，电流可以输送给在附图4A和4B的右侧上的监测电路。此外通过在右侧上的监测电路中的电触点的监测，同时结合在左侧上的监测电路中的电触点的监测，可以稳妥地实现在内插器-点电接头3a-3x和模块-点电接头5a-5x之间的电触点状态的监测。
这样，如果电流输送到在附图4A和4B中所示的结构的两侧上设置的上述的监测电路，则在附图4A和4B的两侧的监测电路之间的电连接接头中很少会发生较差的触点。如果在两端上的监测电路之间设置的电连接接头中发生了较差的触点，则尽管电流输送到在两端上的监测电路，但是这种较差的触点仍然最可能由内插器2和/或I/F模块4本身(包括电接头)的故障引起，这种较差触点的主要原因归结于与功能性问题(比如监测电路不工作)不同的单独的问题。在根据本实施例的LSI封装中，虽然在左侧上的监测电路能够独立于在相对侧(右侧)上的监测电路地监测电触点状态，但是通过确认在左侧上的监测器接线13a和在相对侧(右侧)上的监测器接线13c之间的电导通可以一次监测整个一体的电路，因为地接线13b和13d通过GND互相地连接。这种一体的电触点监测系统用于通过单个一体的监测器电路确认整个电触点状态来简化监测机构。相反，在检测到较差的触点时，通过分别检查在两侧上的监测电路可以分析哪个电路产生了较差的触点。通过从在左侧上的监测器接线13a、在右侧上的监测器接线13c和GND这三个电极接线的组合中选择两个电极接线，可以选择这些不同的操作模式。
在根据附图1至附图4B中所示的第一实施例的LSI封装的情况下，每个监测电路分配在电接头的矩形结构的两个角落上，监测电路的结构和拓扑的分配不限于在附图1至附图4B中所示的这些。例如，监测电路可以分配在电接头的矩形结构的所有的四个角落上，以及通过在分别位于在电接头的矩形结构的四边的中点上的四个点上分配监测电路，可以防止在I/F模块4和内插器2之间的较差的安装。
作为附图5A和5B中的情况，通过螺钉或粘合剂将I/F模块4连同连接的散热器21固定到I/F模块4的上部可以实现I/F模块4在内插器2上的安装。然而，随着时间的改变或者老化效应，也可以会产生电接头较差的触点。然而，根据本发明的第一实施例的LSI封装具有如下的优点：因为容易确认是否发生了电接头的较差的触点，因此也简化了系统维护。
如上文所述，根据本发明第一实施例的LSI封装，在I/F模块4和内插器2之间的电接头的较差的触点是否已经发生和在I/F模块4和内插器2之间的电接头的较差的触点是否引起了接线板的故障都容易诊断。换句话说，根据第一实施例的LSI封装，可以快速地、确定地且容易地分析失效原因，包括在内插器2上的I/F模块4较差的安装比如I/F模块4的不完全插入和污染物对电接头的污染。这些失效原因通过重新安装I/F模块4并通过气枪吹电接头都容易克服，这实现了产品可靠性的提高。从质量控制的角度看，可以立即检测到电接头的较差的触点以阻止上述的失效原因。
根据第一实施例的LSI封装，在通常的生产线上，在从内插器2取下I/F模块4之后，可以实施回流过程。此外，通过机械接触在内插器2和I/F模块4之间形成电连接，不要求具有非常高的精度的位置控制精度，这建立了相当简单的保持机构。
如上文所述，根据第一实施例的LSI封装由于可以容易地监测在内插器2和I/F模块4之间的电触点，因此不再需要为设计回流过程而使它仅在特定的情况下可行的新生产线而投资。此外，因为对于该电连接器的结构不需要高精度的位置控制技术、压力机构和保持机构等，因此可以实现成本降低。此外，因为可以连接监测在电接头方面较差的组装和对性能随着时间降低进行报警的设备，因此可以实现具有较低的成本并具有高可靠性的LSI封装。因此，根据第一实施例的LSI封装，以较低的成本可以实现在信号处理LSI 1的高速芯片之间的互连，并且还可以促进信息通信设备的更新等。
(第二实施例)
在根据本发明的第一实施例的LSI封装中，模块-点电接头5a-5x和模块-点监测端子12a，12b，12c和12d都通过微型插头实施，并且内插器-点电接头3a-3x和内插器-点监测端子11a，11b，11c和11d都通过微型插孔实施，如附图6和附图7所示，在第二实施例中可以很好地采用具有更简单的结构比如其中相对的上和下金属膜构图(焊盘)彼此连接的接头作为监测电路的电接头和监测端子。
附图6所示为根据本发明的第二实施例的内插器2和内插器2周围的结构的放大的俯视图。内插器2通过到内插器2的印刷接线板-连接接头(焊球)10a，10b，10c，...10r连接到在印刷接线板(省去了对其的说明)上的板接线14l，14m，14n，...14r。在附图6，虽然省去了对印刷接线板的说明，但是示出了在印刷接线板上绘制的实施板接线组9a的板接线14n，14o...14r和在印刷接线板上绘制的实施板接线组9b的板接线14m，14l。此外，还示出了在印刷接线板上设置的监测器接线13a，13c和地接线13b，13b等。
在根据本实施例的内插器2上，模块-连接端子(3a-3x；11a-11d)通过金属膜的简单矩形构图(焊盘)实施。此外，对应于模块-连接端子(3a-3x；11a-11d)，内插器-连接端子(5a-5x；12a-12d)也通过金属膜的简单矩形构图(焊盘)实施。在根据本发明的第二实施例的LSI封装中，通过金属膜的简单矩形构图(焊盘)实施的部分模块-连接端子(3a-3x；11a-11d)和内插器-连接端子(5a-5x；12a-12d)用作被构造成等效地确认在信号处理LSI 1和I/F模块之间的电触点状态的监测电路。这就是说，在内插器2上设置的模块-连接端子3a-3x和11a-11d的阵列分为包括内插器-点电接头3a-3x和内插器-点监测端子11a，11b，11c和11d的两部分，而在I/F模块4上设置的内插器-连接端子5a-5x和12a-12d的阵列分为包括模块-点电接头5a-5x和模块-点监测端子12a，12b，12c和12d的两部分。
在如上文所述地确定和分类金属膜构图(焊盘)的过程中，附图6示出了这样的透视结构：其中在大约100μm2-0.8mm2的内插器-点电接头(焊盘)3a-3x被设置成使内插器-点电接头3a-3x的阵列包围在(其上安装信号处理LSI 1的)内插器2的周边区周围的信号处理LSI1。附图也示出了这样的结构：其中四个内插器-点监测端子(焊盘)11a，11b，11c和11d被分配在内插器-点电接头3a-3x的矩形结构的两个角落上。除了大约100μm2-0.8mm2的矩形构图之外，大约8mm直径的圆形几何形状的金属膜电极也可以用于连接端子。在内插器点表面接线绘制在内插器2上时可以同时形成内插器-点电接头3a-3x和内插器-点监测端子11a，11b，11c和11d作为表面电极。
附图7是根据本发明的第二实施例的I/F模块4的放大的俯视图。在I/F模块4的中心，形成矩形窗。矩形窗具有在I/F模块4安装在内插器2上时可以容纳矩形信号处理LSI 1的尺寸。在附图7所示的I/F模块4中，对应于大约100μm2-0.8mm2的内插器-点电接头(焊盘)3a-3x的阵列，大约100μm2-0.8mm2的模块-点电接头(焊盘)5a-5x的阵列作为在矩形窗周围的矩形几何机构设置。此外，与在附图6中所示的内插器-点监测端子(焊盘)11a，11b，11c和11d对应，通过大约100μm2-0.8mm2的矩形构图实施的模块-点监测端子(焊盘)12a，12b，12c和12d设置在模块-点电接头(焊盘)5a-5x的矩形结构的角落上。在附图7中所示的I/F模块4的右侧角落上，示出了在第一模块-点监测端子12a和第二模块-点监测端子12b之间以低阻抗电连接的导电路径(短路路径)15a。此外，在附图7中所示的I/F模块4的左侧角落上，示出了在第三模块-点监测端子12c和第四模块-点监测端子12d之间电连接的导电路径(短路路径)15b。除了在附图7中所示的大约100μm2-0.8mm2的矩形构图之外，大约8mm直径的圆形电极可用于监测端子。在I/F模块4上绘制表面接线时可以绘制模块-点电接头5a-5x和模块-点监测端子12a，12b，12c和12d作为表面电极。一般地，在内插器2和I/F模块4的互连中，以焊接保护膜等覆盖无需到达表面实现电连接的金属构图部分。因为这个原因，内插器-点电接头3a-3x、内插器-点监测端子11a，11b，11c和11d、模块-点电接头5a-5x和模块-点监测端子12a，12b，12c和12d经常从焊接保护膜的表面层凹进大约20-50μm。然后，在原样地连接接头和端子时在内插器-点电接头3a-3x和模块-点电接头5a-5x之间或者在内插器-点监测端子11a，11b，11c和11d和模块-点监测端子12a，12b，12c和12d之间形成间隙。因此，理想的是对金属膜电镀或在凹进的电极(焊盘)部分中形成凸块以埋置间隙。或者，理想的是在凹进的电极(焊盘)部分中形成各向异性导电胶的构图或各向异性导电片以埋置间隙。焊球、金(Au)凸块、银(Ag)凸块、铜(Cu)凸块、镍-金(Ni-Au)合金凸块或镍-金-铟(Ni-Au-In)合金凸块等都可用于凸块或连接件。具有锡(Sn)∶铅(Pb)＝6∶4的组分比的低熔点焊料(直径为100μm至250μm，高度为50μm至100μm)可用于焊球。或者，具有Sn∶Pb＝5∶95的组分比的低熔点焊料也可用于焊球。
内插器-点电接头(焊盘)3a-3x、模块-点电接头(焊盘)5a-5x、内插器-点监测端子(焊盘)11a，11b，11c和11d和模块-点监测端子(焊盘)12a，12b，12c和12d都可以由如下的材料制成：包括铝(Al)、铜(Cu)、铜合金比如Cu-Fe、Cu-Cr、Cu-Ni-Si、Cu-Sn等、镍铁合金比如Ni-Fe、Fe-Ni-Co等以及铜和不锈钢的复合材料等的金属薄板或金属膜。此外，在这些金属材料上这些电接头和监测端子可以通过镍(Ni)电镀膜和/或金(Au)电镀膜等覆盖。
然后，每个内插器-点电接头(焊盘)3a-3x通过连接件比如凸块互相地电连接到模块-点电接头(焊盘)5a-5x。类似地，在附图6中所示的每个内插器-点监测端子(焊盘)11a，11b，11c和11d通过连接件互相地电连接到在附图7中所示的模块-点监测端子(焊盘)12a，12b，12c和12d。
每个在附图6中所示的每个内插器-点监测端子(焊盘)11a，11b，11c和11d和对应的在附图7中所示的模块-点监测端子(焊盘)12a，12b，12c和12d用作通过每个内插器-点电接头(焊盘)3a-3x与对应的模块-点电接头(焊盘)5a-5x的机械接触等效地确认电连接的触点监测器。
附图8A和8B所示为根据本发明第二实施例的LSI封装的连接端子的横截面视图。附图8A所示为在垂直于I/F模块4的表面的平面上截取的I/F模块4的示意性横截面图，该环状面沿在附图7的矩形窗周围的矩形拓扑设置的模块-点电接头5a-5x和分配在电接头5a-5x的矩形结构的两个角落上的模块-点监测端子12a，12b，12c和12d的环状阵列伸展。类似地，附图8B所示为在沿附图6的(信号处理LSI1的周围的矩形拓扑中设置的)内插器-点电接头3a-3x和(在电接头3a-3x的矩形结构的两个角落上分配的)内插器-点监测端子11a，11b，11c和11d的阵列以环状面截取的内插器2的示意性横截面图。在此，与在根据第一实施例的LSI封装中附图4的相同或类似的参考标号用于表示相同或类似的功能。在附图8A和8B的结构中，通过连接电压源或电流源到在附图8B的左侧上的监测器端子13a并通过等效地确认在信号处理LSI 1和I/F模块4之间的电触点状态，通过从监测器接线13a经由内插器-点监测端子11a、模块-点监测端子12a、导电路径(短路路径)15a、模块-点监测端子12b和内插器-点监测端子11b到地(GND)接线13b的布线可以建立监测电路。即，电流可以输送给在上述结构中的监测电路，其中一对内插器-点监测端子11a和模块-点监测端子12a电连接并且另一对模块-点监测端子12b和内插器-点监测端子11b也电连接。通过监测上述的电流状态，可以等效地确认(监测)在内插器-点电接头3a-3x和模块-点电接头5a-5x之间的电连接并且可以监测电触点状态。
通过连接电压源或电流源到内插器-点监测端子11a和11b的相对侧(右侧)上的监测器端子13c并通过等效地确认在内插器2和I/F模块4之间的电触点状态，通过从监测器接线13c经内插器-点监测端子11c、模块-点监测端子12c、导电路径(短路路径)15b、模块-点监测端子12d和内插器-点监测端子11d到地(GND)接线13d的布线可以建立监测电路。即，在上述结构中电流可以输送给在附图8A和8B的右侧的监测电路，在该结构中在附图8A和8B的右侧上的一对内插器-点监测端子11c和模块-点监测端子12c电连接并且在附图8A和8B的右侧上的另一对模块-点监测端子12d和内插器-点监测端子11d也电连接。此外，根据第一实施例的LSI封装，通过在右侧的监测电路中的电触点的监测同时以及在左侧的监测电路的电触点的监测，可以稳妥地实现在内插器-点电接头3a-3x和模块-点电接头5a-5x之间的电连接的监测。
即，在根据本发明的第二实施例的LSI封装中，为执行监测电路的操作，在内插器2上的模块-连接端子(焊盘)3a-3x；11a-11d中，LSI封装有至少一对互相电短路的模块-连接端子(焊盘)就足够，或者在I/F模块4上的内插器-连接端子(焊盘)5a-5x；12a-12d中，有至少一对互相电短路的内插器-连接端子(焊盘)就足够。一对监测电路电连接作为等效地确认在信号处理LSI 1和I/F模块4之间电触点状态的监测电路一部分。因此，附图7显示通过在I/F模块4上的简单金属膜构图(焊盘)建立的在第一模块-点监测端子12a和第二模块-点监测端子12b之间的端口通过导电路径(短路路径)15a电短路；以及通过在I/F模块4上的简单金属膜构图(焊盘)建立的在第三模块-点监测端子12c和第四模块-点监测端子12d之间的端口通过导电路径(短路路径)15b电短路。
如上文所述，根据第二实施例的LSI封装的结构类似于第一实施例，但除了连接端子的几何形状(结构)不同的特征之外；下文省去了对其它重复的部件的解释。
根据第二实施例的LSI封装的特征是部件材料的成本可以保持最小，因为不要求微型插头和微型插孔，并且由于不存在因微型插头的不完全插入而引起的微型插头的损坏，因此产量较高。
相反，因为在连接端子之间的污染物的污染等引起的较差的触点可能容易发生，因为平面电极的几何特征的缘故。
在任何情况下，在I/F模块安装到内插器2上时，如果发生了失效事件，则可以立即修复根据第二实施例的LSI封装，因为可以实时地确认电连接的失效。
根据第二实施例的LSI封装，类似于第一实施例，在常规生产线上从内插器2上取下I/F模块4之后，可以实施回流处理。此外，通过金属膜构图(焊盘)的连接在内插器2和I/F模块4之间形成电连接，不要求具有非常高精度的位置控制精度，这建立了相当简单的保持机构。由于通过金属膜构图的简单结构可以监测在内插器2和I/F模块4之间的电触点状态，因此不再需要为设计回流过程而使它仅在特定的情况下可行的新生产线而投资。此外，因为对于电连接器的结构不需要高精度的位置控制技术、压力机构和保持机构等，因此可以实现成本的极大降低。此外，因为可以连接监测在电接头方面较差的组装和对性能随着时间降低进行报警的设备，因此可以实现具有较低的成本并具有高可靠性的LSI封装。因此，根据第二实施例的LSI封装，以较低的成本可以实现在信号处理LSI 1的高速芯片之间的互连，并且还可以促进信息通信设备的更新等。
(第三实施例)
如附图9A和9B所示，第三实施例的LSI封装具有这样的结构，其中内插器-点电接头(微型插孔)3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi在内插器2的顶部表面上和内插器2中设置成两个阵列，模块-点电接头(微型插头)5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi在I/F模块4上设置成两个阵列。
附图9A所示为在第三实施例的LSI封装中的内插器2的放大的俯视图的一部分。虽然省去了说明，但是与附图1和2类似，信号处理LSI 1安装在附图9A的内插器2上。然后，内插器-点电接头(微型插孔)3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi以双同心矩形环设置以使在内插器-点电接头(微型插孔)的双阵列包围在其上安装了信号处理LSI 1的内插器2的周边区域周围的信号处理LSI 1。附图9A也示出了这样的结构，其中四个内插器-点监测端子(微型插孔)11a，11b，11c和11d分配在通过内插器-点电接头(微型插孔)3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi的双阵列实施的双同心矩形环的角落上的2×2(两行乘两列)的矩阵结构中。
附图9B所示为第三实施例的LSI封装的I/F模块4的放大的俯视图的一部分。类似于附图3的结构，在I/F模块4的中心，已经建立了矩形窗，该矩形窗具有在I/F模块4安装在内插器2上时可以容纳矩形信号处理LSI 1的尺寸。在附图9B中所示的I/F模块4中，已经设置了对应于内插器-点电接头3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi的双阵列的模块-点电接头5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi(微型插头)的双阵列作为在矩形窗周围的双同心矩形环。通过每个内插器-点电接头3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi的双阵列和对应的模块-点电接头5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi的双阵列的机械接触，内插器2和I/F模块4互相地电连接。附图9B也示出了这样的结构，其中对应于附图9A的内插器-点监测端子11a，11b，11c和11d的四个模块-点监测端子(微型插头)12a，12b，12c和12d分配在通过模块-点电接头5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi的双阵列实施的双同心矩形环的角落上的2×2的矩阵结构中。
在附图9B所示的I/F模块4的角落上，示出了在模块-点监测端子12a和12d之间以低阻抗电连接的第一导电路径(短路路径)15a。此外，在附图9B也示出了在模块-点监测端子12b和12c之间电连接的第二导电路径(短路路径)15b。同时，在附图9A所示的内插器2的角落上，示出了在内插器-点监测端子(微型插孔)11a和11b之间电连接的第三短路路径16。这样，根据本发明的第三实施例的LSI封装，为执行监测电路的操作，利用这样的拓扑结构：在内插器2上的四个内插器-点监测端子11a，11b，11c和11d中至少一对内插器-点监测端子(微型插孔)互相电短路以及在I/F模块4上的四个模块-点监测端子12a，12b，12c和12d中至少一对模块-点监测端子(微型插头)互相电短路。附图9B所示为这样的拓扑结构，其中在实施2×2(两行乘两列)的矩阵的四个模块-点监测端子12a至12d中在第一列上的监测端子12b和12c和在第二列上的12a和12d的两对电短路。如上文所述，为了实现监测电路的操作，LSI封装使在内插器2上的模块-连接端子(微型插孔)3a-3x；11a-11d中至少一对模块-连接端子(微型插孔)互相电短路或者在I/F模块4上的内插器-连接端子(微型插孔)5a-5x；12a-12d中至少一对内插器-连接端子(微型插孔)互相电短路就足够，该对监测端子电连接，从而作为等效地确认在信号处理LSI 1和I/F模块4之间电触点状态的监测电路一部分。
在内插器2上以2×2的矩阵结构设置的附图9A的内插器-点监测端子11a，11b，11c和11d中的每个和在I/F模块4上以2×2的矩阵结构设置的附图9B的对应的模块-点监测端子(微型插头)12a，12b，12c和12d中的每个都是通过在内插器-点电接头3ao，3bo ，...3wo，3xo；3ai，3bi，...3wi，3xi的每个双阵列和对应的模块-点电接头5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi的双阵列之间的机械接触来等效地确认电触点状态的监测端子。
如附图9A和9B所示，由于根据运用在附图1至4中所示的结构的方法存在内插器-点电接头3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi的双阵列和对应的模块-点电接头5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi的双阵列，因此有时会发生双阵列可能已经正确连接或可能没有，这由相对的端子的相对移位造成。即，在由相对端子的相对移位在相邻的列中形成等效的短路导通路径时，不能区分电流是通过监测电路输送还是通过由于相邻的列造成导电路径失效的无意短路而输送。
因此，为防止由于在双阵列中的相对端子的相对移位引起的错误判断，如附图9B所示，第一导电路径(短路路径)15a和第二导电路径(短路路径)15b分配在I/F模块4的角落上，横跨以便覆盖模块-点电接头5ao，5bo，...5wo，5xo；5ai，5bi，...5wi，5xi的双同心矩形环结构中的两个列。同时，为防止错误判断，如附图9A所示，分配第三导电路径(短路路径)16在内插器2的角落上，跨越内插器-点电接头3ao，3bo，...3wo，3xo；3ai，3bi，...3wi，3xi的双同心矩形环结构的两个列。
在附图9A和9B中，通过内插器-点监测端子11c、模块-点监测端子12c、第二导电路径(短路路径)15b、模块-点监测端子12b和内插器-点监测端子11b、第三导电路径(短路路径)16、内插器-点监测端子11a、模块-点监测端子12a、第一导电路径(短路路径)15a、模块-点监测端子12d和内插器-点监测端子11d，从监测器端子13c到地(GND)接线13d布线，形成监测电路。根据上述的电路布线，可以直接检测由相对阵列的相对移位的情况引起的异常，因为监测电路通过相对阵列的相对移位成为开路。
(第三实施例的改进)
通过构造跨越双同心矩形环中的电接头的三个列的结构可以建立类似的监测电路，如在附图10A和10B所示。在附图10A中，在第三列上的内插器-点电接头3xo和3xi用于附加的监测端子。在第三列上的内插器-点电接头3xi和在第二列上的内插器-点监测电路11d之间形成附加的导电路径(短路路径)17。附加的导电路径(短路路径)17对着在其中形成了在第一和第二列之间的第三导电路径(短路路径)16的行以便与导电路径(短路路径)16形成Z字形的结构。虽然监测器接线13a连接到第一列的内插器-点监测端子11c的特征类似于在附图9A中所示的结构，但是地接线13d以附图10A所示的第三实施例的改进方式连接在内插器-点电接头3xo和GN D之间。
在附图10B中，在第三列上的模块-点电接头5xo和5xi用于监测端子，并且附加的导电路径(短路路径)15c分配在模块-点电接头5xo和5xi之间以使监测电路能够在导电路径1(短路路径)15a前延伸一个列，以与导电路径(短路路径)15a建立Z字形路径。
根据在附图10A和10B中所示的第三实施例的改进，通过内插器-点监测端子11c、模块-点监测端子12c、第二导电路径(短路路径)15b、模块-点监测端子12b和内插器-点监测端子11b、第三导电路径(短路路径)16、内插器-点监测端子11a、模块-点监测端子12a、第一导电路径(短路路径)15a、模块-点监测端子12d、内插器-点监测端子11d、附加的导电路径(短路路径)17、内插器-点监测端子3xi、模块-点监测端子5xi、附加的导电路径(短路路径)15c、模块-点监测端子5xo和内插器-点监测端子3xo，从监测器端子13c到地(GND)接线13d布线，形成监测电路。通过在附图10A和10B中所示的三列结构，可以建立能够实现与在附图9A和9B中所示的两列实施的电路的效果类似的效果的监测电路。
形成在附图10A和10B中所示的结构，可以以三个阵列设置内插器-点电接头和模块-点电接头以实施包围信号处理LSI 1的三个同心矩形环。在三个同心矩形环结构中，可以与在附图10A和10B中所示的拓扑垂直地交换行和列。
此外，通过以相同的方式利用跨越四列的结构以及跨越三列的结构，可以实现监测电路。
根据第三实施例和第三实施例的改进的LSI封装，类似于第一和第二实施例，在常规的生产线上将I/F模块4从内插器2取下之后可以实施回流处理。此外，通过使用具有多个电接头的阵列的结构通过机械接触在内插器2和I/F模块4之间形成电连接以在双同心矩形环上形成多同心矩形环拓扑结构，因为不要求具有非常高的精度的位置控制精度，因此多同心矩形环拓扑有利于相对简单的保持机构。因为它以在多同心矩形环中的两列电接头上的简单矩阵结构可以监测在内插器2和I/F模块4之间的电触点，因此不再需要为设计回流过程而使它仅在特定的情况下可行的新生产线而投资。此外，因为对于电连接器的多同心矩形环结构不需要高精度插入机构、压力机构和保持机构的机械机构，因此可以实现成本的极大降低。此外，因为可以连接各和单元比如被构造成监测在电接头方面较差的组装的监测单元和被构造成对性能随着时间降低进行报警的报警单元，因此可以实现具有较低的成本并具有高可靠性的LSI封装。
因此，根据第三实施例和第三实施例的改进的LSI封装，以较低的成本可以实现在信号处理LSI 1的高速芯片之间的互连，并且还可以促进信息通信设备的更新等。
(第四实施例)
在根据第一至第三实施例的LSI封装中，没有规定用于监测电路的电源电路和检测电路。例如通过在印刷接线板8上绘制的表面互连可以简化检测电路，这种检测电路可以通过在内插器2中形成的通孔连接到监测器接线13a和13c并连接到检测端子，而这种检测端子被构造成连接印刷接线板8上设置的外部检测电路。可替换地，电源电路和检测电路可以被形成在印刷接线板8上，并通过在内插器2中形成的通孔和在印刷接线板8上绘制的表面互连连接到监测器接线13a和13c。
如附图11所示，在根据第四实施例的LSI封装中，具有确认导电的功能的导电确认电路202集成在信号处理LSI 1中。在附图11中所示的DC导电型的导电确认电路202包括通过比较器实施的状态信号发生器203，该比较器被构造成在一个输入端子上接收通过由串联的两个电阻Rs所构成的分压器分压的电源电压Vcc的分压电压(＝Vcc/2)，以及在另一输入端子上接收参考电压Vref。
在附图11中，在内插器-点监测端子(第一内插器-点监测端子)11a和模块-点监测端子(第一模块-点监测端子)12a之间和在模块-点监测端子(第二模块-点监测端子)12b和内插器-点监测端子(第二内插器-点监测端子)11b之间间隙同时电连接的情况下，电流流经导电确认电路202的I/O端子211。如附图11所示，在第二内插器-点监测端子11b连接到地接线时，I/O端子211的电位通过电流的导通变为“L”电平。将“L”电平和参考电压Vref比较，在来自状态信号监测端子204的电流正常时状态信号发生器(比较器)203输送第一状态信号“L”(可替换地“H”)。
相反，在附图11中，因为电流不流经导电确认电路202的I/O端子211，如果在第一内插器-点监测端子11a和/或第一模块-点监测端子12a之间和在第二模块-点监测端子12b和第二内插器-点监测端子11b之间的电连接较差，则I/O端子211的电位不会变为“L”电平，保持大约Vcc/2的值，这个值是为将电源值Vcc除以2在由串联的上电阻和下电阻Rs构成的分压器网络中下电阻Rs上获得的电压。将大致与Vcc/2相同的值的电平与参考电压Vref进行比较，在电连接异常时状态信号发生器(比较器)203从状态信号输出端子204输送第二状态信号“H”(可替换地“L”)。
应用“监测路径电路Rc”(它是导电线路的总电阻)或者从监测器接线13a到地(GND)接线13b的电流路径，通过第一内插器-点监测端子11a、第一模块-点监测端子12a、导电路径(短路路径)15a、第二模块-点监测端子12b和第二内插器-点监测端子11b，由下式给出馈送到状态信号发生器(比较器)203a的一个输入端子的电压Vc：
Vc＝Vcc/(2+Rs/Rc)...(1)
关系Vc＜Vref，V＞Vref的检测等效于监测公式(1)的监测路径电阻Rc的变化。在Rc＝x(非导通)的情况下，它变为Vc＝Vcc/2(Vc＞Vref)，以及在Rc＝0.01Ω(导通)的情况下，它变为Vc-Vcc/100000(Vc＜Vref)，假设Rs＝1kΩ的值。
这样，通过观测在I/O端子211上的电位，导电确认电路202可以等效地确认(监测)在内插器-点电接头3a-3x和模块-点电接头5a-5x之间的电触点是否良好以从状态信号输出端子204提供用于正常状态的电触点的第一状态信号“L”(可替换地“H”)和用于较差的电触点状态的第二状态信号“H”(可替换地“L”)。
如附图11所示，通过集成具有监测在信号处理LSI 1中的电连接的功能的导电确认电路202，在第四实施例的LSI封装中可以抑制电路部件Xij的数量的增加。换句话说，根据第四实施例的LSI封装，虽然设法不增加印刷接线板8的制造成本，但是在检测到在信号处理LSI 1中的较差触点之后它可以对LSI封装的系统报警。
准备集成在信号处理LSI 1中的附加的电路可以通过非常小规模的电路来实施，一般地，给信号处理LSI 1中增加这种小规模的电路不会成为信号处理LSI 1的成本增加因素。
虽然DC导电型电路如在附图11中所示的电路可用于信号处理LSI 1的监测电路，但是DC导电型电路具有噪声叠加和备用电源所带来的故障的问题。
为克服噪声叠加和备用电源所带来的故障的问题，在附图12中所示的环回型的导电确认电路202可以集成在信号处理LSI 1中。在附图12中所示的环回型的导电确认电路202包括被构造成放大监测脉冲的缓冲放大器205和一个AND电路203b，该AN D电路203b被构成在第一输入端子上从缓冲放大器205接收输出并在第二输入端子上从内插器2通过监测器接线13c接收返回信号(环回脉冲)。
在附图11中，缓冲放大器205的输出通过输出端子212发送给第一内插器-点监测端子11a并同时输送给AND电路203b的第一输入端子。
如果在第一内插器-点监测端子11a和第一模块-点监测端子12a之间和在第二模块-点监测端子12b和第二内插器-点监测端子11b之间的间隙电连接，则通过输出端子212发送的监测脉冲通过输入端子213返回到在导电确认电路202中的AND电路的第二输入端子。通过在第二输入端子上从内插器2经监测器接线13c的返回信号(环回脉冲)和在AND电路203b的第一输入端子上接收的监测脉冲之间进行布尔乘操作(AND)，环回型的导电确认电路202从状态信号输出端子204输送用于正常状态的电触点的第一状态信号“L”(可替换地“H”)。
相反，在附图12中，因为通过输入端子213从内插器2经监测器接线13c返回的信号(环回脉冲)不存在，因此如果在第一内插器-点监测端子11a和第一模块-点监测端子12a之间或第二模块-点监测端子12b和第二内插器-点监测端子11b之间的电连接较差，则环回型的导电确认电路202从状态信号输出端子204输送用于异常状态的电触点的第二状态信号“H”(可替换地“L”)。
这样，AND电路203b用作状态信号发生器(比较器)，该状态信号发生器(比较器)从状态信号输出端子204输送用于正常状态的电触点的第一状态信号“L”(可替换地“H”)和从状态信号输出端子204输送用于异常状态的电触点的第二状态信号“H”(可替换地“L”)。
此外，周期性地发送一系列监测脉冲并检测与监测脉冲关联的电流的方法可用于监测电路。
(第五实施例)
除了并入在第四实施例的LSI封装的信号处理LSI 1中的导电确认电路202之外，根据本发明的第五实施例的LSI封装的信号处理LSI1集成了I/O控制器301，该I/O控制器301被构造成在检测到较差的触点时阻塞信号发送给I/F模块4以及I/F模块4接收信号。即，在电连接较差时，不仅发送给I/F模块4的信号无意义，而且由于发送给I/F模块4的信号的缘故I/F模块4的故障可能造成对整个系统的损害。
因此，在第五实施例的LSI封装的信号处理LSI 1中，下文解释可单片集成在与导电确认电路202相同的芯片的I/O控制器301。通过使用从第四实施例中已经解释的在信号处理LSI 1中集成的导电确认电路202中的状态信号输出端子204输送的输出信号，在检测到较差的触点时，I/O控制器301可以执行如下的失效保险功能：快速地阻塞向I/F模块4发送信号和从I/F模块4接收信号，将发生的较差的触点向LSI封装的系统报警，以及将系统数据临时地存储到预定的存储器中以防止损坏等。
在附图13中所示的这种电路可用于I/O控制器301，这种电路例如具有通过将输出缓冲器电路的电源电压降低到输出缓冲器电路的操作所要求的值之下、从而阻塞向I/F模块4发送信号和从I/F模块4接收信号的功能。在附图13中所示的I/O控制器301具有每个连接到对应的I/O端子208a，208b，208c，...的输入/输出(I/O)缓冲器207a，207b，207c，...。I/O缓冲器207a，207b，207c，...分别并联地连接在电源开关SW和地端之间。在附图13中所示的电源开关SW是通过符号表示的等效电路，各种开关元件比如半导体有源元件在实际上可用于电源开关SW。
对应于来自在第四实施例中解释的导电确认电路202的状态信号输出端子204的状态信号SST，I/O控制器301的电源开关SW将I/O缓冲器207a，207b，207c，...的电源端子连接到用于信号I/O缓冲器的操作的电源电压Vcc的端子，可替换地，连接到禁止I/O缓冲器207a，207b，207c，...操作的地端子。
可替换地，如附图14所示，通过实施输出缓冲器电路的门电路(组合的逻辑元件)阻塞信号的发送和接收的I/O控制器301可用于开关。在附图14中所示的I/O控制器301具有多个AND电路206a，206b，206c，...作为I/O缓冲器，每个AND电路206a，206b，206c，...具有两个输入端子和连接到对应的I/O端子208a，208b，208c，...的输出端子。AND电路206a，206b，206c，...的第一输入端子分别连接到电源开关SW。与附图13类似，在附图14中所示的电源开关SW是通过符号表示的等效电路，在实际中各种开关元件比如半导体有源元件可用于电源开关SW。每个AND电路206a，206b，206c，...的第二输入端子连接到信号处理LSI 1的内部电路。对应于来自导电确认电路202的状态信号输出端子204的状态信号SST，I/O控制器301的电源开关SW将AND电路206a，206b，206c，...的一个输入端子连接到电源电压Vcc的端子以馈送“H”以启动I/O缓冲的操作，可替换地连接到接地端子以馈送“L”以停止AND电路206a，206b，206c，...的操作。
(其它实施例)
在接收本发明公开内容的教导之后，在不脱离本发明的范围的前提下本领域普通技术人员可以做出各种修改。例如，安装在内插器2上的信号处理LSI 1不限于在第一至第五实施例解释的信号处理LSI1。对安装在内插器2上的信号处理LSI 1没有限制，只要信号处理LSI 1有利于I/F模块4的操作并且I/F模块4有利于信号处理LSI 1的操作即可。虽然，在附图1、2和6等中，所示为单个信号处理LSI1安装在内插器2上的结构，但是多个信号处理LSI 1安装在相同的内插器2上的另一结构也可以用于LSI封装。
在多个信号处理LSI 1安装在内插器2上时，在这种结构中具有多个I/F模块4，I/F模块4的数量对应于信号处理LSI的数量，并适合于每个信号处理LSI。可替换地，多个信号处理LSI 1可容纳在单个I/F模块4中，其中形成多个凹进或开口，并且凹进或开口的数量对应于信号处理LSI的数量。在多个信号处理LSI 1安装在内插器2上时，在第四实施例中解释的导电确认电路202和在第五实施例中解释的I/O控制器301可集成在不同的LSI芯片中。
此外，在第四实施例中，在附图11中所示的DC导电型的导电确认电路202和环回型的导电确认电路202被单片集成在信号处理LSI 1中。然而，DC导电型和环回型的导电确认电路202可以通过使用在印刷接线板8上设置的多个电路部件Xij(“i”和“j”分别为整数，每个表示在矩阵中的位置)通过混合集成电路实施，如附图1所示。此外，为对较差的电触点报警，通过使用从在附图11或附图12中所示的导电确认电路202的状态信号输出端子204输送的输出信号，可以使用连接到印刷接线板8的红色LED。
此外，对于较差的电触点，有效的是在第一至第五实施例中增加阻塞进入I/F模块4的信号和来自I/F模块4的信号的阻塞功能，类似于在第五实施例中所述的阻塞到信号处理LSI 1的信号和来自信号处理LSI 1的信号的功能。即，阻塞功能的增加在防止在传输线之前连接的其它I/F模块的故障和由异常数据引起的其它I/F模块的意料之外的操作方面有效。为建立对进入I/F模块4的信号和来自I/F模块4的信号的阻塞功能，在第五实施例中解释的I/O控制器301可以安装或集成在I/F模块4中。
此外，技术特征比如电接头、监测端子的结构、材料和设置方法根本不限于在第一至第五实施例的公开的内容，因为在第一至第五实施例公开的LSI封装仅仅是实例。因此，本发明当然包括上文没有详细描述的各种实施例和改进等。因此，本发明的范围以后面的权利要求界定。

Claims (21)

1.一种可安装在印刷接线板上的LSI封装，包括：
内插器，该内插器具有有利于与印刷接线板的连接的多个板-连接接头和多个模块-连接端子，一部分所述模块-连接端子被分配作为第一监测端子，而另一部分所述模块-连接端子被分配作为第一电接头；
安装在内插器上的信号处理LSI；
接口模块，该接口模块具有设置成对应于所述模块-连接端子的设置的多个内插器-连接端子和用于建立从信号处理LSI发送的信号的外部互连的传输线，一部分所述内插器-连接端子被分配作为第二监测端子，而另一部分所述内插器-连接端子被分配作为第二电接头；和
I/O控制器；
其中第一和第二监测端子被构造成使监测电流流过以确认在信号处理LSI和接口模块之间的电连接，并且当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，所述I/O控制器阻塞向外部互连发送信号和从外部互连接收信号。
2.权利要求1所述的封装，其中至少一对第一监测端子互相短路以用作监测在信号处理LSI和接口模块之间的电连接的监测电路的元件。
3.权利要求1所述的封装，其中至少一对第二监测端子互相短路以用作监测在信号处理LSI和接口模块之间的电连接的监测电路的元件。
4.权利要求2所述的封装，其中该内插器提供多个分离的区域，在该分离的区域中分别设置所述第一监测端子以提供多个监测电路。
5.权利要求3所述的封装，其中该接口模块提供多个分离的区域，在该分离的区域中分别设置所述第二监测端子以提供多个监测电路。
6.权利要求1所述的封装，其中第一监测端子设置在内插器上的多个区域中以将第一电接头的阵列夹在中间，第二监测端子设置在接口模块上的多个区域中以将第二电接头的阵列夹在中间，第一电接头和第二电接头被构造成在信号处理LSI和接口模块之间发送信号。
7.权利要求1所述的封装，其中所述模块-连接端子被设置在多个阵列中以便以该阵列包围信号处理LSI，以及所述内插器-连接端子被设置在对应于所述模块-连接端子的阵列的多个阵列中。
8.权利要求7所述的封装，其中一部分所述模块-连接端子以矩阵的形式被分配作为第一监测端子，一部分所述内插器-连接端子以矩阵的形式被分配作为第二监测端子，该第二监测端子被设置成对应于第一监测端子的设置。
9.权利要求8所述的封装，其中沿在该矩阵中界定的特定方向对齐的至少一对第二监测端子互相短路，以及垂直于在该矩阵中界定的所述特定方向对齐的至少一对第一监测端子互相短路。
10.一种包括在LSI封装中的内插器，该LSI封装进一步包括安装在内插器上的信号处理LSI和接口模块，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该内插器包括：
被构造成与在接口模块上提供的多个内插器-连接端子机械和电连接的多个模块-连接端子，一部分所述模块-连接端子被分配作为监测端子，确认在所述模块-连接端子和所述内插器-连接端子之间的电连接的监测电流流过该监测端子；和
I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
11.权利要求10的内插器，其中至少一对模块-连接端子作为用作监测电路的元件的第一监测端子而互相短路，该监测电路监测在信号处理LSI和接口模块之间的电连接。
12.权利要求10的内插器，其中提供多个分离的区域，第一监测端子设置在每个分离的区域中以便提供多个监测电路。
13.一种包括在LSI封装中的接口模块，该LSI封装进一步包括信号处理LSI和安装信号处理LSI的内插器，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该接口模块包括：
被构造成与在内插器上提供的多个模块-连接端子机械和电连接的多个内插器-连接端子，一部分内插器-连接端子被分配作为监测端子，确认在信号处理LSI和接口模块之间的电连接的监测电流流过该监测端子；和
I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
14.权利要求13的接口模块，进一步包括被构造成在所述内插器-连接端子和所述模块-连接端子之间检测到较差的连接时阻塞信号到外部互连的发送和从外部互连接收信号的电路。
15.权利要求13的接口模块，其中至少一对所述内插器-连接端子作为用作监测电路的元件的第二监测端子而互相短路，该监测电路监测在信号处理LSI和接口模块之间的电连接。
16.权利要求14的接口模块，其中多个分离的区域分配在接口模块上，监测端子分别设置在所述分离的区域上以提供多个监测电路。
17.一种LSI封装的监测电路，该LSI封装包括信号处理LSI、安装信号处理LSI的内插器和接口模块，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该监测电路被构造成监测在信号处理LSI和接口模块之间的电连接，该监测电路包括：
导电确认电路，该导电确认电路被构造成，通过在从信号处理LSI经过内插器到接口模块的电流路径中的电阻小于预定的值时提供第一状态信号而在该电阻大于预定值时提供第二状态信号，确认该电连接；和
I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
18.权利要求17所述的监测电路，其中该电阻包括从第一内插器-点监测端子、被构造成与第一内插器-点监测端子连接的第一模块-点监测端子、与在接口模块中的第一模块-点监测端子连接的短路路径、与在接口模块中的短路路径连接的第二模块-点监测端子和被构造成与第二模块-点监测端子连接的第二内插器-点监测端子的电流路径的电阻。
19.一种LSI封装的监测电路，该LSI封装包括信号处理LSI、安装信号处理LSI的内插器、和接口模块，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该监测电路被构造成确认在信号处理LSI和接口模块之间的电连接，该监测电路包括：
导电确认电路，该导电确认电路被构造成，通过在由信号处理LSI提供的监测脉冲通过从信号处理LSI经由内插器到接口模块的电流路径返回时提供第一状态信号而在监测脉冲没有从电流路径返回时提供第二状态信号，确认该电连接；和
I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
20.一种在LSI封装中包括的信号处理LSI，该LSI封装进一步包括安装信号处理LSI的内插器、接口模块和监测电路，该接口模块具有被构造成用于建立通过内插器发送的信号的外部互连的传输线，该监测电路被构造成监测在信号处理LSI和接口模块之间的电连接，该信号处理LSI包括：
导电确认电路，该导电确认电路被构造成，通过在从信号处理LSI经由内插器到接口模块的电流路径中的电连接是正常时提供第一状态信号和在该电连接是异常时提供第二状态信号，确认该电连接；和
I/O控制器，用于当所述信号处理LSI或所述接口模块在所述内插器-连接端子和所述内插器之间检测到较差的连接时，阻塞向外部互连发送信号和从外部互连接收信号。
21.权利要求20所述的信号处理LSI，进一步包括被构造成在电流路径中检测到较差的连接时通过阻塞信号来控制信号到接口模块的发送和从该接口模块接收信号的输入/输出控制器。
CNB2004100114969A 2003-12-26 2004-12-24 Lsi封装、内插器、接口模块和信号处理lsi监测电路 Expired - Fee Related CN100382334C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003435836A JP3917133B2 (ja) 2003-12-26 2003-12-26 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JP2003435836 2003-12-26

Publications (2)

Publication Number Publication Date
CN1638152A CN1638152A (zh) 2005-07-13
CN100382334C true CN100382334C (zh) 2008-04-16

Family

ID=34746915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100114969A Expired - Fee Related CN100382334C (zh) 2003-12-26 2004-12-24 Lsi封装、内插器、接口模块和信号处理lsi监测电路

Country Status (5)

Country Link
US (2) US7535090B2 (zh)
JP (1) JP3917133B2 (zh)
KR (1) KR100705634B1 (zh)
CN (1) CN100382334C (zh)
TW (1) TWI253183B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834023B2 (ja) * 2003-08-19 2006-10-18 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP2006053266A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US7352935B2 (en) * 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
JP4197668B2 (ja) * 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージとインターフェイスモジュール及び接続保持機構
JP4468210B2 (ja) * 2005-02-28 2010-05-26 株式会社東芝 Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
KR100825732B1 (ko) * 2006-09-29 2008-04-29 한국전자통신연구원 광전배선 커넥터 모듈 및 그 모듈을 포함한 광전 통신 모듈
KR100708605B1 (ko) * 2007-01-18 2007-04-18 박영진 복합 소자 및 그 제조 방법
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
KR20100060492A (ko) * 2008-11-27 2010-06-07 삼성엘이디 주식회사 발광 다이오드 패키지
WO2010131578A1 (ja) * 2009-05-12 2010-11-18 日本電気株式会社 光信号入出力器内蔵半導体装置及びそれを搭載した電子機器
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
KR101535705B1 (ko) 2009-09-18 2015-07-09 인텔 코포레이션 결합형 광 및 전기 인터페이스
US7927919B1 (en) * 2009-12-03 2011-04-19 Powertech Technology Inc. Semiconductor packaging method to save interposer
JP2011129708A (ja) * 2009-12-17 2011-06-30 Panasonic Electric Works Co Ltd プリント配線板の接続構造
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8565562B2 (en) 2010-09-21 2013-10-22 Intel Corporation Connector optical lens with alignment features
US8878560B2 (en) * 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9011022B2 (en) 2012-05-29 2015-04-21 Intel Corporation Combined optical and electrical interface
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP2014038910A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
JP6517349B2 (ja) * 2015-01-11 2019-05-22 モレックス エルエルシー 回路基板バイパスアセンブリ及びその構成要素
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI648613B (zh) 2016-01-11 2019-01-21 莫仕有限公司 Routing component and system using routing component
US11151300B2 (en) 2016-01-19 2021-10-19 Molex, Llc Integrated routing assembly and system using same
WO2017134774A1 (ja) * 2016-02-03 2017-08-10 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
MY189415A (en) * 2018-02-27 2022-02-10 Jf Microtechnology Sdn Bhd Horizontal clamp electrical contact assembly
US11022657B2 (en) 2018-06-27 2021-06-01 Intel Corporation Processor and chipset continuity testing of package interconnect for functional safety applications
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system
JP2023131869A (ja) * 2022-03-10 2023-09-22 株式会社東芝 並列受信モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US637403A (en) * 1899-07-08 1899-11-21 Laurence R Mcafoos Steel-car construction.
US20030164551A1 (en) * 2002-03-04 2003-09-04 Lee Teck Kheng Method and apparatus for flip-chip packaging providing testing capability
US20030168728A1 (en) * 2002-03-05 2003-09-11 Fujitsu Limited Mounting structure of a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652515A (ja) 1992-07-29 1994-02-25 Fujitsu Ltd 薄膜磁気ヘッドの製造方法
JPH08250657A (ja) 1994-11-29 1996-09-27 Sgs Thomson Microelectron Inc 着脱自在モジュールを有するボールグリッドアレイパッケージ
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP3592180B2 (ja) 2000-02-25 2004-11-24 シャープ株式会社 電子部品実装体
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP2003004795A (ja) 2001-06-20 2003-01-08 Canon Inc 集積回路の基板接続検査方式
JP3621059B2 (ja) 2001-08-28 2005-02-16 三井金属鉱業株式会社 多条電子部品実装用フィルムキャリアテープの製造方法およびそのための露光処理装置
JP4131935B2 (ja) 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US637403A (en) * 1899-07-08 1899-11-21 Laurence R Mcafoos Steel-car construction.
US20030164551A1 (en) * 2002-03-04 2003-09-04 Lee Teck Kheng Method and apparatus for flip-chip packaging providing testing capability
US20030168728A1 (en) * 2002-03-05 2003-09-11 Fujitsu Limited Mounting structure of a semiconductor device

Also Published As

Publication number Publication date
JP2005197316A (ja) 2005-07-21
KR20050067059A (ko) 2005-06-30
US20050156304A1 (en) 2005-07-21
CN1638152A (zh) 2005-07-13
US7759781B2 (en) 2010-07-20
TWI253183B (en) 2006-04-11
KR100705634B1 (ko) 2007-04-11
US20070045868A1 (en) 2007-03-01
JP3917133B2 (ja) 2007-05-23
TW200528787A (en) 2005-09-01
US7535090B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
CN100382334C (zh) Lsi封装、内插器、接口模块和信号处理lsi监测电路
US7652381B2 (en) Interconnect system without through-holes
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US7829983B2 (en) Semiconductor device
CN1108813A (zh) 表面装配的芯片
KR20000052705A (ko) 집적회로를 실장하기 위한 시스템 및 방법
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
CN103918094A (zh) 布线板和使用它的发光装置及它们的制造方法
CN1359538A (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件
US20030222342A1 (en) Multi-chip package
US6922341B2 (en) Semiconductor package assembly and method for electrically isolating modules
KR100336081B1 (ko) 반도체 칩
KR20060036451A (ko) 스태거형 본드 패드들을 갖는 집적 회로용 최적화 드라이버레이아웃을 포함하는 반도체 장치
AU611446B2 (en) Improved vlsi package having multiple power planes
US9245828B2 (en) High speed signal conditioning package
KR100285404B1 (ko) 반도체 장치
EP0171783A2 (en) Module board and module using the same and method of treating them
US6366469B1 (en) Electrical component stacking system
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
CN111933641B (zh) 一种静电放电防护线路
US6281580B1 (en) LSI package and inner lead wiring method for same
KR20230158860A (ko) 파워 모듈 및 그 제조 방법
US6476477B2 (en) Electronic assembly providing shunting of electrical current
CN101601129B (zh) 安装基板和电子设备
KR20030043599A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20121224