CN114143954A - 存储器模块、存储器模块保护装置和存储器模块保护系统 - Google Patents

存储器模块、存储器模块保护装置和存储器模块保护系统 Download PDF

Info

Publication number
CN114143954A
CN114143954A CN202111025268.7A CN202111025268A CN114143954A CN 114143954 A CN114143954 A CN 114143954A CN 202111025268 A CN202111025268 A CN 202111025268A CN 114143954 A CN114143954 A CN 114143954A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
memory module
host device
daisy chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111025268.7A
Other languages
English (en)
Inventor
徐东允
郭商根
金度亨
朴敬善
朴焕旭
李源燮
许多爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114143954A publication Critical patent/CN114143954A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Abstract

提供一种存储器模块、存储器模块保护装置和存储器模块保护系统。存储器模块，包括：第一印刷电路板；第一插口和第二插口；以及菊花链图案，形成在第一印刷电路板的第一区域中并连接到第一插口和第二插口，其中，当第一插口和第二插口被连接到主机装置时，菊花链图案上的电信号被传送到所述主机装置。

Description

存储器模块、存储器模块保护装置和存储器模块保护系统
相关申请的交叉引用
本申请根据35U.S.C.§119要求于2020年9月3日在韩国知识产权局提交的第10-2020-0112634号韩国专利申请的优先权，其公开内容通过引用整体并入本文。
技术领域
本文描述的本公开的实施例涉及一种存储器模块、存储器模块保护装置和存储器模块保护系统，并且更具体地，涉及一种用于保护电路的电路和系统。
背景技术
随着用于制造安装有存储器芯片的印刷电路板(PCB)的工作面板的尺寸增加，铜线蚀刻的偏差可能发生在印刷电路板中安装有存储器芯片的每个位置处，从而导致印刷电路板的阻抗不平衡。
为了校正上述印刷电路板的阻抗不平衡，可在印刷电路板中安装阻抗试样以确定印刷电路板是否有故障。
然而，在安装在印刷电路板中的阻抗试样的数量增加的情况下，在印刷电路板中要形成实际电路元件的区域减小。因此，要安装在印刷电路板中的产品的数量可能减少。
发明内容
本公开的实施例提供了一种电路保护装置和电路保护系统，其能够基于印刷电路板的特性而不是传统的阻抗试样来确定印刷电路板是否有故障，其中，印刷电路板的特性是通过安装在印刷电路板的禁止安装组件的区域中的菊花链图案检测到的。
本公开的实施例还提供了一种印刷电路板，该印刷电路板能够通过在印刷电路板的禁止安装组件的区域中安装菊花链图案来与外部主机连接。
根据本公开的实施例，提供了一种存储器模块，包括：第一印刷电路板；第一插口和第二插口；以及菊花链图案，形成在第一印刷电路板的第一区域中并连接到第一插口和第二插口，其中，当第一插口和第二插口被连接到主机装置时，菊花链图案上的电信号被传送到所述主机装置。
根据本公开的实施例，提供了一种存储器模块保护电路，包括：第一印刷电路板；第一插口和第二插口，能够与主机装置连接；以及菊花链图案，形成在第一印刷电路板的边缘区域中并与第一插口和第二插口连接，其中，所述主机装置基于关于菊花链图案的电信号的信息来确定第一印刷电路板的特性。
根据本公开的实施例，提供了一种存储器模块保护系统，包括：第一印刷电路板；第一插口和第二插口，能够与设置在所述存储器模块保护系统外部的主机装置连接；以及菊花链图案，被设置在第一印刷电路板的边缘区域中并与第一插口和第二插口连接，其中，所述主机装置基于关于菊花链图案的电信号的信息来确定第一印刷电路板的特性。
附图说明
通过参照附图详细描述本公开的实施例，本公开的上述和其他特征将变得显而易见。
图1是根据本公开的实施例的存储器模块的框图。
图2示出了根据本公开的实施例的安装在印刷电路板中的菊花链图案。
图3示出了根据本公开的实施例的主机装置测试存储器模块的操作。
图4A、图4B和图4C示出了根据本公开的实施例的以规则间隔安装在印刷电路板中的菊花链图案和内部组件以及如何保护印刷电路板的内部免受来自外部的损坏。
图5示出了根据本公开的实施例的安装在系统板上的多个存储器模块。
图6示出了安装有根据本公开的实施例的菊花链图案的印刷电路板的区域。
图7示出了根据本公开的实施例的存储器模块保护系统如何确定电路是否有故障。
图8示出了根据本公开的实施例的存储器模块保护系统保护电路免受来自外部的损坏的处理。
图9示出了当多个印刷电路板被连接时，在根据本公开的实施例的存储器模块保护系统处确定故障电路的处理。
图10示出了在根据本公开的实施例的存储器模块保护系统向电路供电之前预先确定电路是否有故障的处理。
具体实施方式
在整个说明书中，相同的附图标记可表示相同的元件。在说明书中，诸如部件、模块、构件和块的术语可使用软件或硬件来实现，并且多个部件、模块、构件和块可在单个元件中实现，或者一个部件、模块、构件或块可包括多个元件。
在整个说明书中，当部件被称为“连接”到另一部件时，该术语可包括“直接连接”和“间接连接”，例如，“间接连接”可包括“通过无线通信网络连接”
另外，当部件“包括”一个元件时，还可包括其他元件。
本文使用诸如第一、第二等的术语来将一个元件与另一个元件区分开，并且元件不限于上述术语。
如本文所使用的，单数形式旨在也包括复数形式，除非上下文另有明确说明。
操作的附图标记是为了便于描述而使用的，并且可不限制操作的顺序。例如，除非上下文清楚地指示特定顺序，否则可通过与所描述的顺序不同的顺序来执行操作。
在下文中，将参照附图描述本公开的实施例。
图1是根据本公开的实施例的存储器模块100的框图。
参照图1，存储器模块100包括电路板110、菊花链图案120和主机装置10，并且电路板110和主机装置10通过第一插口111和第二插口112连接。这里，电路板110可包括但不限于印刷电路板(PCB)或柔性电路板。在下文中，将在下面描述印刷电路板的实施例。换句话说，电路板110现在将被称为印刷电路板110。
印刷电路板110可以是用于通过将诸如电阻器、电容器和集成电路的电子组件紧固在电路板的表面上并将电子组件与铜线连接来形成电子电路的电路板。印刷电路板110可包括外部区域和内部区域。这里，印刷电路板110的外部区域可以是禁止安装组件的区域。外部区域可沿着印刷电路板110的纵向边缘布置并且具有约3.6mm的宽度，或者沿着印刷电路板110的横向边缘布置并且具有约1.5mm的宽度，但不限于此。印刷电路板110的内部区域可以是安装有组件或电路元件的区域(或区)。存储器芯片可被安装在印刷电路板110的内部区域中。
根据本公开的实施例的存储器模块100可在高速数字系统中操作。另外，可连接多个印刷电路板110。在这种情况下，多个印刷电路板110中的每个可被称为“第一印刷电路板”、“第二印刷电路板”或“第n印刷电路板”。
菊花链图案120可被安装在印刷电路板110的外部区域中，并且可用于检测在印刷电路板110处流动的电流或具有电特性的信号。
例如，菊花链图案120可与印刷电路板110外部的主机装置10连接，并且可向主机装置10提供流过印刷电路板110的电流或通过印刷电路板110传播的电信号。如稍后将描述的，可向主机装置10提供来自菊花链图案120的电流或电信号，并且可基于从菊花链图案120提供的电流或电信号来确定印刷电路板110的特性。这里，印刷电路板110的特性可包括阻抗或传播延迟。
菊花链图案120可形成在印刷电路板110的用于外观而没有电属性的位置处。例如，菊花链图案120通过印刷电路板110中存在的虚拟网形成。这里，虚拟网可以是印刷电路板110的用于外观而犹如电流不流动的位置，这是因为电路元件或存储器芯片未被安装在该位置。由于菊花链图案120通过虚拟网形成，因此菊花链图案120可允许作为用于确定印刷电路板110的特性的基础的电信号进行传播。
另外，由于菊花链图案120被安装在印刷电路板110的外部区域中，因此菊花链图案120可保护安装在印刷电路板110的内部区域中的电路或存储器芯片免受来自外部的损坏。在菊花链图案120不存在于印刷电路板110的外部区域的情况下，存在于印刷电路板110内的元件或电路可能由于来自外部的损坏而损坏。相反，在菊花链图案120被安装在印刷电路板110的外部区域中的情况下，菊花链图案120可吸收来自外部的损坏，因此，菊花链图案120可保护印刷电路板110的内部。将参照图4A、图4B和图4C更全面地描述菊花链图案120保护存储器芯片免受来自外部的损坏的处理。
第一插口111和第二插口112被安装在印刷电路板110中，以将菊花链图案120与印刷电路板110外部的主机装置10连接。例如，由于菊花链图案120的相对端被连接到第一插口111和第二插口112，并且印刷电路板110通过使用第一插口111和第二插口112作为接触点与主机装置10连接，因此菊花链图案120可与主机装置10连接。例如，菊花链图案120的第一端可被连接到第一插口111，并且菊花链图案120的第二端可被连接到第二插口112。这里，第一插口111和第二插口112可以以抽头销的形式安装，但不限于此。例如，第一插口111和第二插口112可包括能够将主机装置10和印刷电路板110电连接的任何形式。
主机装置10可与印刷电路板110电连接以执行用于确定印刷电路板110是否有故障的各种测试操作。例如，主机装置10可包括处理器，并且处理器可基于从菊花链图案120接收的电信号来确定印刷电路板110的特性。如上所述，印刷电路板110的特性可包括阻抗或传播延迟。另外，基于所确定的印刷电路板110的特性，处理器可确定印刷电路板110是否有故障。例如，在安装在印刷电路板110内的电路中发生短路或者在印刷电路板110内安装有故障元件的情况下，印刷电路板110的阻抗值可与预先确定的或由存储器供应商预期的阻抗值不同。另外，传播延迟率也可与预先确定的传播延迟率不同。
当确定印刷电路板110的阻抗值或传播延迟率与预先确定的值不同时，处理器可将与主机装置10连接的印刷电路板110确定为有故障，并且可将主机装置10与印刷电路板110断开连接，使得不向印刷电路板110供电。另外，当确定印刷电路板110的连接有故障时，处理器可将主机装置10与印刷电路板110断开连接。例如，如果两个印刷电路板110之间的连接有故障，则处理器可将主机装置10与印刷电路板110断开连接。另外，当确定损坏来自存储器模块100的外部时，处理器可通过对在内部区域中生成的信号进行偏移来保护印刷电路板110上的电路。在主机装置10和存储器芯片连接之前，处理器可预先确定印刷电路板110或多个印刷电路板110是否有故障。
根据图1所示的存储器模块100的组件的性能，存储器模块100还可包括至少一个组件或者可不包括存储器模块100的组件中的至少一个。另外，所属领域的技术人员应理解，存储器模块100的组件的位置可根据系统的性能或结构而改变。
图2示出了根据本公开的实施例的安装在印刷电路板110中的菊花链图案120。
参照图2，印刷电路板110还可包括多个插口113。这里，插口113可以是将主机装置10和安装在印刷电路板110的内部区域中的存储器芯片进行连接的插口。菊花链图案120可通过使用第一插口111和第二插口112与主机装置10连接。在菊花链图案120与主机装置10连接的情况下，在插口113与主机装置10连接之前，处理器可确定印刷电路板110是否有故障。如上所述，基于通过菊花链图案120传播的电信号，处理器可确定印刷电路板110是否有故障。
当确定印刷电路板110有故障时，处理器可不将主机装置10和插口113进行连接。在该未连接状态下，安装在印刷电路板110的内部区域中的存储器芯片受到保护。相反，当确定印刷电路板110正常时，处理器可将插口113和主机装置10进行连接，因此，主机装置10可识别存储器芯片。
图3示出了根据本公开的实施例的主机装置10测试存储器模块100的操作。
参照图3，当印刷电路板110被安装在系统板20中时，印刷电路板110可与主机装置10进行连接。这里，系统板20可以是允许主机装置10识别存储器模块100的装置。另外，系统板20可用于测试存储器模块100。另外，主机装置10的处理器可包括热插拔控制逻辑。热插拔控制逻辑可存储用于保护存储器模块100的算法或程序。印刷电路板110的第一插口111可与接地端子连接，并且印刷电路板110的第二插口112可与处理器连接。这里，印刷电路板110的第一插口111可与从主机装置10施加的接地电压连接。
图4A、图4B和图4C示出了根据本公开的实施例的菊花链图案120保护印刷电路板110的内部免受来自外部的损坏的处理。例如，图4A示出了与没有安装菊花链图案120的情况相应的存储器模块100a，图4B示出了与没有安装菊花链图案120并且发生损坏的情况相应的存储器模块100b，并且图4C示出了与安装菊花链图案120并且损坏来自外部的情况相应的存储器模块100c。
参照图4A，在损坏不是来自外部的情况下，因为导线以规则的间隔安装在印刷电路板110a的外部区域和内部区域中，所以以规则的间隔输入外部信号图案120a和内部信号图案111a。
参照图4B，在损坏来自外部的情况下，在印刷电路板110b中传送(或传播)的信号可能受到损坏的影响。例如，当印刷电路板110b的外部区域中的导线和印刷电路板110b的内部区域中的导线由于外部损坏而电连接时，外部信号图案120b和内部信号图案111b可能被短路。当外部信号图案120b和内部信号图案111b短路时，可能在多个信号处出现噪声。在这种情况下，安装在印刷电路板110b中的电路或存储器芯片可能被损坏。
参照图4C，在菊花链图案120被安装在印刷电路板110的外部区域中的情况下，菊花链图案120吸收来自外部的损坏。由于菊花链图案120吸收损坏，所以安装在外部区域附近的导线和安装在内部区域中的导线可不电连接，从而可保护导线免受损坏。结果，在菊花链图案120被安装在印刷电路板110的外部区域中的情况下，即使损坏来自外部，也可在没有短路的情况下以规则的间隔输入外部信号图案120c和内部信号图案111c。这里，菊花链图案120可与内部区域间隔开给定距离“d”。这里，根据菊花链图案120的特性，给定距离“d”可以是足以防止来自外部的损坏转移到内部区域的间隔。另外，主机装置10可确定损坏是否来自存储器模块100的外部。例如，当确定损坏来自存储器模块100的外部时，主机装置10可将外部区域的信号和内部区域的信号进行偏移。
图5示出了根据本公开的实施例的与系统板20连接的多个存储器模块200(a)、200(b)、200(c)和200(d)。
参照图5，可在系统板20中安装根据本公开的实施例的多个存储器模块200(a)、200(b)、200(c)和200(d)。为了方便起见，图5中公开了四个存储器模块200(a)、200(b)、200(c)和200(d)，但是本公开不限于此。例如，可在系统板20中安装N个存储器模块200(n)。另外，为了方便起见，在多个存储器模块200(a)、200(b)、200(c)和200(d)被连接的情况下，可将分别包括在存储器模块200(a)、200(b)、200(c)和200(d)中的印刷电路板210(a)、210(b)、210(c)和210(d)称为“第一印刷电路板”、“第二印刷电路板”等。
另外，在多个印刷电路板210(a)、210(b)、210(c)和210(d)的菊花链图案220(a)、220(b)、220(c)和220(d)以菊花链方式被连接的状态下对多个存储器模块200(a)、200(b)、200(c)和200(d)执行测试操作的情况下，(主机的)处理器可确定印刷电路板210(a)、210(b)、210(c)和210(d)的连接状态。例如，可在系统板20中安装存储器模块200(a)、200(b)、200(c)和200(d)以并联连接，并且可与一个主机装置10连接。分别包括在存储器模块200(a)、200(b)、200(c)和200(d)中的第一插口211(a)、211(b)、211(c)和211(d)可与主机装置10连接并且可被供应接地电压，并且分别包括在存储器模块200(a)、200(b)、200(c)和200(d)中的第二插口212(a)、212(b)、212(c)和212(d)可与主机装置10的处理器连接。主机装置10可独立地确定存储器模块200(a)、200(b)、200(c)和200(d)的特性。
主机装置10可同时且独立地确定如此连接的多个印刷电路板210(a)、210(b)、210(c)和210(d)是否有故障。例如，主机装置10可分别确定多个印刷电路板210(a)、210(b)、210(c)和210(d)的特性，并且可确定故障的存储器模块。例如，基于印刷电路板210(a)的特性，主机装置10可确定存储器模块200(a)有故障，并且基于印刷电路板210(b)的特性，主机装置10可确定存储器模块200(b)有故障。另外，主机装置10可确定与主机装置10连接的多个印刷电路板210(a)、210(b)、210(c)和210(d)的连接状态。例如，当即使阻抗或传播延迟特性与预先预测的阻抗或传播延迟特性一致也检测到异常电信号时，主机装置10可确定多个印刷电路板210(a)、210(b)、210(c)和210(d)的连接状态有故障，或者可确定多个印刷电路板210(a)、210(b)、210(c)和210(d)中的至少一个的连接状态有故障。
图6示出了印刷电路板110的安装有根据本公开的实施例的菊花链图案120的区域。
根据本公开的实施例的菊花链图案120被安装在印刷电路板110的外部区域中。参照图6，印刷电路板110的与阴影部分相应的外部区域是禁止安装组件的区域，并且印刷电路板110的内部区域是印刷电路板110的安装有组件的区域。这里，安装在印刷电路板110中的组件可包括但不限于存储器芯片。
如上所述，印刷电路板110可在内部区域中包括存储器芯片。当存储器模块100与系统板20耦接时，为了防止插口113和存储器模块100之间的干扰，存储器芯片与印刷电路板110的边缘间隔开给定距离。这里，用于确定禁止安装组件的区域的给定距离可以是距印刷电路板110的纵向边缘约3.0mm至约3.6mm，并且可以是距印刷电路板110的横向边缘约0.5mm至约1.5mm。然而，本公开不限于此。例如，可各种改变或修改禁止安装组件的范围。
图7示出了根据本公开的实施例的存储器模块保护系统如何确定存储器模块100是否有故障。
印刷电路板110与系统板20连接以确定存储器模块100是否有故障(S1001)。这里，可通过将印刷电路板110的第一插口111和第二插口112与系统板20连接来连接印刷电路板110和主机装置10。
在印刷电路板110与主机装置10连接之后，主机装置10向印刷电路板110施加给定电流(S1002)。这里，给定电流是使得可在不损坏印刷电路板110的情况下确定印刷电路板110的特性的电流。另外，菊花链图案120可检测施加到印刷电路板110的电流。
当菊花链图案120检测到施加到印刷电路板110的电流时，主机装置10确定印刷电路板110是否有故障(S1003)。例如，在印刷电路板110的阻抗与给定阻抗不同或者确定电路被短路的情况下，主机装置10确定印刷电路板110有故障。
当确定印刷电路板110有故障时，主机装置10断开菊花链图案120并阻断到第一插口111、第二插口112和插口113的电流(S1004)。当确定印刷电路板110没有故障时，在不阻断被提供到菊花链图案120、第一插口111、第二插口112和插口113的电流的情况下将存储器模块100和主机装置10进行连接。
图8示出了根据本公开的实施例的菊花链图案120保护存储器模块免受来自外部的损坏的处理。
安装在印刷电路板110的外部区域中的菊花链图案120检测来自外部的损坏(S2001)并吸收检测到的损坏(S2002)。
在菊花链图案120吸收检测到的损坏之后，主机装置10确定在印刷电路板110的信号处是否发生短路(S2003)。例如，参照图4C，在损坏来自外部的情况下，印刷电路板110的外部信号图案120c和内部信号图案111c可能被短路。在这种情况下，主机装置10可从菊花链图案120检测印刷电路板110的信号，并确定在印刷电路板110的信号处是否发生短路。
当确定在印刷电路板110的信号处发生短路时，主机装置10阻断到第一插口111、第二插口112和插口113的电流，并断开菊花链图案120(S2004)。然而，当确定在印刷电路板110的信号处未发生短路时，主机装置10在不阻断菊花链图案120、第一插口111、第二插口112、插口113与主机装置10的电流的情况下将存储器模块100和主机装置10进行连接。
图9示出了当多个印刷电路板110被连接时，在根据本公开的实施例的存储器模块100处确定故障电路的处理。
分别安装在印刷电路板110中的每个菊花链图案120检测相应印刷电路板110的特性(S3001)。例如，在存储器模块100和主机装置10连接之前，主机装置10通过第一插口111和第二插口112与菊花链图案120连接，并确定印刷电路板110的特性。
在确定印刷电路板110的特性之后，主机装置10确定印刷电路板110中的至少一个是否具有不满足给定参考的阻抗特性(S3002)。这里，给定参考可以是印刷电路板110的唯一阻抗或安装有存储器芯片的印刷电路板110的阻抗。
当确定存在阻抗特性不满足给定参考的印刷电路板110时，主机装置10阻断到被确定为有故障的印刷电路板110的第一插口111、第二插口112和插口113的电流，并断开菊花链图案120(S3003)。然而，当印刷电路板110中的所有或一些被确定为具有与给定参考一致的阻抗时，主机装置10在不阻断印刷电路板110中的所有或一些的菊花链图案120、第一插口111、第二插口112、插口113与主机装置10的电流的情况下将存储器模块100和主机装置10进行连接。
图10示出了根据本公开的实施例的在向存储器模块100供电之前预先确定印刷电路板110是否有故障的处理。
为了确定印刷电路板110是否有故障，在主机装置10和包括印刷电路板110的存储器模块100连接之前，主机装置10与用于故障确定的存储器模块100进行连接(S4001)。
在主机装置10与用于故障确定的存储器模块100连接之后，通过图7和图8的处理中的至少一个来确定印刷电路板110是否有故障(S4002)。
当确定印刷电路板110是有故障的印刷电路板时，主机装置10阻断到有故障的印刷电路板的电流，使得主机装置10不识别包括有故障的印刷电路板的存储器模块110(S4003)。相反，当确定印刷电路板110是正常印刷电路板时，主机装置10与包括正常印刷电路板110的存储器模块100连接，并将电流施加到与主机装置10连接的存储器模块100，以便进行操作。
应当理解，所公开的实施例可被实现为存储可由计算机执行的指令的记录介质。指令可以以程序代码的形式存储，并且当由处理器执行时可生成程序模块，使得可执行所公开的实施例的操作。记录介质可被实现为计算机可读记录介质。
计算机可读记录介质包括存储能够由计算机解释的指令的所有种类的记录介质。例如，计算机可读记录介质可包括只读存储器(ROM)、随机存取存储器(RAM)、磁带、磁盘、闪存、光学数据存储装置等。
通过包括上述配置，所公开的电路保护电路和系统可基于通过菊花链图案检测到的印刷电路板的特性来确定印刷电路板是否有故障。
另外，所公开的印刷电路板可包括安装在组件安装禁止区域中以与外部主机连接的菊花链图案，因此可允许外部主机确定印刷电路板的特性。
虽然已经参考本公开的实施例描述了本公开，但是对于本领域普通技术人员显而易见的是，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可对其进行各种改变和修改。

Claims (20)

1.一种存储器模块，包括：
第一印刷电路板；
第一插口和第二插口；以及
菊花链图案，形成在第一印刷电路板的第一区域中并被连接到第一插口和第二插口，
其中，当第一插口和第二插口被连接到主机装置时，菊花链图案上的电信号被传送到所述主机装置。
2.如权利要求1所述的存储器模块，还包括与第一印刷电路板一起布置在系统板上的第二印刷电路板，
其中，在第二印刷电路板的第一区域中形成菊花链图案，并且
其中，第一印刷电路板的菊花链图案和第二印刷电路板的菊花链图案分别将电信号传送到所述主机装置。
3.如权利要求2所述的存储器模块，其中，第一印刷电路板的菊花链图案和第二印刷电路板的菊花链图案独立地将电信号传送到所述主机装置。
4.如权利要求3所述的存储器模块，其中，当第一印刷电路板被确定为有故障时，所述主机装置与第一印刷电路板断开连接。
5.如权利要求1所述的存储器模块，其中，组件被安装在第一印刷电路板的第二区域中，并且
其中，菊花链图案与第二区域间隔开第一距离。
6.如权利要求5所述的存储器模块，其中，所述主机装置使第二区域的信号和第一区域的信号偏移。
7.如权利要求1所述的存储器模块，其中，菊花链图案包括第一印刷电路板的虚拟网。
8.一种存储器模块保护电路，包括：
第一印刷电路板；
第一插口和第二插口，能够与主机装置连接；以及
菊花链图案，形成在第一印刷电路板的边缘区域中并与第一插口和第二插口连接，
其中，所述主机装置基于关于菊花链图案的电信号的信息来确定第一印刷电路板的特性。
9.如权利要求8所述的存储器模块保护电路，其中，所述主机装置基于第一印刷电路板的阻抗或第一印刷电路板的传播延迟来确定第一印刷电路板的特性。
10.如权利要求9所述的存储器模块保护电路，其中，所述主机装置基于指示第一印刷电路板的特性的确定结果来确定第一印刷电路板是否有故障。
11.如权利要求10所述的存储器模块保护电路，其中，当第一印刷电路板被确定为有故障时，所述主机装置释放与第一印刷电路板的连接。
12.如权利要求8所述的存储器模块保护电路，其中，组件被安装在第一印刷电路板的内部区域中，
其中，菊花链图案与所述内部区域间隔开第一距离，并且
其中，所述内部区域和所述边缘区域彼此间隔开第二距离。
13.如权利要求12所述的存储器模块保护电路，其中，所述主机装置基于指示损坏来自第一印刷电路板外部的确定结果来使所述内部区域的信号和所述边缘区域的信号偏移。
14.如权利要求9所述的存储器模块保护电路，其中，所述主机装置在识别第一印刷电路板的存储器芯片之前确定第一印刷电路板中是否存在故障。
15.如权利要求9所述的存储器模块保护电路，其中，菊花链图案包括第一印刷电路板的虚拟网。
16.一种存储器模块保护系统，包括：
第一印刷电路板；
第一插口和第二插口，能够与设置在所述存储器模块保护系统外部的主机装置连接；以及
菊花链图案，被设置在第一印刷电路板的边缘区域中并与第一插口和第二插口连接，
其中，所述主机装置基于关于菊花链图案的电信号的信息来确定第一印刷电路板的特性。
17.如权利要求16所述的存储器模块保护系统，其中，所述主机装置基于第一印刷电路板的阻抗、第一印刷电路板的传播延迟或者第一印刷电路板与和第一印刷电路板连接的第二印刷电路板之间的连接状态来确定第一印刷电路板的特性。
18.如权利要求17所述的存储器模块保护系统，其中，所述主机装置基于指示第一印刷电路板的特性的确定结果来确定第一印刷电路板是否有故障。
19.如权利要求16所述的存储器模块保护系统，其中，当第一印刷电路板被确定为有故障时，所述主机装置释放与第一印刷电路板的连接。
20.如权利要求16所述的存储器模块保护系统，其中，组件被安装在第一印刷电路板的内部区域中，
其中，菊花链图案与所述内部区域间隔开第一距离，并且
其中，所述内部区域和所述边缘区域彼此间隔开第二距离。
CN202111025268.7A 2020-09-03 2021-09-02 存储器模块、存储器模块保护装置和存储器模块保护系统 Pending CN114143954A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0112634 2020-09-03
KR1020200112634A KR20220031801A (ko) 2020-09-03 2020-09-03 메모리 모듈, 메모리 모듈의 보호 장치 및 메모리 모듈 보호 시스템

Publications (1)

Publication Number Publication Date
CN114143954A true CN114143954A (zh) 2022-03-04

Family

ID=80357835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111025268.7A Pending CN114143954A (zh) 2020-09-03 2021-09-02 存储器模块、存储器模块保护装置和存储器模块保护系统

Country Status (4)

Country Link
US (1) US11812547B2 (zh)
KR (1) KR20220031801A (zh)
CN (1) CN114143954A (zh)
TW (1) TW202211762A (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172063A (en) * 1991-05-23 1992-12-15 Northern Telecom Limited Method and circuit for testing the conductive circuitry of a printed circuit board
US5392219A (en) * 1993-07-06 1995-02-21 Digital Equipment Corporation Determination of interconnect stress test current
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
KR100645645B1 (ko) 2003-12-09 2006-11-13 삼성전기주식회사 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
US7304500B2 (en) * 2003-12-29 2007-12-04 Faraday Technology Corp. Programmable logic module and upgrade method thereof
JP4632122B2 (ja) * 2004-12-16 2011-02-16 エルピーダメモリ株式会社 モジュール
US7948772B2 (en) 2006-07-04 2011-05-24 Orient Semiconductor Electronics Memory card with electrostatic discharge protection and manufacturing method thereof
US8041990B2 (en) 2007-06-28 2011-10-18 International Business Machines Corporation System and method for error correction and detection in a memory system
US20090132977A1 (en) 2007-11-21 2009-05-21 Inventec Corporation Method of establishing coupon bar
US7800385B2 (en) 2008-03-13 2010-09-21 Oracle America, Inc. Apparatus and method for testing electrical interconnects
KR101474770B1 (ko) 2008-05-20 2014-12-22 삼성전자 주식회사 검사패턴을 구비하는 인쇄회로기판
KR20100129600A (ko) 2009-06-01 2010-12-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 장치
KR101039775B1 (ko) 2009-09-01 2011-06-09 대덕전자 주식회사 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
KR101077399B1 (ko) 2010-07-09 2011-10-26 삼성전기주식회사 인쇄회로기판의 검사 방법
US9350155B2 (en) 2014-01-08 2016-05-24 Dell Products L.P. Memory short protection system
US9658280B2 (en) 2014-02-11 2017-05-23 Foresite, Inc. Test board and method for qualifying a printed circuit board assembly and/or repair process
KR101572089B1 (ko) 2014-06-09 2015-11-25 대덕지디에스 주식회사 인쇄회로기판 검사방법
KR101733076B1 (ko) * 2016-01-28 2017-05-08 해성디에스 주식회사 광학적 검사 시스템
JP6794856B2 (ja) 2017-02-06 2020-12-02 株式会社リコー 接地ショート箇所検出装置、接地ショート箇所検出方法及び接地ショート箇所検出プログラム
KR102567974B1 (ko) 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
US10379153B1 (en) 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US10334720B1 (en) 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same

Also Published As

Publication number Publication date
TW202211762A (zh) 2022-03-16
KR20220031801A (ko) 2022-03-14
US20220070999A1 (en) 2022-03-03
US11812547B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
TWI438451B (zh) 用於故障偵測與防護之電子設備
EP1159624B1 (en) High bandwidth passive integrated circuit tester probe card assembly
KR100705634B1 (ko) 대규모 집적회로 패키지, 인터포저, 인터페이스 모듈,신호처리 대규모 집적회로 감시회로 및 인터페이스 모듈
US5117331A (en) Bus control signal routing and termination
US6859351B2 (en) Electrostatic discharge protection
TWI690057B (zh) 半導體記憶裝置
US20070123074A1 (en) Circuit connection structure and printed circuit board
US7544064B2 (en) Cyclindrical impedance matching connector standoff with optional common mode ferrite
CA2016546A1 (en) Modular computer memory circuit board
CN101232009A (zh) 用于集成电路模块的安装结构
US6607394B2 (en) Hot-pluggable electronic component connection
US9483673B2 (en) Non-contact communication module and card reader
CN114143954A (zh) 存储器模块、存储器模块保护装置和存储器模块保护系统
US5508876A (en) Electronic installation having several functional modules protected against lightning by a single disconnectable protection module
US6618787B2 (en) Computer printed circuit system board with LVD SCSI device direct connector
KR100850280B1 (ko) 초정밀 검사가 가능한 적층형 테스트 보드
CN218482658U (zh) 防静电保护电路以及电气装置
EP0412119B1 (en) Static-free interrogating connector for electric components
CN215970705U (zh) 耗材芯片以及具有其的耗材盒
CN115241860A (zh) 防静电保护电路以及电气装置
KR100459039B1 (ko) 코넥터 가이드를 갖는 번인 테스트 장비
JP2005223201A (ja) 端子間保護用フレキシブル基板及びそれを含むレセプタクル
KR200161722Y1 (ko) 에러방지 기능의 피엘씨 마더보드 신호라인 구조
KR19980068567A (ko) 보호 가이드를 갖는 보오드
JPS6386375A (ja) コネクタ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination