KR101886307B1 - 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판 - Google Patents

폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판 Download PDF

Info

Publication number
KR101886307B1
KR101886307B1 KR1020110116290A KR20110116290A KR101886307B1 KR 101886307 B1 KR101886307 B1 KR 101886307B1 KR 1020110116290 A KR1020110116290 A KR 1020110116290A KR 20110116290 A KR20110116290 A KR 20110116290A KR 101886307 B1 KR101886307 B1 KR 101886307B1
Authority
KR
South Korea
Prior art keywords
layer
hole
adhesive layer
circuit board
printed circuit
Prior art date
Application number
KR1020110116290A
Other languages
English (en)
Other versions
KR20130051122A (ko
Inventor
이상유
윤형규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110116290A priority Critical patent/KR101886307B1/ko
Publication of KR20130051122A publication Critical patent/KR20130051122A/ko
Application granted granted Critical
Publication of KR101886307B1 publication Critical patent/KR101886307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 제조방법을 개시한다. 상기 인쇄회로기판 제조방법은 폴리이미드 재료로 이루어진 코어층에 제1 관통홀을 형성한 후 상기 제1 관통홀을 도금하며; 상기 코어층의 일 면 상에 절연층 및 동박층을 형성하며; 상기 절연층에 제2 관통홀을 형성하며; 상기 동박층 및 제2 관통홀을 형성하는 절연층의 부분 상에 도전층을 형성하며; 상기 도전층 상에 회로패턴층을 형성하는 것을 포함한다. 본 발명에 따라 다층 인쇄회로기판에서 코어층을 폴리이미드 재료로 형성함으로써 코어층의 두께를 감소시키며, 그에 따라 인쇄회로기판 상에 미세패턴을 구현할 경우 고신뢰성의 인쇄회로기판을 제공할 수 있다.

Description

폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판{Method of Manufacturing High Density thin Multi Layer Printed Circuit Board Using PI Core and The Printed Circuit Board}
본 발명은 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판에 관한 것이다.
반도체 칩 등과 같은 반도체 장치를 사용한 전자 기기의 기능과 사이즈 면에서의 향상이 근래에 진행되고 있다. 따라서, 반도체 장치의 집적 밀도는 증가하며 또한 다핀화와 소형화가 도모되고 있다. 핀의 수가 증가되고 소형화되는 반도체 장치가 실장된 기판으로서, 빌트-업 방법(built-up method)을 이용한 다층 인쇄회로기판이 제공된다.
다층 인쇄회로기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 인쇄회로기판이 실용화되어 있다. 이 다층 인쇄회로기판에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 이 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 이 다층 인쇄회로기판 기판에 있어서 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다.
또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통 형성되어 있다. 빌드업 식의 다층 인쇄회로기판의 종래 기술로서는 공개특허공보 10-2011-0076803, 10-2011-0076805 등이 있다.
도 1은 종래 다층 인쇄회로기판의 단면도를 나타낸 도면이다.
도 1을 참조하면, 고주파 영역의 IC칩, 특히 3 GHz를 초과해도 오동작이나 에러가 발생하지 않는 패키지기판을 제공한다. 코어기판(30) 상의 도체층(34P)을 두께 30 μm로 형성하고, 층간수지절연층(50) 상의 도체회로(58)를 15 μm로 형성한다. 도체층(34P)을 두껍게 함으로써, 도체 자체의 체적을 늘게 하고, 저항을 저감할 수 있다. 또, 도체층(34)을 전원층으로 사용하는 것으로, IC칩으로의 전원 공급 능력을 향상시킬 수 있다.
그러나, 이러한 다층 인쇄회로기판은 내부에 코어층을 갖기 때문에, 코어층에 형성된 도통 홀을 소형화하기 어렵고, 다층 인쇄회로기판 전체의 고밀도가 달성되기 어렵다는 문제가 있다. 또한, 코어층이 설치되기 때문에, 필연적으로 다층 인쇄회로기판이 두꺼워지고, 따라서 전자 기기의 소형화가 어려워지는 문제도 있었다.
즉, 휴대용 스마트 폰 사용의 증가에 따라 반도체 칩의 고성능화 및 실장시 두께를 점차 얇게 하여야 한다. 기존 인쇄회로기판 구조의 경우 전체 패키지의 두께를 줄이기가 어려우며, 미세패턴을 구현 할 경우 고신뢰성의 인쇄회로기판을 구성하기가 어렵다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 코어층의 두께를 감소시킨 인쇄회로기판 제조방법 및 그 인쇄회로기판을 제공하는데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 폴리이미드 재료로 이루어진 코어층에 제1 관통홀을 형성한 후 상기 제1 관통홀을 도금하며; 상기 코어층의 일 면 상에 제1 절연층을 형성하며; 상기 절연층에 제2 관통홀을 형성하며; 상기 제2 관통홀을 형성하는 제1 절연층의 부분 상에 제1 도전층을 형성하며; 상기 도전층 상에 제1 회로패턴층을 형성하는 것을 포함한다.
상기 인쇄회로기판 제조방법은, 상기 제1 절연층에 제2 관통홀을 형성하기 전에 상기 제1 절연층 상에 동박층을 형성하는 것을 더 포함할 수 있으며, 상기 제1 도전층은 상기 동박층 상에 형성될 수 있다.
상기 인쇄회로기판 제조방법은 상기 코어층의 다른 면 상에 제2 절연층을 형성하고; 상기 제2 절연층에 제3 관통홀을 형성하며; 상기 제3 관통홀을 형성하는 제2 절연층의 부분 상에 제2 도전층을 형성하며; 상기 제2 도전층 상에 제2 회로패턴층을 형성하는 것을 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법은, 폴리이미드 재료로 이루어진 코어층의 일면 상에 제1 회로패턴층을 형성하고; 상기 코어층의 다른 면 상에 절연층을 형성하며; 상기 코어층과 상기 절연층을 모두 관통하는 관통홀을 형성하며; 상기 상기 관통홀을 형성하는 코어층 및 절연층의 부분들 상에 도전층을 형성하며; 상기 도전층 상에 제2 회로패턴층을 형성하는 것을 포함한다.
상기 인쇄회로기판 제조방법은 상기 코어층 및 절연층에 상기 관통홀을 형성하기 전에 상기 절연층 상에 동박층을 형성하는 것을 더 포함할 수 있으며, 상기 도전층은 상기 동박층 상에 형성될 수 있다.
상기 인쇄회로기판 제조방법에서 상기 제1 도전층 또는 상기 도전층을 형성하는 것은 무전해 도금이나 건식 증착을 수행하는 것일 수 있다.
상기 인쇄회로기판 제조방법은 상기 제1 도전층 또는 상기 도전층을 형성하기 전에 상기 절연층 또는 상기 제1 절연층 상에 제1 접착층을 형성하고; 상기 제1 회로패턴층 또는 상기 회로패턴층과 상기 제1 접착층 사이의 금속 확산을 방지하기 위한 제2 접착층을 상기 제1 접착층 상에 형성하는 것을 더 포함할 수 있다.
상기 인쇄회로기판 제조방법에서 상기 제1 회로패턴층 또는 상기 회로패턴층을 형성하는 것은 전해 도금을 수행하는 것일 수 있다.
본 발명의 또 다른 실시예에 따른 인쇄회로기판 제조방법은, 폴리이미드 재료로 이루어진 코어층에 관통홀을 형성한 후 상기 관통홀을 도금하며; 상기 코어층의 일 면 상에 도전층을 형성하며; 상기 도전층 상에 회로패턴층을 형성하는 것을 포함한다.
본 발명의 또 다른 실시예에 따른 인쇄회로기판 제조방법은, 폴리이미드 재료로 이루어진 코어층의 일면 상에 제1 회로패턴층을 형성하고; 상기 코어층에 관통홀을 형성하며; 상기 관통홀을 형성하는 코어층의 부분 및 상기 코어층 상에 도전층을 형성하며; 상기 도전층 상에 제2 회로패턴층을 형성하는 것을 포함한다.
상기 도전층을 형성하는 것은 무전해 도금이나 건식 증착을 수행하는 것일 수 있다.
상기 인쇄회로기판 제조방법은 상기 도전층을 형성하기 전에 상기 코어층 상에 제1 접착층을 형성하고; 상기 제1 접착층과 상기 회로패턴층 사이의 금속 확산을 방지하기 위한 제2 접착층을 상기 제1 접착층 상에 형성하는 것을 더 포함할 수 있다.
상기 인쇄회로기판 제조방법에서 상기 회로패턴층을 형성하는 것은 전해 도금을 수행하는 것일 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은 폴리이미드 재료로 이루어지며, 제1 관통홀이 형성된 코어층; 상기 코어층의 일 면 상에 위치되며 제2 관통홀이 형성된 제1 절연층; 상기 제2 관통홀을 형성하는 제1 절연층의 부분 상에 형성된 제1 도전층; 및 상기 제1 도전층 상에 형성된 제1 회로패턴층을 포함한다.
상기 인쇄회로기판은 상기 코어층의 다른 면 상에 형성된 제2 회로패턴층을 더 포함할 수 있다.
상기 인쇄회로기판은 상기 코어층의 다른 면 상에 위치되며 제3 관통홀이 형성된 제2 절연층; 상기 제3 관통홀을 형성하는 제2 절연층의 부분 상에 형성된 제2 도전층; 및 상기 제2 도전층 상에 형성된 제2 회로패턴층을 더 포함할 수 있다.
상기 인쇄회로기판은 상기 제1 절연층과 상기 제1 도전층 사이에 형성된 제1 접착층; 및 상기 제1 접착층 상에 형성되며, 상기 제1 회로패턴층과 상기 제1 접착층 사이의 금속 확산을 방지하는 제2 접착층을 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판은 폴리이미드 재료로 이루어지며, 관통홀이 형성된 코어층; 상기 코어층의 일 면 상에 형성된 도전층; 및 상기 도전층 상에 형성된 회로패턴층을 포함한다.
상기 인쇄회로기판은 상기 코어층의 다른 면 상에 형성된 다른 회로패턴층을 더 포함할 수 있다.
본 발명에 따라, 다층 인쇄회로기판에서 코어층을 폴리이미드 재료로 형성함으로써 코어층의 두께를 감소시키며, 그에 따라 인쇄회로기판 상에 미세패턴을 구현할 경우 고신뢰성의 인쇄회로기판을 제공할 수 있다.
도 1은 종래 다층 인쇄회로기판의 단면도를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 코어층의 상세 구성을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 6은 본 발명의 다른 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 7은 본 발명의 또 다른 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 8은 본 발명의 또 다른 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다.
도 2에 도시된 바와 같이, 본 실시예에서는, 5개 층의 구조를 갖는 다층 인쇄회로기판을 예로 들어 설명한다. 그러나, 본 발명은 개 층의 구조에 한정되는 것은 아니며, 본 발명은 다양한 수의 층을 갖는 다층 인쇄회로기판에 널리 적용될 수 있다.
다층 인쇄회로기판은 내부 코어층(110), 내부 코어층(110)의 일 면에 형성된 제1 회로패턴층(122), 상기 제1 회로패턴층(122)을 매립하도록 상기 회로패턴층(122) 상에 형성된 제1 절연층(120), 상기 내부 코어층(110)의 다른 면 상에 형성된 제2 절연층(130)을 포함한다.
제1 절연층(120) 상에는 제2 회로패턴층(142)이 형성되며, 제2 회로패턴층(142) 상에 제1 포토 솔더레지스트층(140)이 형성되어 있다. 제1 절연층(120)에는 제1 회로패턴층(122)와 제2 회로패턴층(142) 사이의 전기적 연결을 위한 관통홀(124)이 형성되어 도전성 재료로 충진되어 있다.
또한, 제2 절연층(130) 상에는 제3 회로패턴층(152)가 형성되며, 제3 회로패턴층(152) 상에 제2 포토 솔더레지스트층(150)이 형성되어 있다. 코어층(110)에는 제3 회로패턴층(152)과 전기적 연결을 위한 관통홀(112)가 형성되어 도전성 재료로 충진되어 있다. 유사하게, 제2 절연층(130)에는 제1 회로패턴층(122)과 제3 회로패턴층(152) 사이의 전기적 연결을 위한 관통홀(134)이 형성되어 도전성 재료로 충진되어 있다.
코어층(110)은 본 발명에 따라 폴리이미드계 재료로 이루어진 필름을 이용하여 구현될 수 있다. 폴리이미드계 재료는 열팽창 계수(CTE)가 낮은 물리적 특성을 갖는 것이 바람직하다. 코어층(110)의 두께는 대략 10 내지 100 ㎛의 범위의 두께를 가질 수 있다.
제1 및 제2 절연층(120,130)의 두께는 대략 10 내지 100 ㎛의 범위의 두께를 가질 수 있다. 또한, 제1 및 제2 포토 솔더 레지스트층(140,150)은 대략 5 내지 100 ㎛의 범위의 두께를 가질 수 있다.
도 3은 본 발명의 다른 실시예에 따른 다층 인쇄회로기판을 나타낸 도면이다. 도 3의 다층 인쇄회로기판은 도 2에 도시된 일 실시예에 따른 인쇄회로기판과 유사하므로, 그 상세한 설명은 도 2의 관련 설명은 참조한다.
도 3을 참조하면, 다층 인쇄회로기판은 내부 코어층(210), 내부 코어층(210)의 일 면에 형성된 제1 회로패턴층(222), 내부 코어층(210)의 다른 면 상에 형성된 제2 회로패턴층(242), 상기 제1 회로패턴층(222)을 매립하도록 제1 회로패턴층(222) 상에 형성된 절연층(220)을 포함한다.
절연층(220) 상에는 제2 회로패턴층(232)이 형성되며, 제2 회로패턴층(142) 상에 제1 포토 솔더레지스트층(230)이 형성되어 있다. 제1 절연층(220)에는 제1 회로패턴층(222)와 제2 회로패턴층(232) 사이의 전기적 연결을 위한 관통홀(224)이 형성되어 도전성 재료로 충진되어 있다. 또한, 내부 코어층(210)의 다른 면 상에 형성된 제2 회로패턴층(242) 상에는 제2 포토 솔더레지스트층(240)이 형성되어 있다. 절연층(220)의 두께는 대략 10 내지 100 ㎛의 범위의 두께를 가질 수 있다. 또한, 제1 및 제2 포토 솔더 레지스트층(230,240)은 대략 5 내지 100 ㎛의 범위의 두께를 가질 수 있다.
상기 도 2 및 도 3에 도시된 코어층은 본 발명에 따라 폴리이미드계 재료로 이루어진 필름을 이용하여 구현되기 때문에, 이러한 폴리이미드 필름에 회로패턴층을 형성하기 위해서는 코어층 상에 코어층과 회로패턴층 간의 밀착력을 증가시키고 인쇄회로기판의 신뢰성을 높이기 위해 복수개의 층이 형성되어야 한다.
도 4는 본 발명의 바람직한 실시예에 따른 코어층의 상세 구성을 나타낸 도면이다.
도 4를 참조하면, 코어층(251)의 양면 상에 회로패턴층(255)이 각각 형성되어 있다. 본 실시예에서는 코어층(110)의 양면 모두에 회로패턴층(255)이 형성되어 있지만, 본 발명은 이에 한정되지 않으며, 예컨대, 코어층(251)의 양면 중 한 면 상에만 회로패턴층(251)이 형성될 수 있다.
코어층(251)은 전술한 바와 같이, 폴리이미드로 이루어진 필름에 의해 형성되는 것이 바람직하다. 코어층(251)은 폴리이미드 필름으로 형성되기 때문에, 코어층(110)은 10 내지 100 ㎛의 범위의 두께를 가질 수 있다. 바람직하게는 코어층(251)은 30 내지 50 ㎛의 범위의 두께를 가진다.
종래 기술에서는 코어층(251)이 에폭시 계열의 재료로 형성되기 때문에, 코어층은 최소 150 ㎛ 이상의 두께를 가지므로, 다층 인쇄회로기판이 두꺼워지고, 따라서 전자 기기의 소형화가 어려워지는 문제도 있었다. 본 발명에서는 코어층(251)은 폴리이미드계 물질로 이루어지기 때문에, 코어층(251)의 두께는 종래의 코어층보다 현저하게 감소된다.
이러한 코어층(251) 상에 회로패턴층(255)을 형성하기 위해 코어층(251) 상에는 복수개의 층이 형성된다. 구체적으로, 코어층(251) 상에는 제1 접착층(252), 제2 접착층(253) 및 도전층(254)이 차례대로 적층되어 있다.
제1 접착층(252)은 코어층(251) 상에 형성될 금속층이 코어층(251)에 잘 밀착되거나 접합되도록 한다. 제1 접착층(252)은 크롬(Cr) 또는 티타늄(Ti)으로 이루어져 있다.
다시 말해, 내부 코어층(251)의 재료로서 폴리이미드를 사용하기 때문에, 내부 코어층(251)에 대한 회로패턴층(255)의 밀착력의 향상하고 신뢰성을 가지기 위해 코어층(251) 상에 제1 접착층(Adhesion Layer)이 형성된다.
제1 접착층(252) 상에 제2 접착층(253)을 형성되어 있다. 제2 접착층(253)은 제1 접착층(252) 상에 바로 회로패턴층을 위한 금속층이 형성되는 경우, 크롬으로 이루어진 제1 접착층(252)과 예컨대, 구리(Cu)로 이루어진 금속층의 경계면에서 고체 확산이 발생하는 문제점이 발생한다.
따라서, 제1 접착층과 금속층 사이의 고체 확산을 방지하기 위해 제1 접착층(252) 상에 제2 접착층(253)이 형성된다. 제2 접착층(253)은 니켈이나 크롬과 니켈의 합금으로 이루어져 있다. 이 경우, 합금에서 크롬의 함량비는 최소 1중량% 이상이어야 한다. 니켈/크롬의 합금에서 크롬의 함량비는 5중량% 이상이 바람직하며, 20중량% 까지도 가능하다. 그리고, 제2 접착층(253)의 형성 후에 제2 접착층(253) 상에 도전층(254)이 형성되어 있다. 그리고, 도전층(254) 상에 회로패턴층(255)이 형성되어 있다.
이하 도 5 및 도 6을 참조하여, 도 2에 도시된 인쇄회로기판에서 도면부호 10에 의해 지시된 부분을 제조하는 공정을 설명한다.
도 5는 본 발명의 일 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 5를 참조하면, 코어층(310)에 제1 관통홀(through hole)(312)을 형성하고 제1 관통홀(312)을 도전성 재료(320)로 도금한다(S10). 레이저 드릴 방식을 이용하여 코어층(310)에 관통홀(312)을 형성한다. 레이저 드릴 방식을 이용하여 관통홀(312)을 형성하면, 제1 관통홀(312)는 마름모 형상의 단면을 가지게 된다.
이어서, 코어층(310)의 일 면에 절연층(330)을 형성하고 절연층(330) 상에 금속층, 예컨대, 동박층(340)을 형성한다(S20). 동박층(340)은 절연층(330)에 관통홀(342)이 형성될 때 절연층(230)을 보호하기 위한 것이다. 동박층(340)을 절연층(330) 상에 형성하지 않은 상태에서 절연층(330)에 대해 레이저 드릴 공정을 가하면 절연층(330)이 변형될 수 있는데, 동박층(340)은 절연층(330)의 변형을 방지할 수 있다.
그런 다음, 절연층(330)을 레이저 드릴을 이용하여 상기 제1 관통홀과 연통되도록 제2 관통홀(342)을 형성하고(S30), 제2 관통홀(342)에 도전층(350)을 형성한다(S40). 다시 말해, 제2 관통홀(342)을 형성하는 절연층(330)의 부분에 무전해 도금 또는 건식 증착을 수행함으로써 도전층(350)이 형성된다.
전술한 바와 같이, 도전층(350)이 절연층(330) 상에 형성되기 위해 도전층(350)과 절연층(330) 사이에 제1 접착층 및 제2 접착층(도시 생략)을 형성한다. 그에 따라, 제2 관통홀(342)을 형성하는 절연층(330)의 부분 상에 제1 접착층, 제2 접착층 및 도전층이 형성된다.
이후, 도전층(350) 상에 전해 도금을 수행하고 식각을 통해 회로패턴층(360)을 형성한다(S50).
도 6은 본 발명의 다른 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 6을 참조하면, 코어층(410)의 일면 상에 제1 회로패턴층(420)을 형성한다(S11). 이어서, 코어층(410)의 다른 면 상에 절연층(430)을 형성하고 절연층(430) 상에 금속층, 예컨대, 동박층(440)을 형성한다(S21). 동박층(440)은 절연층(430)에 관통홀(401)이 형성될 때 절연층(430)을 보호하기 위한 것이다.
이어서, 레이저 드릴 방식을 이용하여 코어층(410) 및 절연층(430)을 모두 관통하는 관통홀(through hole)(401)을 형성한다(S31). 이 때, 관통홀(401)은 제1 회로패턴층(420)을 노출하도록 형성된다.
이어서, 관통홀(401)에 도전층(450)을 형성한다(S41). 다시 말해, 관통홀(401)을 형성하는 코어층(410) 및 절연층(430)의 부분과 절연층(430) 상에 무전해 도금 또는 건식 증착을 수행함으로써 도전층(450)이 형성된다. 전술한 바와 같이, 도전층(450)이 절연층(330) 상에 형성되기 위해 도전층(450)과 절연층(430) 사이에 제1 접착층 및 제2 접착층(도시 생략)을 형성한다. 그에 따라, 관통홀(401)을 형성하는 코어층(410) 및 절연층(430) 상에 제1 접착층, 제2 접착층 및 도전층이 형성된다. 이후, 도전층(450) 상에 전해 도금을 수행하고 식각을 통해 회로패턴층(460)을 형성한다(S51).
이어서, 도 7 및 도 8을 참조하여, 도 3에 도시된 인쇄회로기판에서 도면부호 20에 의해 지시된 부분을 제조하는 공정을 설명한다.
도 7은 본 발명의 또 다른 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 7을 참조하면, 코어층(510)에 관통홀(through hole)을 형성하고 관통홀을 도전성 재료(520)로 충진한다(S12). 레이저 드릴 방식을 이용하여 코어층(510)에 관통홀을 형성할 수 있다. 그런 다음. 코어층(510) 상에 도전층(530)을 형성한다(S22). 구체적으로, 코어층(510) 상에 무전해 도금 또는 건식 증착을 수행함으로써 도전층(530)이 형성된다. 이를 위해, 코어층(510)과 도전층(530) 사이에 제1 접착층 및 제2 접착층이 형성된다.
이후, 도전층(530) 상에 전해 도금을 수행하고 식각을 통해 회로패턴층(540)을 형성한다(S32). 식각 공정시, 도전층(530)도 제거된다.
도 8은 본 발명의 또 다른 실시예에 따라 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 8을 참조하면, 코어층(610)의 일 면 상에 회로패턴층(630)을 형성한 후, 코어층(610)의 관통홀(through hole)을 형성한다. 그리고 관통홀 및 코어층(610)의 다른 면 상에 도전층(620)을 형성한다(S13). 관통홀을 형성하는 코어층(610)의 부분 및 코어층의 다른 일 면(610) 상에 무전해 도금 또는 건식 증착을 수행함으로써 도전층(620)이 형성된다. 이를 위해, 코어층(610)과 도전층(620) 사이에 제1 접착층 및 제2 접착층이 형성된다.
이후, 도전층(620) 상에 전해 도금을 수행하고 식각을 통해 회로패턴층(640)을 형성한다(S23). 식각 공정시, 도전층(620)도 제거된다.
이와 같이, 본 발명은 다층 인쇄회로기판에서 코어층을 폴리이미드 재료로 형성하고, 이를 위해 코어층 상에 복수개의 층을 형성하지만 이들 복수개의 층, 즉 제1 접착층, 제2 접착층 및 도전층은 그 두께가 매우 얇기 때문에 인쇄회로기판의 전체 두께에 거의 기여하지 않는다.
그에 따라, 본 발명은 기존 에폭시로 이루어진 코어층을 사용한 인쇄회로기판에 비하여 코어층의 두께를 감소시키며, 그에 따라 인쇄회로기판 상에 미세패턴을 구현할 경우 고신뢰성의 인쇄회로기판을 제공할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
251: 코어층 252: 제1 접착층
253: 제2 접착층 254: 도전층
255: 회로패턴층

Claims (19)

  1. 폴리이미드 재료로 이루어진 코어층에 제1 관통홀을 형성하고,
    상기 제 1 관통홀의 내벽, 상기 코어층의 상면 및 하면에 제 1 접착층을 형성하고,
    상기 형성된 제 1 접착층 상에 제 2 접착층을 형성하고,
    상기 형성된 제 2 접착층 상에 제 1 도전층을 형성하고,
    상기 형성된 제 1 도전층 상에 제 1 금속층을 형성하여 상기 제 1 관통 홀을 채우는 제 1 비아를 형성하고,
    상기 코어층의 상면 및 하면에 배치된 상기 제 1 접착층, 상기 제 2 접착층, 상기 제 1 도전층 및 상기 제 1 금속층을 식각하여, 상기 코어층의 상면 및 하면에 배치되는 제 1 회로 패턴층을 형성하는 것을 포함하며,
    상기 제 1 접착층은,
    크롬을 포함하고,
    상기 제 2 접착층은,
    니켈 및 크롬의 합금을 포함하며,
    상기 제 2 접착층을 구성하는 니켈 및 크롬의 합금에서 크롬의 함량비는 5중량% 내지 20중량%인 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 코어층의 상면에 제 1 절연층을 형성하고,
    상기 제 1 절연층에 제 2 관통 홀을 형성하고,
    상기 제 2 관통 홀을 채우는 제 2 비아와, 상기 제 1 절연층의 상면에 제 2 회로 패턴층을 형성하는 것을 포함하고,
    상기 제 2 비아 및 상기 제 2 회로 패턴층 각각은,
    상기 제 2 관통 홀의 내벽 및 상기 제 1 절연층 상에 형성된 제 3 접착층과,
    상기 제 3 접착층 상에 형성된 제 4 접착층과,
    상기 제 4 접착층 상에 형성된 제 2 도전층과,
    상기 제 2 도전층 상에 형성된 제 2 금속층을 포함하는 인쇄회로기판 제조방법.
  3. 제2항에 있어서,
    상기 코어층의 하면에 제2 절연층을 형성하고;
    상기 제2 절연층에 제3 관통홀을 형성하며;
    상기 제3 관통홀을 채우는 제 3 비아와, 상기 제 2 절연층의 하면에 제 3 회로 패턴층을 형성하는 것을 포함하고,
    상기 제 3 비아 및 상기 제 3 회로 패턴층 각각은,
    상기 제 3 관통 홀의 내벽 및 상기 제 2 절연층 상에 형성된 제 5 접착층과,
    상기 제 5 접착층 상에 형성된 제 6 접착층과,
    상기 제 6 접착층 상에 형성된 제 3 도전층과,
    상기 제 3 도전층 상에 형성된 제 3 금속층을 포함하는 인쇄회로기판 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 폴리이미드 재료로 이루어지며, 제1 관통홀이 형성된 코어층;
    상기 제 1 관통 홀 내에 배치되는 제 1 비아; 및
    상기 코어층의 상면 및 하면에 배치되는 제 1 회로 패턴층을 포함하고,
    상기 제 1 비아는,
    상기 제 1 관통홀의 내벽에 배치되는 제 1 접착층과,
    상기 제 1 접착층 상에 배치되는 제 2 접착층과,
    상기 제 2 접착층 상에 배치되는 제 1 도전층과,
    상기 제 1 도전층 상에 배치되는 제 1 금속층을 포함하고,
    상기 제 1 접착층은,
    크롬을 포함하고,
    상기 제 2 접착층은,
    니켈 및 크롬의 합금을 포함하며,
    상기 제 2 접착층을 구성하는 니켈 및 크롬의 합금에서 크롬의 함량비는 5중량% 내지 20중량%인 인쇄회로기판.
  15. 제14항에 있어서,
    상기 제 1 회로 패턴층은,
    상기 코어층의 상면 및 하면에 각각 배치된 상기 제 1 접착층과,
    상기 제 1 접착층 상에 배치된 상기 제 2 접착층과,
    상기 제 2 접착층 상에 배치된 상기 제 1 도전층과,
    상기 제 1 도전층 상에 배치된 상기 제 1 금속층을 포함하는
    인쇄회로기판.
  16. 제14항에 있어서,
    상기 코어층 위에 배치되며, 제 2 관통 홀이 형성된 제 1 절연층;
    상기 제 2 관통홀 내에 배치되는 제 2 비아; 및
    상기 제 1 절연층 위에 배치되는 제 2 회로 패턴층을 포함하고,
    상기 제 2 비아 및 상기 제 2 회로 패턴층 각각은,
    상기 제 2 관통 홀의 내벽 및 상기 제 1 절연층 상에 형성된 제 3 접착층과,
    상기 제 3 접착층 상에 형성된 제 4 접착층과,
    상기 제 4 접착층 상에 형성된 제 2 도전층과,
    상기 제 2 도전층 상에 형성된 제 2 금속층을 포함하는
    인쇄회로기판.
  17. 제16항에 있어서,
    상기 코어층 아래에 배치되며, 제 3 관통 홀이 형성된 제 2 절연층;
    상기 제 3 관통홀 내에 배치되는 제 3 비아; 및
    상기 제 2 절연층 아래에 배치되는 제 3 회로 패턴층을 포함하고,
    상기 제 3 비아 및 상기 제 3 회로 패턴층 각각은,
    상기 제 3 관통 홀의 내벽 및 상기 제 2 절연층 상에 형성된 제 5 접착층과,
    상기 제 5 접착층 상에 형성된 제 6 접착층과,
    상기 제 6 접착층 상에 형성된 제 3 도전층과,
    상기 제 3 도전층 상에 형성된 제 3 금속층을 포함하는 인쇄회로기판.
  18. 삭제
  19. 삭제
KR1020110116290A 2011-11-09 2011-11-09 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판 KR101886307B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110116290A KR101886307B1 (ko) 2011-11-09 2011-11-09 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110116290A KR101886307B1 (ko) 2011-11-09 2011-11-09 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20130051122A KR20130051122A (ko) 2013-05-20
KR101886307B1 true KR101886307B1 (ko) 2018-08-09

Family

ID=48661207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110116290A KR101886307B1 (ko) 2011-11-09 2011-11-09 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101886307B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114054A (ja) * 1997-06-13 1999-01-06 Kyocera Corp 配線基板
JP2003347742A (ja) * 2002-05-27 2003-12-05 Hitachi Ltd 多層回路基板とその製造法及び多層回路用基板並びに電子装置
KR20100109698A (ko) * 2009-04-01 2010-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130051122A (ko) 2013-05-20

Similar Documents

Publication Publication Date Title
KR101201940B1 (ko) 케이블부를 가지는 다층 배선기판의 제조방법
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
JP5512562B2 (ja) 多層配線基板
US20100134991A1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP2011119628A (ja) 電子部品内装型プリント基板及びその製造方法
KR20130035981A (ko) 프린트 배선판
JP2009088469A (ja) 印刷回路基板及びその製造方法
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20110005824A1 (en) Printed circuit board and method of manufacturing the same
JP6226168B2 (ja) 多層配線板
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
JP2011138868A (ja) 多層配線基板
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101044787B1 (ko) 인쇄회로기판 제조방법
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
KR101886307B1 (ko) 폴리이미드 코어를 이용한 고밀도 박형 다층 인쇄회로기판 제조방법 및 그 인쇄회로기판
KR101886297B1 (ko) 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법
US20150101852A1 (en) Printed circuit board and method of manufacturing the same
JP4926676B2 (ja) 多層プリント配線板の製造方法
KR20150030066A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right